CN106057816A - 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置 - Google Patents

薄膜晶体管基底和包括该薄膜晶体管基底的显示装置 Download PDF

Info

Publication number
CN106057816A
CN106057816A CN201610228242.5A CN201610228242A CN106057816A CN 106057816 A CN106057816 A CN 106057816A CN 201610228242 A CN201610228242 A CN 201610228242A CN 106057816 A CN106057816 A CN 106057816A
Authority
CN
China
Prior art keywords
conductive pattern
tft
pattern
electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610228242.5A
Other languages
English (en)
Other versions
CN106057816B (zh
Inventor
洪祥睦
高武恂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106057816A publication Critical patent/CN106057816A/zh
Application granted granted Critical
Publication of CN106057816B publication Critical patent/CN106057816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种薄膜晶体管(TFT)基底和一种包括所述TFT基底的显示装置。所述TFT基底包括：基底；第一导电图案，在基底上沿着第一方向延伸；第二导电图案，与第一导电图案位于同一层上并在与第一方向垂直的第二方向上最靠近于第一导电图案的第一侧；虚设图案单元，与第一导电图案位于同一层上并位于邻近第一导电图案的与第一导电图案的第一侧相对的第二侧。

Description

薄膜晶体管基底和包括该薄膜晶体管基底的显示装置
本申请要求于2015年4月14日提交到韩国知识产权局KIPO的第10-2015-0052458号韩国专利申请的优先权，该韩国专利申请的公开通过引用被全部包含于此。
技术领域
本发明构思的示例性实施例涉及一种薄膜晶体管(TFT)基底、一种包括该TFT基底的显示装置、一种制造该TFT基底的方法和一种制造该显示装置的方法，更具体地讲，涉及一种即使在高分辨率条件下也防止或减少来自于线的电流泄漏的TFT基底、一种包括该TFT基底的显示装置、一种制造该TFT基底的方法和一种制造该显示装置的方法。
背景技术
通常，薄膜晶体管(TFT)基底指的是至少一个TFT形成在基底上的结构。可以通过利用TFT基底来制造显示装置。
TFT基底中的TFT包括用作半导体层的有源图案和栅电极。绝缘层形成在栅电极上，以使栅电极上的线部分和电极彼此绝缘。然而，如果绝缘层中出现裂缝，则会形成漏电流。
因此，需要一种能够减少或防止这种漏电流的TFT基底。
发明内容
发明构思的至少一个实施例提供了一种即使在高分辨率条件下也可以防止或减少TFT基底的信号线的电流泄漏的薄膜晶体管TFT基底、一种包括该TFT基底的显示装置、一种制造该TFT基底的方法和一种制造该显示装置的方法。
根据发明构思的示例性实施例，一种TFT基底包括：基底；第一导电图案，位于基底上并沿着第一方向延伸；第二导电图案，与第一导电图案位于同一层上，在沿着与第一方向垂直的第二方向邻近第一导电图案的第一侧设置的导电图案之中最靠近于第一导电图案；虚设图案单元，与第一导电图案位于同一层上，并且邻近于第一导电图案的与第一导电图案的第一侧相对的第二侧设置。
根据示例性实施例，第一导电图案和第二导电图案分隔开第一距离，第一导电图案和虚设图案单元分隔开等于或小于第一距离的第二距离。
根据示例性实施例，虚设图案单元包括彼此连接或彼此分隔开的多个虚设图案。
根据示例性实施例，所述多个虚设图案以Z字形图案布置。
根据示例性实施例，TFT基底还包括第三导电图案，第三导电图案与第一导电图案位于同一层上，在邻近虚设图案单元的与虚设图案单元的邻近地设置有第一导电图案的另一侧相对的一侧设置的导电图案之中最靠近于第一导电图案，并且与第一导电图案沿着相同的第一方向延伸。第三导电图案与第一导电图案分隔开大于第一距离的第三距离。
根据示例性实施例，TFT基底还包括具有有源图案和第二导电图案的TFT，其中，第二导电图案包括与有源图案的一部分叠置的栅电极。
根据示例性实施例，TFT基底还包括第三导电图案，第三导电图案与第一导电图案位于同一层上，并且在邻近虚设图案单元的与虚设图案单元的邻近地设置有第一导电图案的另一侧相对的一侧设置的导电图案之中最靠近于第一导电图案。第三导电图案与第一导电图案分隔开大于第一距离的第三距离。
根据示例性实施例，TFT基底还包括：第一TFT，包括第一有源图案和第二导电图案，其中，第二导电图案包括与第一有源图案的一部分叠置的第一栅电极；第一像素电极，电连接到第一TFT；第二TFT，包括第二有源图案和第三导电图案，其中，第三导电图案包括与第二有源图案的一部分叠置的第二栅电极；第二像素电极，电连接到第二TFT。
根据示例性实施例，一种显示装置包括如上所述的TFT基底以及位于TFT基底上的显示面板或显示器件。
根据发明构思的示例性实施例，一种制造TFT基底的方法包括：在基底上形成第一导电图案，以沿着第一方向延伸；在沿着垂直于第一方向的第二方向与第一导电图案的第一侧相邻设置的导电图案之中最靠近于第一导电图案的位置形成第二导电图案；形成邻近于第一导电图案的与第一导电图案的第一侧相对的第二侧的虚设图案单元。在示例性实施例中，同时或者通过同一工艺执行形成第一导电图案的步骤、形成第二导电图案的步骤和形成虚设图案单元的步骤。
根据示例性实施例，第一导电图案和第二导电图案分隔开第一距离，第一导电图案和虚设图案单元分隔开等于或小于第一距离的第二距离。
根据示例性实施例，虚设图案单元包括彼此连接或分隔开的多个虚设图案。
根据示例性实施例，所述多个虚设图案以Z字形图案布置。
根据示例性实施例，所述方法还包括形成第三导电图案，以与第一导电图案沿相同的第一方向延伸，并且在虚设图案单元的与虚设图案单元的设置有第一导电图案的另一侧相对的一侧邻近设置的导电图案中，位于最靠近于第一导电图案的位置。可以同时或通过同一工艺执行形成第三导电图案的步骤和形成第一导电图案的步骤，第三导电图案与第一导电图案分隔开大于第一距离的第三距离。
根据示例性实施例，所述方法还包括：在形成第二导电图案之前，形成有源图案，其中，第二导电图案包括与有源图案的一部分叠置的栅电极，所述第二导电图案和有源图案为TFT的部分。
根据示例性实施例，所述方法还包括：在所述虚设图案单元的与所述虚设图案单元的邻近地设置有第一导电图案的另一侧相对的一侧邻近设置的导电图案中，在最靠近于第一导电图案的位置形成第三导电图案。可以同时或通过同一工艺执行形成第三导电图案的步骤和形成第一导电图案的步骤，第三导电图案与第一导电图案分隔开大于第一距离的第三距离。
根据示例性实施例，所述方法还包括：在形成第二导电图案之前，形成第一有源图案，其中，第二导电图案包括与第一有源图案的至少一部分叠置的第一栅电极，其中，所述第一有源图案和第一栅电极为第一TFT的部分；形成电连接到第一TFT的第一像素电极；在形成第三导电图案之前，形成第二有源图案，其中，第三导电图案包括与第二有源图案的一部分叠置的第二栅电极，第二有源图案和第二栅电极为第二TFT的部分；形成电连接到第二TFT的第二像素电极。
根据示例性实施例，一种制造显示装置的方法包括在根据以上所述的方法制造的薄膜晶体管(TFT)基底上形成显示面板。
根据发明构思的示例性实施例，一种显示装置包括：基底，包括彼此相邻的第一像素和第二像素；虚设图案，位于第一像素和第二像素之间；第一导电图案，在基底上位于虚设图案和第一像素之间。第一像素包括第一薄膜晶体管TFT，第一TFT包括第二导电图案，第二导电图案与第一导电图案位于同一层上并邻近于第一导电图案的与第一导电图案的邻近虚设图案的一侧相对的一侧。
根据示例性实施例，虚设图案与第一导电图案分开第一距离设置，其中，第二像素包括第二TFT，其中，第二TFT包括与第一导电图案分开大于第一距离的第二距离设置的第三导电图案。
可以通过利用***、方法、计算机程序或它们的组合来实现一个或更多个这些实施例。
附图说明
通过参照附图详细描述发明构思的示例性实施例，发明构思将变得更加清楚，在附图中：
图1是根据发明构思的示例性实施例的薄膜晶体管(TFT)基底的像素的等效电路图；
图2是根据图1的示例性实施例的TFT基底的示意性平面图；
图3是沿着图2的线III-III截取的图2的TFT基底的示意性剖视图；
图4是图2的TFT基底的层的示意性平面图；
图5是沿着图4的线V-V截取的图4的TFT基底的示意性剖视图；
图6是根据发明构思的示例性实施例的TFT基底的像素的等效电路图；
图7是根据图6的示例性实施例的TFT基底的示意性平面图；
图8是沿着图7的线VIII-VIII截取的图7的TFT基底的示意性剖视图；
图9是图7的TFT基底的层的示意性平面图；以及
图10是沿着图9的线X-X截取的图9的TFT基底的示意性剖视图。
具体实施方式
在下文中，将参照附图来详细解释发明构思的示例性实施例。同样的标记在附图中表示同样的元件，因此将不重复它们的描述。然而，不意图将发明构思限制于实践的具体模式，理解的是，不脱离精神和技术范围的所有改变、等同物和替代物都被包含在发明构思内。如这里所使用的，术语“和/或”包括一个或更多个相关所列项的任何和所有组合。
如这里所使用的，除非上下文另外明确指示，否则单数形式“一个”、“一种”和“该(所述)”也意图包括复数形式。将理解的是，当层、区域或组件被称作“形成在”另一层、区域或组件“上”时，该层、区域或组件可以直接或间接形成在所述另一层、区域或组件上。即，例如，可以存在中间层、区域或组件。
在下面的示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，而是可以以更广阔的含义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
当不同地实施特定实施例时，可以与所描述的顺序不同地执行特定工艺顺序。例如，两个连续描述的工艺可以基本同时执行或者按照与所描述的顺序相反的顺序执行。
图1是根据发明构思的示例性实施例的薄膜晶体管(TFT)基底1的像素的等效电路图。图2是根据图1的示例性实施例的TFT基底1的示意性平面图。
参照图1和图2，根据本示例性实施例的TFT基底1包括基底100(参照图3)以及位于基底100上的第一导电图案110、第二导电图案120和虚设图案单元130。
基底100可以由各种材料形成，例如，可以由玻璃材料、金属材料或者诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚酰亚胺的塑料材料形成。基底100可以包括设置有多个像素PXL的显示区域和围绕显示区域的***区域。
显示图像的至少一个像素PXL设置在基底100上。当存在多个像素PXL时，像素PXL可以以矩阵形式布置。然而，为了便于描述，在本示例性实施例中仅示出了一个像素PXL。尽管像素PXL在图2中为矩形形状，但是像素PXL的形状不限于此并可以以各种方式修改。另外，像素PXL可以具有不同的尺寸。例如，具有不同颜色的像素PXL可以根据每个像素PXL的颜色而具有不同的尺寸或形状。
像素PXL可以包括：线部分，包括栅极线GL、数据线DL和驱动电压线DVL；TFT T1和TFT T2，连接到线部分；有机发光器件(OLED)，连接到TFT T1和TFT T2；电容器Cst。尽管第一导电图案110在本示例性实施例中示出为栅极线GL，但是示例性实施例不限于此。
栅极线GL可以沿着一个方向延伸，数据线DL可以沿着与栅极线GL交叉的另一方向延伸。驱动电压线DVL可以沿着与数据线DL基本相同的方向延伸。栅极线GL可以将栅极信号(例如，扫描信号)传输到TFT T1和TFT T2，数据线DL可以将数据信号传输到TFT T1和TFT T2，驱动电压线DVL可以将驱动电压供应到TFT T1和TFT T2。
TFT T1可以被称作控制OLED的驱动TFT T1，TFT T2可以被称作切换驱动TFT T1的开关TFT T2。根据示例性实施例，像素PXL包括TFT T1和TFT T2两个。然而，示例性实施例不限于此。像素PXL可以包括一个TFT和一个电容器，或者可以包括三个或更多个TFT以及两个或更多个电容器。
驱动TFT T1包括第一栅电极g1、第一源电极s1和第一漏电极d1。第一栅电极g1连接到开关TFT T2，第一源电极s1连接到驱动电压线DVL，第一漏电极d1连接到OLED。例如，驱动电压线DVL可以将电压ELVDD供应到第一源电极s1。OLED可以接收低于ELVDD的电压ELVSS。流过OLED的电流可以称作IOLED。
开关TFT T2包括第二栅电极g2、第二源电极s2和第二漏电极d2。第二栅电极g2连接到栅极线GL，第二源电极s2连接到数据线DL。第二漏电极d2连接到驱动TFT T1的栅电极(即，第一栅电极g1)。开关TFT T2根据施加到栅极线GL的扫描信号将施加到数据线DL的数据信号传输到驱动TFTT1。
还可以在TFT基底1上布置显示器件。尽管OLED布置为根据本示例性实施例的显示器件，但是示例性实施例不限于此。例如，液晶显示器(LCD)可以布置为显示器件。OLED可以包括发射层EML以及彼此面对并且使发射层EML位于它们之间的第一电极EL1和第二电极EL2。第一电极EL1连接到驱动TFT T1的第一漏电极d1。共电压施加到第二电极EL2，发射层EML可以根据驱动TFT T1的输出信号通过发射光来显示图像。
电容器Cst连接到驱动TFT T1的第一栅电极g1与第一源电极s1之间的区域，并且可以充入并保持输入到驱动TFT T1的第一栅电极g1的数据信号。
与图1的等效电路图对应的图2的平面图仅是示例。TFT基底1的平面图可以在可选实施例中改变。
图3是沿着图2的线III-III截取的图2的TFT基底1的示意性剖视图。在下文中，参照图3，将根据堆叠顺序来描述根据示例性实施例的TFT基底1。
根据示例性实施例的TFT基底1包括具有绝缘性质的基底100。TFT T1和TFT T2以及电容器Cst堆叠在基底100上。LCD或OLED可以布置在TFT基底1上。本示例性实施例公开了OLED布置在TFT基底1上的示例。
参照图3，缓冲层BFL位于基底100上。缓冲层BFL可以将基底100的上表面平坦化或可以阻挡杂质扩散到驱动TFT T1中。缓冲层BFL可以由例如氮化硅、氧化硅或氮氧化硅形成。可以根据基底100的材料和制造条件省略缓冲层BFL。
第一有源图案Act1位于缓冲层BFL上。第一有源图案Act1可以由半导体材料形成并可以包括非晶硅、多晶硅或有机半导体材料。第一有源图案Act1可以用作驱动TFT T1的有源层。第一有源图案Act1可以包括源区SA、漏区DA以及设置在源区SA和漏区DA之间的沟道区CA。第一有源图案Act1的源区SA和漏区DA可以用n型或p型杂质掺杂。
栅极绝缘层GI位于第一有源图案Act1上。栅极绝缘层GI可以由例如氧化硅和/或氮化硅形成，使得第一有源图案Act1与第一栅电极g1绝缘。
第一栅电极g1位于栅极绝缘层GI上。第一栅电极g1可以与第一有源图案Act1的至少一部分叠置。例如，第一栅电极g1可以设置为覆盖栅极绝缘层GI的与第一有源图案Act1的沟道区CA对应的区域。第一栅电极g1可以通过利用导电金属材料形成。
层间绝缘层IL位于第一栅电极g1上，以覆盖第一栅电极g1。层间绝缘层IL可以形成为氧化硅或氮化硅的单层或多层。
层间绝缘层IL可以包括用导电材料填充的至少一个接触孔CNT1。填充接触孔CNT1的导电材料可以被称作形成驱动TFT T1的第一源电极s1和第一漏电极d1的导电层CL。OLED的第一电极EL1和驱动TFT T1可以经由填充在接触孔CNT1中的导电材料彼此电连接。
第一源电极s1和第一漏电极d1(即，导电层CL)位于层间绝缘层IL上。第一源电极s1和第一漏电极d1分别经由形成在栅极绝缘层GI和层间绝缘层IL中的接触孔CNT1接触第一有源图案Act1的源区SA和漏区DA。尽管图3中未示出，但是第二源电极s2和第二漏电极d2可以分别经由形成在栅极绝缘层GI和层间绝缘层IL中的接触孔(图2中的CNT2)接触第二有源图案(图2的Act2)的源区(未示出)和漏区(未示出)。
第一源电极s1和第一漏电极d1中的每个可以形成为由从Al、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的至少一种导电材料形成的单层或者所述导电材料的多层。
尽管在图3中未示出，但是第一栅电极g1的一部分和驱动电压线DVL的一部分分别是第一电容器电极C1和第二电容器电极C2。层间绝缘层IL位于其间的第一电容器电极C1和第二电容器电极C2形成电容器Cst。第一电容器电极C1可以被称作电容器Cst的下电极，第二电容器电极C2可以被称作电容器Cst的上电极。
第一电容器电极C1和第一栅电极g1可以一体地形成为单个导电层。因此，第二导电图案120可以包括第一电容器电极C1和第一栅电极g1。即，根据第二导电图案120的位置，第二导电图案120的一侧可以用作第一栅电极g1，第二导电图案120的另一侧可以用作第一电容器电极C1。
平坦化层PL可以位于第一源电极s1和第一漏电极d1上。平坦化层PL可以设置为覆盖层间绝缘层IL和导电层CL。平坦化层PL可以由例如有机绝缘材料(诸如，丙烯酰类材料或苯并环丁烯(BCB))形成。平坦化层PL可以用作保护驱动TFT T1和开关TFT T2的保护层，或者可以用作将驱动TFTT1和开关TFT T2的上表面平坦化的平坦化层。
显示器件可以位于TFT基底1上。本示例性实施例公开了OLED设置为显示器件的示例。OLED可以包括第一电极EL1、第二电极EL2以及包括位于第一电极EL1和第二电极EL2之间的发射层EML的中间层。
OLED的第一电极EL1可以位于平坦化层PL上。第一电极EL1可以是像素电极。第一电极EL1经由形成在平坦化层PL中的接触孔CNT3电连接到驱动TFT T1的第一漏电极d1。
第一电极EL1可以通过利用高逸出功材料来形成。如果基底100是在相对于基底100在向下的方向上显示图像的底部发射型，则第一电极EL1可以形成为由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)形成的透明导电层。在实施例中，在底部发射型中，发射的光穿过透明导电层。根据示例性实施例，如果基底100是在相对于基底100在向上的方向上显示图像的顶部发射型，则第一电极EL1可以形成为由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或Cr形成的金属反射膜或者由ITO、IZO、ZnO或ITZO形成的透明导电层。
针对每个像素限定发射区域的像素限定层PDL位于形成有第一电极EL1和其他元件的基底100上。像素限定层PDL可以形成为使得像素的边界被覆盖且第一电极EL1的上表面被暴露。
发射层EML设置在第一电极EL1的被像素限定层PDL暴露的部分上，第二电极EL2位于发射层EML上。例如，像素限定层可以包括第一部分和第二部分，其中，发射层EML位于第一部分和第二部分之间。
尽管未示出，但是根据示例性实施例，下公共层可以位于第一电极EL1和发射层EML之间，上公共层可以位于发射层EML和第二电极EL2之间。下公共层和上公共层用作载流子传输层，并且可以共同地堆叠在每个像素上。下公共层可以包括空穴注入层(HIL)和空穴传输层(HTL)，上公共层可以包括电子注入层(EIL)和电子传输层(ETL)。根据本示例性实施例，当第一电极EL1为像素电极时，下公共层、上公共层和发射层EML按照下面的顺序堆叠在第一电极EL1上：HIL、HTL、发射层EML、ETL和EIL。然而，示例性实施例不限于此，如果必要，可以修改下公共层和上公共层。
第二电极EL2可以为透明电极或反射电极。当第二电极EL2形成为透明电极时，第二电极EL2可以包括上述透明导电材料。当第二电极EL2形成为反射电极时，第二电极EL2可以包括金属反射膜。第二电极EL2可以位于基底100的整个表面上。例如，第二电极EL2可以完全覆盖像素限定层PDL和发射层EML。
当第二电极EL2形成为(半)透明电极时，第二电极EL2可以包括由低逸出功金属(即，从Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg和它们的组合中选择的一种)形成的层以及由从ITO、IZO、ZnO和In2O3中选择的一种形成的(半)透明导电层。当第二电极EL2形成为反射电极时，第二电极EL2可以包括由从Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg和它们的组合中选择的一种形成的层。然而，第二电极EL2的结构和材料不限于以上描述并可以以各种方式修改。
尽管未示出，但是包封层(未示出)可以形成在第二电极EL2上。包封层可以通过堆叠多个无机层或交替地堆叠有机层和无机层来形成。
根据示例性实施例，包封基底(未示出)位于第二电极EL2上。基底100可以被包封基底密封。在实施例中，包封基底提供防水特征。
图4是图2的TFT基底1的层的示意性平面图。图5是沿着图4的线V-V截取的图4的TFT基底1的示意性剖视图。
为了便于描述，在图4中示出了彼此相邻的第一像素PXL和第二像素PXL'。参照图5，导电图案110、120和130位于设置在基底100上的栅极绝缘层GI上。导电图案110、120和130可以通过同一图案化工艺形成，因此，导电图案110、120和130可以包含相同的材料并且可以位于同一层上。尽管图5示出了导电图案110、120和130位于栅极绝缘层GI上，但是示例性实施例不限于此。第一像素PXL中的导电图案110、120和130可以分别称作第一导电图案110、第二导电图案120和虚设图案单元130。第三导电图案140也可以与导电图案110、120和130一起包括在第二像素PXL'中。
第一导电图案110可以在基底100上沿着第一方向(x轴方向)延伸，这种第一导电图案110可以是栅极线GL。在实施例中，在位于第一导电图案110的第一侧上并且在与第一方向(x轴方向)垂直的第二方向(y轴方向)上布置的导电图案中，第二导电图案120最靠近于第一导电图案110。第二导电图案120的第一表面可以用作第一TFT T1的第一栅电极g1，第二导电图案120的第二表面可以用作电容器Cst的下电极C1。第二导电图案120可以以各种方式形成。
虚设图案单元130可以与第一导电图案110和第二导电图案120位于同一层上，并且可以位于第一导电图案110的与第一导电图案110的第一侧相对的第二侧处。即，第二导电图案120可以沿着一个方向(-y轴方向)延伸，并可以位于沿着第一方向(x轴方向)延伸的第一导电图案110的第一侧处，虚设图案单元130可以位于第一导电图案110的第二侧处，并且可以沿着一个方向(+y轴方向)延伸。可选地，虚设图案单元130可以沿着第一导电图案110在第一方向(x轴方向)上延伸。
如图4中所示，虚设图案单元130可以包括分隔开的多个虚设图案DM。多个虚设图案DM可以在第一方向(x轴方向)上沿着第一导电图案110形成。尽管未示出，但是根据示例性实施例，多个虚设图案DM沿着第一导电图案110在第一方向(x轴方向)上彼此分隔开并且形成为或布置为Z字形图案。根据示例性实施例，多个虚设图案DM彼此连接。在实施例中，虚设图案单元130与第一导电图案110(例如，连接到第一像素的栅极线)绝缘，与第二导电图案120(例如，第一像素的第一晶体管T1的栅电极g1和电容器Cst)绝缘，并且与第三导电图案140(与第一像素相邻的第二像素的栅电极g1'和电容器c1')绝缘。
如上所述，图4示出了彼此相邻的第一像素PXL和第二像素PXL'。第一像素PXL和第二像素PXL'可以分别包括第一像素电极EL1和第二像素电极EL1'。第一像素PXL可以包括第一TFT T1和第一像素电极EL1。第一TFTT1包括第一有源图案Act1和与第一有源图案Act1的至少一部分叠置的第一栅电极g1，第一像素电极EL1电连接到第一TFT T1。另外，第二像素PXL'可以包括第二TFT(未示出)和第二像素电极EL1'。第二TFT T2'包括第二有源图案(未示出)和与第二有源图案的至少一部分叠置的第二栅电极g1'，第二像素电极EL1'电连接到第二TFT T2'。在这种情况下，第一TFT T1可以是第一像素PXL的驱动TFT T1，第二TFT T2'可以是第二像素PXL'的驱动TFT。在图4中，虚线表示导电图案110、120和130的其上将要布置第一像素电极EL1和第二像素电极EL1'的位置。
根据本示例性实施例，第二导电图案120是第一像素PXL的第一栅电极g1，第三导电图案140是第二像素PXL'的第二栅电极g1'。根据示例性实施例，第二导电图案120可以同时为第一像素PXL的第一栅电极g1和电容器的下电极，第三导电图案140可以同时为第二像素PXL'的第二栅电极g1'和电容器的下电极。然而，示例性实施例不限于此。
参照图4和图5，第一导电图案110和第二导电图案120分隔开第一距离d1，第一导电图案110和虚设图案单元130分隔开等于第一距离d1或小于第一距离d1的第二距离d2。第一导电图案110与第三导电图案140分隔开第三距离d3，其中，第三导电图案140位于第一导电图案110的与第一导电图案110的一侧处的第二导电图案120相对的另一侧处。在示例性实施例中，第三距离d3大于第一距离d1或第二距离d2。
在省略了虚设图案单元130的实施例中，第二导电图案120和第三导电图案140与第一导电图案110邻近。在这个实施例中，如上所述，第一导电图案110和第二导电图案120是形成第一像素PXL的导电图案并且彼此分隔开第一距离d1，第一导电图案110和第三导电图案140是分别形成彼此相邻的第一像素PXL和第二像素PXL'的导电图案并且彼此分隔开第三距离d3。在示例性实施例中，第三距离d3大于第一距离d1。
在上述电路图的实施例中，在基底100上对导电图案110、120和130进行图案化的工艺期间，第一导电图案110的设置有与第一导电图案110分隔开相对短的距离的第二导电图案120的一侧的锥角不同于第一导电图案110的设置有与第一导电图案110分隔开相对长的距离的第三导电图案140的另一侧的锥角。例如，由于分隔开第一距离d1的第二导电图案120，使得在图案化工艺期间在第一导电图案110的一侧处发生曝光和光干涉，因此，第一导电图案110的一侧的锥角减小。然而，由于分隔开比第一距离d1长的距离的第三导电图案140，使得在图案化工艺期间，在第一导电图案110的另一侧处不发生曝光和光干涉，而是光直接入射到第一导电图案110的另一侧上，因此，第一导电图案110的另一侧的锥角增大。这种现象可能发生在线之间的距离小的高分辨率显示装置中。
当在第一导电图案110的第二侧的锥角增大的实施例中，层间绝缘层IL位于第一导电图案110上时，层间绝缘层IL的厚度在第一导电图案110的第一侧处逐渐增加，而由于增大的锥角，导致层间绝缘层IL可能在第一导电图案110的第二侧处破裂。这种破裂可能导致在第一导电图案110中流动的电流泄漏并因此导致整个显示装置故障。
因此，根据示例性实施例的TFT基底1包括布置在第一导电图案110的第二侧处并且与第一导电图案110分隔开等于或小于第一距离d1的第二距离d2的虚设图案单元130。因此，第二导电图案120和虚设图案单元130分别布置在第一导电图案110的第一侧和第二侧，并且分别与第一导电图案110分隔开第一距离d1和第二距离d2。由于第二导电图案120和虚设图案单元130，使得在图案化工艺期间，第一导电图案110的第一侧和第二侧的锥角可以通过在第一导电图案110的第一侧和第二侧产生曝光和光干涉而被减小。因为第一导电图案110的第一侧和第二侧，使得它们的锥角是渐变的，所以可以防止或减小第一导电图案110上的层间绝缘形成层IL的破裂，并可以防止或减少第一导电图案110的电流泄漏，因此可以防止或减少由于电流泄漏导致的显示装置中的故障。
图6是根据示例性实施例的TFT基底2的像素的等效电路图。图7是根据图6的示例性实施例的TFT基底2的示意性平面图。图8是沿着图7的线VIII-VIII截取的图7的TFT基底2的示意性剖视图。
参照图6至图8，根据示例性实施例的TFT基底2包括基底100以及位于基底100上的第一导电图案110、第二导电图案120和虚设图案单元130。
基底100可以由各种材料形成，例如，可以由玻璃材料、金属材料或诸如PET、PEN和聚酰亚胺的塑料材料形成。基底100可以包括设置有多个像素PXL的显示区域和围绕显示区域的***区域。
显示图像的至少一个像素PXL设置在基底100上。当存在多个像素PXL时，像素PXL可以以矩阵形式布置。然而，为了便于描述，在本示例性实施例中仅示出了一个像素PXL。尽管像素PXL在图7中是矩形形状，但是像素PXL的形状不限于此，并可以以各种方式修改。另外，像素PXL可以具有不同的尺寸。例如，具有不同颜色的像素PXL可以根据每个像素PXL的颜色而具有不同的尺寸或形状。
这种像素PXL包括驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5、发射控制TFT T6、存储电容器Cst和OLED。
像素PXL包括被施加扫描信号Sn的扫描线10、被施加前一扫描信号Sn-1的前一扫描线12、被施加发射控制信号En的发射控制线20、被施加初始化电压Vint的初始化电压线30、被施加数据信号Dm的数据线40和被施加驱动电压ELVDD的驱动电压线50。扫描线10、前一扫描线12、发射控制线20和初始化电压线30沿行方向延伸，而数据线40和驱动电压线50沿列方向延伸。
参照后面将描述的图9，根据本示例性实施例，第一导电图案110对应于扫描线10，第三导电图案140对应于前一扫描线12，第三导电图案140对应于发射控制线20。另外，第二导电图案120对应于下面将描述的驱动TFTT1的驱动栅电极g1。然而，示例性实施例不限于此，位于同一层上的导电图案可以对应于任何线。
像素PXL包括有源图案Act、第一导电层M1、第二导电层M2、第三导电层M3和第四导电层M4。尽管未示出，但是绝缘层可以设置在有源图案Act、第一导电层M1、第二导电层M2、第三导电层M3和第四导电层M4之间。另外，像素PXL还可以包括具有发射层的中间层(未示出)和共电极(未示出)。
有源图案Act可以包括驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6的各个有源图案(Act1至Act6)。驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6可以沿着有源图案Act布置。
尽管图7示出了有源图案Act在像素PXL中形成为单个图案，但是根据可选实施例，有源图案Act可以形成为两个或更多个单独的图案。在可选实施例中，有源图案Act可以具有各种形状，并可以包括如图7中所示的弯曲部分。
第一导电层M1可以包括前一扫描线12、扫描线10和发射控制线20。另外，第一导电层M1可以包括驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6的各个栅电极(g1至g6)。
第二导电层M2可以包括存储电容器Cst的上电极C2。第三导电层M3可以包括数据线40、驱动电压线50和连接线60。第四导电层M4可以包括初始化电压线30和第一电极EL1。
有源图案Act可以由多晶硅形成，并且可以由未用杂质掺杂的沟道区、用杂质掺杂并且形成在沟道区两侧的源区和漏区形成。杂质的类型可以根据TFT的类型而改变。杂质可以为n型或p型。有源图案Act可以包括驱动TFTT1的驱动有源图案Act1、开关TFT T2的开关有源图案Act2、补偿TFT T3的补偿有源图案Act3、初始化TFT T4的初始化有源图案Act4、操作控制TFTT5的操作控制有源图案Act5和发射控制TFT T6的发射控制有源图案Act6。
驱动TFT1可以包括驱动有源图案Act1和驱动栅电极g1。驱动有源图案Act1可以包括与驱动栅电极g1叠置的沟道区CA1以及源区SA1和漏区DA1。源区SA1和漏区DA1不与驱动栅电极g1和上电极C2叠置。在示例性实施例中，驱动有源图案Act1是弯曲的。
包括电容器Cst的上电极C2的第二导电层M2可以位于驱动栅电极g1上。上电极C2可以位于驱动栅电极g1上。电容器Cst中的上电极C2可以与驱动栅电极g1的至少一部分叠置。上电极C2可以包括具有形成在驱动栅电极g1和连接线60之间的接触孔CNT1的开口Cst2op。虽然开口Cst2op在图7中为四边形形状，但是开口Cst2op的形状不限于此。除了驱动栅电极g1与开口Cst2op对应的区域之外，上电极C2可以与驱动栅电极g1完全叠置。在这种情况下，电容可以达到最大值。
上电极C2和驱动栅电极g1可以形成电容器Cst。驱动栅电极g1也可以用作电容器Cst的下电极。上电极C2可以经由接触孔CNT2连接到驱动电压线50。
开关TFT T2可以包括开关有源图案Act2和作为扫描线10的一部分的开关栅电极g2。开关有源图案Act2可以包括与开关栅电极g2叠置的沟道区以及位于沟道区两侧的源区SA2和漏区DA2。源区SA2可以经由接触孔CNT3连接到数据线10。漏区DA2可以沿着有源图案Act连接到驱动TFT T1的源区SA1。
补偿TFT T3可以包括补偿有源图案Act3和作为扫描线10的一部分的补偿栅电极g3。补偿有源图案Act3可以包括与补偿栅电极g3叠置的沟道区以及位于沟道区的两侧的源区SA3和漏区DA3。源区SA3可以沿着有源图案Act连接到驱动TFT T1的漏区DA1。漏区DA3可以经由接触孔CNT4连接到连接线60。即，补偿TFT T3的漏区DA3可以经由连接线60电连接到驱动栅电极g1。如图7中所示，补偿栅电极g3可以形成为单独的双栅电极，从而防止电流泄漏。
初始化TFT T4可以包括初始化有源图案Act4和作为前一扫描线12的一部分的初始化栅电极g4。初始化有源图案Act4可以包括与初始化栅电极g4叠置的沟道区以及位于沟道区两侧的源区SA4和漏区DA。源区SA4可以经由接触孔CNT5连接到初始化电压线30。接触孔CNT5可以包括通过利用第三导电层M3形成的连接单元、连接连接单元和源区SA4的接触孔以及虽然在图7中未示出但是连接连接单元和初始化电压线30的另一接触孔。漏区DA4可以经由接触孔CNT4连接到连接线60。如图7中所示，初始化栅电极g4可以形成为单独的双栅电极。
操作控制TFT T5可以包括操作控制有源图案Act5和作为发射控制线20的一部分的发射栅电极g5。操作控制有源图案Act5可以包括与操作控制栅电极g5叠置的沟道区以及位于沟道区两侧的源区SA5和漏区DA5。漏区DA5可以沿着有源图案Act连接到驱动TFT T1的源区SA1。源区SA5可以经由接触孔CNT6连接到驱动电压线50。
发射控制TFT T6可以包括发射控制有源图案Act6以及作为发射控制线20的一部分的发射控制栅电极g6。发射控制有源图案Act6包括与发射控制栅电极g6叠置的沟道区CA6以及位于沟道区两侧的源区SA6和漏区DA6。在实施例中，源区SA6沿着有源图案Act连接到驱动TFT T1的漏区DA1。漏区DA6可以经由接触孔CNT7连接到第一电极EL1。尽管在图7中未示出，但是接触孔CNT7可以包括通过利用第三导电层M3形成的连接单元、连接连接单元和漏区DA6的接触塞以及连接连接单元和第一电极EL1的另一接触塞。
第一电极EL1可以位于上电极C2上，并可以将电流供应到包括有机发射层并位于第一电极EL1上的中间层(未示出)。施加到中间层的电流被传输到中间层上的共电极(未示出)。
图7中示出的平面图是发明构思的示例性实施例。TFT基底2可以在可选实施例中进行修改。
图8是沿着图7的线VIII-VIII截取的图7的TFT基底2的示意性剖视图。在下文中，参照图8，将根据堆叠顺序来描述根据示例性实施例的TFT基底2。
参照图8，根据示例性实施例的TFT基底2包括驱动TFT T1、开关TFTT2、补偿TFT T3、初始化TFT T4、操作控制TFT T5、发射控制TFT T6和基底100，其中，基底100是绝缘的并且存储电容器Cst堆叠在基底100上。LCD或OLED可以位于基底100上。根据本示例性实施例，描述了OLED位于基底100上的示例。
缓冲层BFL可以位于基底100上。缓冲层BFL可以使基底100的上表面平坦化并且可以阻挡杂质扩散到驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6中。缓冲层BFL可以由例如氮化硅、氧化硅或氧氮化硅形成。根据基底100的材料和制造条件，可以省略缓冲层BFL。
驱动TFT T1和发射控制TFT T6可以位于缓冲层BFL上。上电极C2位于驱动TFT T1上，驱动栅电极g1和上电极C2形成存储电容器Cst。
下栅极绝缘层GI1可以位于驱动有源图案Act1和发射控制有源图案Act6与驱动栅电极g1和发射控制栅电极g6之间，从而使驱动有源图案Act1和发射控制有源图案Act6与驱动栅电极g1和发射控制栅电极g6绝缘。上栅极绝缘层GI2可以位于驱动栅电极g1和上电极C2之间，从而使驱动栅电极g1与上电极C2绝缘。上栅极绝缘层GI2可以为驱动栅电极g1和上电极C2之间的介电层。驱动TFT T1、存储电容器Cst和发射控制TFT T6可以被绝缘层IL覆盖。
根据本示例性实施例，下栅极绝缘层GI1和上栅极绝缘层GI2可以由氧化硅和/或氮化硅形成。
根据本示例性实施例，驱动栅电极g1可以由导电金属材料形成。根据本示例性实施例，驱动栅电极g1可以包含铝Al。由于Al可以提供比其他金属材料更好的制造余量，所以Al在制造显示高分辨率图像的TFT基底方面是有用的。
包括存储电容器Cst的上电极C2的第一导电层CL1可以位于第二栅极绝缘层GI2上。图8的第一导电层CL1可以视为图7的第二导电层M2。上电极C2可以与驱动栅电极g1的至少一部分叠置。驱动栅电极g1可以用作下电极，因此驱动栅电极g1和上电极C2可以形成存储电容器Cst。
绝缘层IL可以位于存储电容器Cst的上电极C2上，以覆盖存储电容器Cst的上电极C2。在这种情况下，绝缘层IL可以被称作层间绝缘层IL。层间绝缘层IL可以形成为氧化硅或氮化硅的单层或多层。
暴露存储电容器Cst的上电极C2的一部分的接触孔CNT2可以形成在层间绝缘层IL中。另外，暴露发射控制TFT T6的发射控制有源图案Act6的源区SA6和漏区DA6的接触孔CNT可以形成在层间绝缘层IL中。接触孔CNT可以穿过上栅极绝缘层GI2和下栅极绝缘层GI1，并可以延伸到发射控制有源图案Act6的上部或上表面。发射控制TFT T6可以经由接触孔CNT电连接到OLED的第一电极EL1。
将电源电压施加到存储电容器Cst的上电极C2的电源线50以及包括发射控制TFT T6的源电极s6和漏电极d6的第二导电层CL2可以位于层间绝缘层IL上。图8的第二导电层CL2可以被视为图7的第三导电层M3。存储电容器Cst的上电极C2可以经由填充在接触孔CNT2中的导电材料电连接到电源线50。电源线50可以被视为驱动电压线50。接触孔CNT2可以以各种方式修改。例如，接触孔CNT2可以为一个以上的孔。
发射控制TFT T6的漏区DA6可以经由穿过下栅极绝缘层GI1、上栅极绝缘层GI2和层间绝缘层IL的接触孔CNT电连接到漏电极d6。另外，发射控制TFT T6的源区SA6可以经由穿过下栅极绝缘层GI1、上栅极绝缘层GI2和层间绝缘层IL的接触孔CNT电连接到源电极s6。
驱动电压线50以及包括源电极s6和漏电极d6的第二导电层CL2可以形成为由从例如Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中选择的至少一种导电材料形成的单层或由所述导电材料形成的多层。
平坦化层PL可以设置为在层间绝缘层IL上覆盖源电极s6、漏电极d6和驱动电压线50。平坦化层PL可以由例如包括氧化物、氮化物和/或氮氧化物的无机绝缘材料或者诸如丙烯酰类材料或BCB的有机绝缘材料形成。平坦化层PL可以用作保护驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFTT4、操作控制TFT T5和发射控制TFT T6的保护层，或者可以使驱动TFT T1、开关TFT T2、补偿TFT T3、初始化TFT T4、操作控制TFT T5和发射控制TFT T6的上表面平坦化。
显示器件可以位于TFT基底2上。根据本示例性实施例，OLED作为显示器件设置。OLED可以包括第一电极EL1、第二电极EL2以及包括位于第一电极EL1和第二电极EL2之间的发射层EML的中间层。
OLED的第一电极EL1可以位于平坦化层PL上。第一电极EL1可以为像素电极。在示例性实施例中，第一电极EL1经由形成在平坦化层PL中的接触孔CNT7电连接到发射控制TFT T6的漏电极d6。
第一电极EL1可以通过利用高逸出功材料形成。如果基底100是沿着相对于基底100的向下的方向显示图像的底部发射型，则第一电极EL1可以形成为由ITO、IZO、ZnO和ITZO形成的透明导电层。根据示例性实施例，如果基底100是沿着相对于基底100的向上的方向显示图像的顶部发射型，则第一电极EL1可以形成为由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或Cr形成的金属反射膜或者由ITO、IZO、ZnO或ITZO形成的透明导电层。
针对每个像素限定发射区域的像素限定层PDL可以位于基底100上。像素限定层PDL可以形成为使得像素的边界被覆盖并使第一电极EL1的上表面暴露。
发射层EML设置在第一电极EL1的被像素限定层PDL暴露的部分上，第二电极EL2可以位于发射层EML上。例如，像素限定层PDL可以包括第一部分和第二部分，其中，发射层EML位于第一部分和第二部分之间。
发射层EML可以发射从红光、绿光和蓝光中选择的一种光。根据示例性实施例，发射层EML发射白光，显示装置可以另外包括红色、绿色和蓝色滤色器层(未示出)，以输出具有各种颜色的图像。
尽管未示出，但是根据至少一个示例性实施例，下公共层位于第一电极EL1和发射层EML之间，上公共层位于发射层EML和第二电极EL2之间。下公共层和上公共层用作载流子传输层，并且可以共同地堆叠在每个像素上。下公共层可以包括HIL和HTL，上公共层可以包括EIL和ETL。根据本示例性实施例，当第一电极EL1是像素电极时，下公共层、上公共层和发射层EML可以按照以下顺序堆叠在第一电极EL1上：HIL、HTL、发射层EML、ETL和EIL。然而，示例性实施例不限于此，如果必要，可以修改下公共层和上公共层。
第二电极EL2可以堆叠在基底100的整个表面上方。例如，第二电极EL2可以完全覆盖像素限定层PDL和发射层EML。在这种情况下，第二电极EL2可以为透明电极或反射电极。当第二电极EL2用作透明电极时，第二电极EL2可以包括由ITO、IZO、ZnO、In2O3和它们的组合中选择的一种形成的第一层以及形成在第一层上并包括从Li、Ca、LiF/Ca、LiF/Al、Al、Mg中选择的一种的第二层。第二层可以形成为辅助电极或汇流电极线。当第二电极EL2用作反射电极时，从Li、Ca、LiF/Ca、LiF/Al、Al、Mg和它们的组合中选择的一种沉积在基底100的整个表面上。
尽管未示出，但是包封层可以形成在第二电极EL2上。包封层可以通过堆叠多个无机层或交替地堆叠有机层和无机层来形成。
根据示例性实施例，包封基底(未示出)位于第二基底EL2上。基底100可以被包封基底密封。
图9是图7的TFT基底2的层的示意性平面图，图10是沿着图9的线X-X截取的图9的TFT基底2的示意性剖视图。
返回参照图7，根据本示例性实施例，第一导电图案110可以对应于扫描线10，第三导电图案140可以对应于前一扫描线12，第三导电图案140可以对应于发射控制线20。另外，第二导电图案120可以对应于下面将进行描述的驱动TFT T1的驱动栅电极g1。然而，示例性实施例不限于此，同一层上的导电图案可以对应于任何线。
参照图9，导电图案110、120和130可以位于处于基底100上的栅极绝缘层GI上。在实施例中，使用同一图案化工艺来形成导电图案110、120和130，因此，导电图案110、120和130可以包含相同的材料并且可以位于同一层上。尽管图9示出了导电图案110、120和130位于栅极绝缘层GI上，但是示例性实施例不限于此。像素PXL中的导电图案110、120和130可以分别称作第一导电图案110、第二导电图案120和虚设图案单元130。第一导电图案110可以沿着第一方向(x轴方向)在基底100上延伸，这种第一导电图案110可以为栅极线。在实施例中，第二导电图案120最靠近于第一导电图案110的一侧并且沿着与第一方向(x轴方向)垂直的第二方向(y轴方向)布置。第二导电图案120的一侧可以用作第一TFT的第一栅电极，第二导电图案120的另一侧可以用作电容器的第一电容器电极。导电图案110、120和130可以以各种方式形成。
虚设图案单元130可以与第一导电图案110和第二导电图案120位于同一层上，并且可以位于第一导电图案110的与第一导电图案110的所述一侧相对的另一侧。即，第二导电图案120可以设置在朝向沿着第一方向(x轴方向)延伸的第一导电图案110的一侧的方向(-y轴方向)上，虚设图案单元130可以设置在朝着第一导电图案110的另一侧的方向(+y轴方向)上。可选地，虚设图案单元130可以沿着第一导电图案110在第一方向(x轴方向)上延伸。
如图9中所示，虚设图案单元130可以包括分隔开的多个虚设图案DM。多个虚设图案DM可以在第一方向(x轴方向)上沿着第一导电图案110形成。尽管未示出，但是根据示例性实施例，多个虚设图案DM沿着第一导电图案110在第一方向(x轴方向)上彼此分隔开并且形成为Z字形图案。根据示例性实施例，多个虚设图案DM彼此连接。
在图9中，与第一导电图案110沿着相同方向(即，第一方向(x轴方向))延伸的第三导电图案140可以进一步与第一导电图案110设置在同一层上。第三导电图案140可以最靠近虚设图案单元130的与虚设图案单元130的设置有第一导电图案110的另一侧相对的一侧。根据本示例性实施例，第一导电图案110可以为扫描线，第三导电图案140可以为前一扫描线。然而，示例性实施例不限于此。
如上所述，TFT可以位于根据本示例性实施例的TFT基底2上。在TFT中，如上所述，驱动TFT可以包括有源图案和与有源图案的至少一部分叠置的栅电极。根据本示例性实施例的第二导电图案120可以为驱动TFT的栅电极。在示例性实施例中，第二导电图案120可以同时为驱动TFT的栅电极和电容器的下电极。
参照图9和图10，第一导电图案110和第二导电图案120分开第一距离d1，第一导电图案110和虚设图案单元130分开与第一距离d1相同或小于第一距离d1的第二距离d2。第一导电图案110可以与位于第一导电图案110的与第一导电图案110的一侧的第二导电图案120相对的另一侧的第三导电图案140分开第三距离d3。在实施例中，第三距离d3大于第一距离d1或第二距离d2。
在省略了虚设图案单元130的实施例中，第二导电图案120和第三导电图案140与第一导电图案110邻近。在本实施例中，如上所述，第一导电图案110和第二导电图案120为形成第一像素PXL的导电图案并且彼此分开第一距离d1，第一导电图案110和第三导电图案140为分别形成彼此相邻的第一像素PXL和第二像素PXL'的导电图案，并且彼此分开比第一距离d1大的第三距离d3。
在上述电路图的实施例中，在基底100上对导电图案110、120和130进行图案化的工艺期间，第一导电图案110的设置有与第一导电图案110分隔开相对短距离的第二导电图案120的一侧的锥角不同于第一导电图案110的设置有与第一导电图案110分隔开相对长距离的第三导电图案140的另一侧的锥角。即，由于分隔开第一距离d1的第二导电图案120，使得在图案化工艺期间在第一导电图案110的一侧处发生曝光和光干涉，因此，第一导电图案110的一侧的锥角减小。然而，由于分隔开比第一距离d1长的距离的第三导电图案140，使得在图案化工艺期间，在第一导电图案110的另一侧处不发生曝光和光干涉，而是光直接入射到第一导电图案110的另一侧上，因此，第一导电图案110的另一侧的锥角增大。这种现象可能发生在线之间的宽度小的高分辨率显示装置中。
当在第一导电图案110的一侧的锥角增大的实施例中，层间绝缘层IL位于第一导电图案110上时，层间绝缘层IL的厚度在第一导电图案110的一侧处逐渐增加，而层间绝缘层IL由于增大的锥角而可能在第一导电图案110的另一侧处破裂。这种破裂可能导致流到第一导电图案110中的电流泄漏并因此会导致整个显示装置故障。
因此，根据示例性实施例的TFT基底2包括布置在第一导电图案110的另一侧处并且与第一导电图案110分开与第一距离d1相同或小于第一距离d1的第二距离d2的虚设图案单元130。因此，第二导电图案120和虚设图案单元130布置在第一导电图案110的两侧，并分别与第一导电图案110分开第一距离d1和第二距离d2。由于第二导电图案120和虚设图案单元130，使得第一导电图案110的两侧的锥角可以通过在图案化工艺期间在第一导电图案110的两侧产生曝光和光干涉而减小。因为第一导电图案110的两侧的锥角以相同的渐变方式形成，所以可以防止第一导电图案110上的层间绝缘层IL破裂，并可以防止电流泄漏在第一导电图案110上，因此可以减少由于电流泄漏导致的显示装置中的故障。
尽管以上主要描述了TFT基底和包括TFT基底的显示装置，但是发明构思的示例性实施例不限于此。例如，制造TFT基底的方法和制造显示装置的方法也在发明构思的范围之内。
首先，参照图1至图5，根据示例性实施例的制造TFT基底1的方法包括在基底100上形成导电图案110、120和130。导电图案110、120和130可以在同一图案化工艺期间形成，因此，导电图案110、120和130可以包括相同的材料并且可以形成在同一层上。在基底100上形成导电图案110、120和130可以包括在基底100上形成第一导电图案110、在基底100上形成第二导电图案120和在基底100上形成虚设图案单元130。根据本示例性实施例，在基底100上形成缓冲层和栅极绝缘层之后，在栅极绝缘层上形成导电图案110、120和130。然而，示例性实施例不限于此。
可以形成第一导电图案110，使得第一导电图案110在基底100上沿着第一方向(x轴方向)延伸。根据本示例性实施例，第一导电图案110可以为栅极线。
可以形成第二导电图案120，使得第二导电图案120沿着与第一方向(x轴方向)垂直的第二方向(y轴方向)最靠近于第一导电图案110的一侧。第二导电图案120的一侧可以用作第一TFT的第一栅电极，第二导电图案120的另一侧可以用作电容器的第一电容器电极。第二导电图案120可以以各种方式形成。
虚设图案单元130可以与第一导电图案110和第二导电图案120形成在同一层上，并且可以被图案化为使得虚设图案单元130位于第一导电图案110的与第一导电图案110的邻近于第二导电图案120的一侧相对的另一侧。即，第二导电图案120可以沿着朝向在第一方向(x轴方向)上延伸的第一导电图案110的一侧的方向(-y轴方向)设置，虚设图案单元130可以沿着朝向第一导电图案110的另一侧的方向(+y轴方向)设置。可选地，虚设图案单元130可以沿着第一导电图案110在第一方向(x轴方向)上延伸。
虚设图案单元130的形成可以包括形成多个虚设图案DM。多个虚设图案DM可以彼此分开。多个虚设图案DM可以在第一方向(x轴方向)上沿着第一导电图案110形成。尽管未示出，但是根据示例性实施例，多个虚设图案DM在第一方向(x轴方向)上沿着第一导电图案110以Z字形图案分开。根据示例性实施例，多个虚设图案DM彼此连接。
图4示出了彼此相邻的第一像素PXL和第二像素PXL'。在第一像素PXL和第二像素PXL'的每个中形成导电图案110、120和130之后，可以在导电图案110、120和130上形成平坦化层PL，然后可以形成第一像素电极和第二像素电极。在图4中，虚线表示导电图案110、120和130的将要布置第一像素和第二像素的位置。
即，如上所述，第一像素PXL可以包括第一TFT和电连接到第一TFT的第一像素电极，第一TFT包括第一有源图案和与第一有源图案的至少一部分叠置的第一栅电极。另外，第二像素PXL’可以包括第二TFT和电连接到第二TFT的第二像素电极，第二TFT包括第二有源图案和与第二有源图案的至少一部分叠置的第二栅电极。在这种情况下，第一TFT可以为第一像素PXL的驱动TFT，第二TFT可以为第二像素PXL'的驱动TFT。
根据本示例性实施例，第二导电图案120可以为第一像素PXL的第一栅电极，第三导电图案140可以为第二像素PXL'的第二栅电极。根据示例性实施例，第二导电图案120可以同时为第一像素PXL的第一栅电极和电容器的下电极，第三导电图案140可以同时为第二像素PXL'的第二栅电极和电容器的下电极。然而，示例性实施例不限于此。在本实施例中，第一导电图案110、第二导电图案120和第三导电图案140可以同时形成。
参照图4和图5，第一导电图案110和第二导电图案120可以分开第一距离d1，第一导电图案110和虚设图案单元130可以分开与第一距离d1相同或小于第一距离d1的第二距离d2。第一导电图案110可以与位于第一导电图案110的与位于第一导电图案110的一侧的第二导电图案120相对的另一侧的第三导电图案140分开第三距离d3。在实施例中，第三距离d3大于第一距离d1或第二距离d2。
在省略了虚设图案单元130的实施例中，第二导电图案120和第三导电图案140与第一导电图案110邻近。在本实施例中，如上所述，第一导电图案110和第二导电图案120是形成第一像素PXL的导电图案，并彼此分开第一距离d1，第一导电图案110和第三导电图案140是分别形成彼此相邻的第一像素PXL和第二像素PXL'的导电图案，并且彼此分开大于第一距离d1的第三距离d3。
在上述电路图的实施例中，在基底100上对导电图案110、120和130图案化的工艺期间，第一导电图案110的设置有与第一导电图案110分开相对短的距离的第二导电图案120的一侧的锥角不同于第一导电图案110的与设置有与第一导电图案110分开相对长的距离的第三导电层140的另一侧的锥角。即，由于分开第一距离d1的第二导电图案120，使得在图案化工艺期间在第一导电图案110的一侧处发生曝光和光干涉，因此，第一导电图案110的一侧的锥角减小。另一方面，由于分开比第一距离d1长的距离的第三导电图案140，使得在图案化工艺期间，在第一导电图案110的另一侧处不发生曝光和光干涉，而是光直接入射到第一导电图案110的另一侧上，因此，第一导电图案110的另一侧的锥角增大。这种现象可能发生在线之间的距离小的高分辨率显示装置中。
当在第一导电图案110的一侧的锥角增大的实施例中，层间绝缘层IL位于第一导电图案110上时，层间绝缘层IL的厚度在第一导电图案110的一侧处逐渐增加，而层间绝缘层IL由于增大的锥角可能在第一导电图案110的另一侧处破裂。这种破裂可能导致流到第一导电图案110中的电流泄漏并会导致整个显示装置故障。
因此，根据示例性实施例的TFT基底1包括布置在第一导电图案110的另一侧处并与第一导电图案110分开与第一距离d1相同或小于第一距离d1的第二距离d2的虚设图案单元130。因此，第二导电图案120和虚设图案单元130布置在第一导电图案110的两侧，并且分别与第一导电图案110分开第一距离d1和第二距离d2。由于第二导电图案120和虚设图案单元130，使得第一导电图案110的两侧的锥角可以通过在图案化工艺期间在第一导电图案110的两侧产生曝光和光干涉而减小。因为第一导电图案110的两侧的锥角以相同的渐变方式形成，所以可以防止第一导电图案110上的层间绝缘层IL破裂，可以防止电流泄漏在第一导电图案110上，并因此可以减少由于电流泄漏导致的显示装置中的故障。
参照图6至图10，根据示例性实施例的形成TFT基底2的方法可以包括在基底100上形成导电图案110、120和130。可以在同一图案化工艺期间形成导电图案110、120和130，因此，导电图案110、120和130可以包含相同的材料并且可以形成在同一层上。在基底100上形成导电图案110、120和130可以包括在基底100上形成第一导电图案110、在基底100上形成第二导电图案120和在基底100上形成虚设图案单元130。根据本示例性实施例，在基底100上形成缓冲层和栅极绝缘层之后，在栅极绝缘层上形成导电图案110、120和130。然而，示例性实施例不限于此。
可以形成第一导电图案110，使得第一导电图案110在基底100上在第一方向(x轴方向)上延伸。根据本示例性实施例，第一导电图案110可以为栅极线。
可以形成第二导电图案120，使得第二导电图案120在垂直于第一方向(x轴方向)的第二方向(y轴方向)上最靠近于第一导电图案110的一侧。第二导电图案120的一侧可以用作第一TFT的第一栅电极，第二导电图案120的另一侧可以用作电容器的第一电容器电极。第二导电图案120可以以各种方式形成。
虚设图案单元130可以与第一导电图案110和第二导电图案120形成在同一层上，并且可以被图案化使得虚设图案单元130位于第一导电图案110的与第一导电图案110的靠近第二导电图案120的一侧相对的另一侧。即，第二导电图案120可以沿着朝向在第一方向(x轴方向)上延伸的第一导电图案110的一侧的方向(-y轴方向)设置，虚设图案单元130可以沿着朝向第一导电图案110的另一侧的方向(+y轴方向)设置。可选地，虚设图案单元130可以沿着第一导电图案110在第一方向(x轴方向)上延伸。
虚设图案单元130的形成可以包括形成多个虚设图案DM。多个虚设图案DM可以彼此分开。多个虚设图案DM可以在第一方向(x轴方向)上沿着第一导电图案110形成。尽管未示出，但是根据示例性实施例，多个虚设图案DM可以在第一方向(x轴方向)上沿着第一导电图案110以Z字形图案分开。根据示例性实施例，多个虚设图案DM彼此连接。
在图9中，所述方法还可以包括形成按照与第一导电图案110相同的制造工艺与第一导电图案110形成在同一层上并且与第一导电图案110沿着相同的方向(即，第一方向(x轴方向))延伸的第三导电图案140。第三导电图案140可以最靠近于虚设图案单元130的与虚设图案单元130的设置有第一导电图案110的另一侧相对的一侧。根据本示例性实施例，第一导电图案110可以是扫描线，第三导电图案140可以是前一扫描线。然而，示例性实施例不限于此。
如上所述，TFT可以位于根据本示例性实施例的TFT基底2上。在TFT中，如上所述，驱动TFT可以包括有源图案和与有源图案的至少一部分叠置的栅电极。根据本示例性实施例的第二导电图案120可以为驱动TFT的栅电极。在一些实施例中，第二导电图案120可以同时为驱动TFT的栅电极和电容器的下电极。
参照图9和图10，第一导电图案110和第二导电图案120可以分开第一距离d1，第一导电图案110和虚设图案单元130可以分开与第一距离d1相同或小于第一距离d1的第二距离d2。第一导电图案110可以与位于第一导电图案110的与第一导电图案110的一侧的第二导电图案120相对的另一侧的第三导电图案140分开第三距离d3。在实施例中，第三距离d3大于第一距离d1或第二距离d2。
在省略了虚设图案单元130的实施例中，第二导电图案120和第三导电图案140与第一导电图案110邻近。在本实施例中，如上所述，第一导电图案110和第二导电图案120是形成第一像素PXL的导电图案，并且彼此分开第一距离d1，第一导电图案110和第三导电图案140是分别形成彼此相邻的第一像素PXL和第二像素PXL′的导电图案，并且彼此分开大于第一距离d1的第三距离d3。
在上述电路图的实施例中，在基底100上对导电图案110、120和130图案化的工艺期间，第一导电图案110的设置有与第一导电图案110分开相对短的距离的第二导电图案120的一侧的锥角不同于第一导电图案110的与设置有与第一导电图案110分开相对长的距离的第三导电图案140的另一侧的锥角。即，由于分开第一距离d1的第二导电图案120，使得在图案化工艺过程中在第一导电图案110的一侧处发生曝光和光干涉，因此，第一导电图案110的一侧的锥角减小。然而，由于分开比第一距离d1长的距离的第三导电图案140，使得在图案化工艺期间，在第一导电图案110的另一侧处不发生曝光和光干涉，而是光直接入射到第一导电图案110的另一侧上，因此，第一导电图案110的另一侧的锥角增大。这种现象可能发生在线之间的宽度小的高分辨率显示装置中。
当在第一导电图案110的一侧的锥角增大的实施例中，层间绝缘层IL位于第一导电图案110上时，层间绝缘层IL的厚度在第一导电图案110的一侧处逐渐增加，而层间绝缘层IL由于增大的锥角可能在第一导电图案110的另一侧处变得破裂。这种破裂导致流到第一导电图案110中的电流泄漏并因此会导致整个显示装置故障。
因此，根据示例性实施例的TFT基底2包括布置在第一导电图案110的另一侧处并与第一导电图案110分开与第一距离d1相同或小于第一距离d1的第二距离d2的虚设图案单元130。因此，第二导电图案120和虚设图案单元130分别布置在第一导电图案110的两侧，并且分别与第一导电图案110分开第一距离d1和第二距离d2。由于第二导电图案120和虚设图案单元130，第一导电图案110的两侧的锥角可以通过在图案化工艺期间在第一导电图案110的两侧产生曝光和光干涉而减小。因为第一导电图案110的两侧的锥角以相同的渐变方式形成，所以可以防止第一导电图案110上的层间绝缘层IL破裂，可以防止电流泄漏在第一导电图案110上，并因此可以减少由于电流泄漏导致的显示装置中的故障。
在示例性实施例中，第一导电图案110、第二导电图案120和虚设图案单元130由相同的材料形成。
显示器件可以形成在上述TFT基底1和TFT基底2上。显示器件可以为OLED或LCD，如上所述。
尽管上面已经参照附图描述了本发明构思的示例性实施例，但是本领域普通技术人员将理解的是，在不脱离本发明构思的精神和范围内，可以对此进行形式和细节上的各种修改。

Claims (9)

1.一种薄膜晶体管基底，所述薄膜晶体管基底包括：
基底；
第一导电图案，位于所述基底上并且沿着第一方向延伸；
第二导电图案，与所述第一导电图案位于同一层上，在邻近所述第一导电图案的第一侧设置的导电图案之中最靠近于所述第一导电图案，其中，所述第二导电图案沿着与所述第一方向垂直的第二方向延伸；以及
虚设图案单元，与所述第一导电图案位于所述同一层上，并且邻近于所述第一导电图案的与所述第一导电图案的所述第一侧相对的第二侧设置。
2.根据权利要求1所述的薄膜晶体管基底，其中，所述第一导电图案和所述第二导电图案分开第一距离，所述第一导电图案和所述虚设图案单元分隔开等于或小于所述第一距离的第二距离。
3.根据权利要求1所述的薄膜晶体管基底，其中，所述虚设图案单元包括彼此连接或彼此分开的多个虚设图案。
4.根据权利要求3所述的薄膜晶体管基底，其中，所述多个虚设图案以Z字形图案布置。
5.根据权利要求1所述的薄膜晶体管基底，其中，所述薄膜晶体管基底还包括第三导电图案，所述第三导电图案与所述第一导电图案位于所述同一层上，并且在邻近所述虚设图案单元的与所述虚设图案单元的邻近地设置有所述第一导电图案的另一侧相对的一侧设置的导电图案之中最靠近于所述第一导电图案，其中，所述第三导电图案与所述第一导电图案沿着相同的所述第一方向延伸，
其中，所述第三导电图案与所述第一导电图案分开大于所述第一距离的第三距离。
6.根据权利要求5所述的薄膜晶体管基底，其中，所述薄膜晶体管基底还包括：
包括有源图案和所述第二导电图案的薄膜晶体管，其中，所述第二导电图案包括与所述有源图案的一部分叠置的栅电极。
7.根据权利要求1所述的薄膜晶体管基底，所述薄膜晶体管基底还包括第三导电图案，所述第三导电图案与所述第一导电图案位于所述同一层上，并且在邻近所述虚设图案单元的与所述虚设图案单元的邻近地设置有所述第一导电图案的另一侧相对的一侧设置的导电图案之中最靠近于所述第一导电图案，
其中，所述第三导电图案与所述第一导电图案分开大于所述第一距离的第三距离。
8.根据权利要求7所述的薄膜晶体管基底，所述薄膜晶体管基底还包括：
第一薄膜晶体管，包括第一有源图案和所述第二导电图案，其中，所述第二导电图案包括与所述第一有源图案的一部分叠置的第一栅电极；
第一像素电极，电连接到所述第一薄膜晶体管；
第二薄膜晶体管，包括第二有源图案和所述第三导电图案，其中，所述第三导电图案包括与所述第二有源图案的一部分叠置的第二栅电极；以及
第二像素电极，电连接到所述第二薄膜晶体管。
9.一种显示装置，所述显示装置包括：
根据权利要求1所述的薄膜晶体管基底；以及
显示面板，位于所述薄膜晶体管基底上。
CN201610228242.5A 2015-04-14 2016-04-13 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置 Active CN106057816B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150052458A KR102410525B1 (ko) 2015-04-14 2015-04-14 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR10-2015-0052458 2015-04-14

Publications (2)

Publication Number Publication Date
CN106057816A true CN106057816A (zh) 2016-10-26
CN106057816B CN106057816B (zh) 2022-02-08

Family

ID=57128485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610228242.5A Active CN106057816B (zh) 2015-04-14 2016-04-13 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置

Country Status (4)

Country Link
US (1) US9893087B2 (zh)
KR (1) KR102410525B1 (zh)
CN (1) CN106057816B (zh)
TW (1) TWI697108B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359349B1 (ko) * 2015-02-03 2022-02-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102551789B1 (ko) 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
KR102389346B1 (ko) * 2017-04-03 2022-04-25 삼성디스플레이 주식회사 표시 장치
CN107275349A (zh) * 2017-07-18 2017-10-20 深圳市华星光电半导体显示技术有限公司 Amoled器件的阵列基板的制作方法
US20200058875A1 (en) * 2018-08-16 2020-02-20 Int Tech Co., Ltd. Light emitting manufacturing method
KR20200145976A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320214B1 (en) * 1997-12-24 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a ferroelectric TFT and a dummy element
CN1790733A (zh) * 2004-12-13 2006-06-21 三星Sdi株式会社 有机发光显示装置及其制造方法
CN1874001A (zh) * 2005-05-28 2006-12-06 三星Sdi株式会社 平板显示器
US20130277691A1 (en) * 2010-11-01 2013-10-24 Ji Ryun Park Display device
CN103515412A (zh) * 2012-06-18 2014-01-15 三星显示有限公司 有机发光显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714264B1 (ko) * 2000-11-22 2007-05-02 삼성전자주식회사 게이트 폴리용 더미 패턴 형성 방법
KR20020058521A (ko) * 2000-12-30 2002-07-12 박종섭 반도체 소자의 제조방법
JP4131243B2 (ja) 2004-02-06 2008-08-13 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置、及び電子機器
KR100762686B1 (ko) 2006-08-01 2007-10-01 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101565796B1 (ko) * 2008-12-24 2015-11-06 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR101850409B1 (ko) 2012-03-15 2018-06-01 삼성전자주식회사 듀얼 게이트 절연막을 갖는 반도체 장치의 제조 방법
JP6244802B2 (ja) * 2013-10-11 2017-12-13 セイコーエプソン株式会社 電気光学装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320214B1 (en) * 1997-12-24 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a ferroelectric TFT and a dummy element
CN1790733A (zh) * 2004-12-13 2006-06-21 三星Sdi株式会社 有机发光显示装置及其制造方法
CN1874001A (zh) * 2005-05-28 2006-12-06 三星Sdi株式会社 平板显示器
US20130277691A1 (en) * 2010-11-01 2013-10-24 Ji Ryun Park Display device
CN103515412A (zh) * 2012-06-18 2014-01-15 三星显示有限公司 有机发光显示装置

Also Published As

Publication number Publication date
TW201637181A (zh) 2016-10-16
CN106057816B (zh) 2022-02-08
KR102410525B1 (ko) 2022-06-20
US9893087B2 (en) 2018-02-13
KR20160122894A (ko) 2016-10-25
TWI697108B (zh) 2020-06-21
US20160307931A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
US11600794B2 (en) Display device
JP6585686B2 (ja) 有機発光表示装置
CN107994052B (zh) 显示装置
KR102577525B1 (ko) 표시 장치
CN106571382B (zh) 有机发光二极管显示器
CN106057816A (zh) 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置
US9466652B2 (en) Capacitor device, organic light emitting display apparatus including the capacitor device, and method of manufacturing the organic light emitting display apparatus
KR102328678B1 (ko) 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102253445B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
US10340324B2 (en) Organic light-emitting diode display
CN108933155A (zh) 有机发光显示装置
KR20210134270A (ko) 유기 발광 표시 장치
CN105552083A (zh) 薄膜晶体管阵列基板和有机发光显示装置
CN106129061B (zh) 有机发光二极管显示器
CN106057815A (zh) 薄膜晶体管基底、其制造方法、显示装置及其制造方法
CN108538884A (zh) 有机发光显示装置
CN105938704A (zh) 有机发光二极管显示器
CN110970469A (zh) 显示装置
CN110010624A (zh) 显示装置
CN102576722A (zh) El显示面板、el显示装置以及el显示面板的制造方法
CN107302060A (zh) 有机发光二极管显示装置
CN110444565A (zh) 有机发光二极管显示装置
CN108986739A (zh) 显示装置
CN107863369A (zh) 包括具有不平坦表面的钝化层的显示装置
US9614157B2 (en) Organic light emitting diode display having a plurality of data drivers and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant