CN106057678B - 基于外延层的半导体器件及其制造方法及包括其的电子设备 - Google Patents

Abstract

公开了一种半导体器件及其制造方法。根据实施例，该方法可以包括：在衬底上形成第一鳍状结构和第二鳍状结构，第一鳍状结构堆叠在第二鳍状结构之上；在衬底上形成用以支撑第一鳍状结构的支撑部；至少部分去除第二鳍状结构靠近第一鳍状结构底部的部分，从而第一鳍状结构的至少一部分与第二鳍状结构相分离；以第一鳍状结构的该至少一部分中的第一部分为种子层生长第一半导体层，且以第一鳍状结构的该至少一部分中的第二部分为种子层生长第二半导体层；在第一鳍状结构的至少部分纵向延伸范围内，去除第一鳍状结构，并在第一鳍状结构背离衬底一侧以及靠近衬底一侧分别将第一半导体层和第二半导体层切断。

Description

基于外延层的半导体器件及其制造方法及包括其的电子设备

技术领域

本公开涉及半导体领域，更具体地，涉及一种基于高质量外延层的半导体器件及其制造方法及包括其的电子设备。

背景技术

随着半导体器件的发展，期望以迁移率高于硅(Si)的半导体材料来制作高性能半导体器件如金属氧化物半导体场效应晶体管(MOSFET)。但是，难以形成高质量的高迁移率半导体材料。

发明内容

本公开的目的至少部分地在于提供一种基于高质量外延层的半导体器件及其制造方法及包括其的电子设备。

根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在衬底上形成第一鳍状结构和第二鳍状结构，第一鳍状结构堆叠在第二鳍状结构之上；在衬底上形成用以支撑第一鳍状结构的支撑部；至少部分去除第二鳍状结构靠近第一鳍状结构底部的部分，从而第一鳍状结构的至少一部分与第二鳍状结构相分离；以第一鳍状结构的该至少一部分中的第一部分为种子层生长第一半导体层，且以第一鳍状结构的该至少一部分中的第二部分为种子层生长第二半导体层；在第一鳍状结构的至少部分纵向延伸范围内，去除第一鳍状结构，并在第一鳍状结构背离衬底一侧以及靠近衬底一侧分别将第一半导体层和第二半导体层切断。

根据本公开的另一方面，提供了一种半导体器件，包括：衬底；在衬底上形成的至少两个鳍状部，其中，所述至少两个鳍状部中至少一对相邻的鳍状部沿大致平行于衬底表面的方向排列，彼此间隔开大致平行延伸，且相对于它们之间的中线在晶体结构上是实质上镜像对称的，各鳍状部沿其纵向延伸方向包括第一半导体层和第二半导体层。

根据本公开的又一方面，提供了一种电子设备，包括由上述半导体器件形成的集成电路。

根据本公开的实施例，可以利用相对于衬底悬置的(薄)半导体层作为种子层，来生长另外的半导体层，该另外的半导体层可以具有高迁移率。这种悬置薄种子层可以使种子层和所生长的半导体层中的应力弛豫，从而有助于抑制种子层或所生长的半导体层中的缺陷。之后，可以去除种子层，所生长的半导体层可以用于形成器件(例如，该半导体层用作FinFET的鳍)。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-32(b)是示意性示出了根据本公开实施例的制造半导体器件流程的示意图；

图33-39(b)是示意性示出了根据本公开另一实施例的制造半导体器件流程中部分阶段的示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本公开的实施例，提供了一种具有鳍状部的半导体器件。在此，所谓“鳍状部”，是指相对于衬底表面突出的构造，包括但不限于鳍式场效应晶体管(FinFET)中的鳍。鳍状部可以包括高迁移率半导体材料，以改善器件性能。在此，所谓的“高迁移率”是指相对于硅(Si)的迁移率要高。高迁移率半导体材料例如Ge、SiGe或III-V族化合物半导体等。

根据本公开的实施例，可以基于悬置构造来制造这种鳍状部。在此，所谓“悬置”，是指与衬底相分离。注意，这种分离随后可以被其他材料(例如，隔离层)填充。

例如，鳍状部可以是在衬底上与衬底隔开的半导体层(或者称作“种子层”)上(例如，外延)形成的另外的半导体层。种子层可以呈鳍状(例如，直线鳍状)，且相对于衬底悬置。于是，该另外的半导体层可以至少部分地环绕种子层的外周形成。在此，所谓“部分地环绕”，是指沿种子层的纵向延伸方向可以存在一范围，在该范围内，该另外的半导体层可以完全包封种子层的外表面。也即，在该范围内，在与种子层的纵向延伸方向垂直的截面上，该另外的半导体层可以形成闭合图案(例如，与种子层的截面形状相对应的矩形、多边形等)。当然，种子层除了被支撑部覆盖的表面之外，其余表面也可以被该另外的半导体层覆盖。种子层可以相对较薄(例如，厚度为约3～20nm)，且相对于衬底悬置。这样，在生长过程中种子层和该另外的半导体层中的应力可以得以弛豫，且因此可以抑制或避免在种子体层或该另外的半导体层中产生缺陷。

根据实施例，半导体器件可以包括p型器件(如pFinFET)和n型器件(如nFinFET)，从而形成互补金属氧化物半导体(CMOS)器件。在这种情况下，根据一有利实施例，一对p型器件和n型器件可以基于原本一体延伸的种子层来制造。例如，至少部分环绕种子层的第一部分外周可以形成第一半导体层，且至少部分环绕种子层的第二部分外周可以形成第二半导体层。种子层的第一部分和第二部分可以沿其纵向延伸方向彼此隔开。这样，第一半导体层可以用作第一器件的鳍，而第二半导体层可以用作第二器件的鳍。第一器件可以是n型器件如nFinFET，第二器件可以是p型器件如pFinFET；反之亦然。

为了进一步降低缺陷，可以先在种子层上生长一层过渡层，然后再在过渡层上生长第一/第二半导体层。该过渡层的晶格常数可以逐渐变化(例如，通过其成分的改变)，例如从等于或接近种子层的晶格常数逐渐改变为等于或接近第一/第二半导体层的晶格常数。如上所述，过渡层可以至少部分地环绕种子层的外周形成，而第一/第二半导体层可以至少部分地环绕过渡层的外周形成。

根据本公开的实施例，种子层(以及过渡层，如果存在的话)可以去除，留下第一/第二半导体层的至少一部分，例如用作器件的鳍。例如，可以留下第一/第二半导体层位于种子层横向两侧(在此，称作“左侧”和“右侧”)的部分，即大致垂直于衬底表面延伸的部分。由于第一/第二半导体层以种子层为种子生长，第一/第二半导体层的左侧部分和右侧部分分别从种子层(或者过渡层)的左侧侧壁和右侧侧壁开始生长，因此它们的晶体结构相对于它们之间的中心可以大致镜像对称。

种子层可以经支撑部物理连接到衬底并因此由衬底支撑。在种子层的纵向延伸方向上，种子层与支撑部相连接的部分的延伸范围可以小于种子层的纵向延伸长度。这样，当仅观察种子层、衬底和支撑部之间的位置关系(不考虑其他层结构)时，种子层类似于一种悬梁构造，支撑部类似于悬梁的锚定结构(anchor)。

支撑部可以包括沿衬底表面延伸的横向延伸部分以及沿大致垂直于衬底表面的方向延伸的竖直延伸部分，其中竖直延伸部分延伸至种子层大致垂直于衬底表面的竖直侧壁上。这样，通过该支撑部，将种子层物理连接到衬底上，并因此由衬底支撑。支撑部的竖直延伸部分可以在种子层的相对两侧的竖直侧壁上延伸，从而夹持种子层。

支撑部可以设于鳍状的种子层沿其纵向延伸方向的中部，或者其余部位例如两侧端部之一或两端。

这种半导体器件例如可以如下制作。具体地，可以在衬底上形成沿(例如，直线)纵向延伸方向延伸的第一鳍状结构和第二鳍状结构，其中第一鳍状结构堆叠在第二鳍状结构之上。随后，当至少去除该第二鳍状结构靠近第一鳍状结构底部的部分时，第一鳍状结构可以与第二鳍状结构相分离，从而第一鳍状结构可以相对于衬底(或者说，相对于衬底+第二鳍状结构的剩余部分)悬置。

为了支撑随后将悬置的第一鳍状结构，可以形成支撑部。这种支撑部可以如下形成。具体地，可以在形成有第一和第二鳍状结构的衬底上形成层状材料(以下称作支撑层)，并通过将该支撑层构图为在物理上连接第一和第二鳍状结构的表面来形成支撑部。这样，当至少去除第二鳍状结构靠近第一鳍状结构底部的部分时，第一鳍状结构可以通过支撑部在物理上连接到第二鳍状结构的剩余部分，并因此由第二鳍状结构的剩余部分支撑。更进一步地，可以将支撑层构图为从衬底表面延伸至第一鳍状结构的表面并因此将第一鳍状结构与衬底在物理上连接的支撑部。这样，即便第二鳍状结构被完全去除，第一鳍状结构也可以通过支撑部在物理上连接到衬底并以此由衬底支撑。

支撑层的构图可以利用掩模进行。在垂直于第一和第二鳍状结构纵向延伸方向的方向上，掩模在第一和第二鳍状结构上方延伸超出第一和第二鳍状结构的范围(这样，掩模可以遮蔽支撑层在第一和第二鳍状结构两侧的衬底表面上延伸的部分，从而该部分随后可以得以保留)；而在第一和第二鳍状结构的纵向延伸方向上，掩模在第一和第二鳍状结构上方覆盖第一和第二鳍状结构的纵向延伸长度的仅一部分(这样，掩模遮蔽第一和第二鳍状结构的纵向延伸范围的仅一部分，从而该部分随后可以与支撑部相连)。掩模可以覆盖第一和第二鳍状结构的中部(或者，一侧端部或两侧端部)，得到的支撑部可以相应地位于鳍状结构的中部(或者，一侧端部或两侧端部或者)。

之后，可以至少去除第二鳍状结构靠近第一鳍状结构底部的部分。这样，第一鳍状结构相对于衬底类似于悬梁构造，支撑部类似于悬梁的锚定结构(anchor)，将作为悬梁的第一鳍状结构锚定至衬底。

为了便于去除至少去除第二鳍状结构靠近第一鳍状结构底部的部分或者乃至去除整个第二鳍状结构，第二鳍状结构可以包括在衬底上形成的牺牲层，且第一鳍状结构可以包括叠置在牺牲层上的半导体层(“种子层”)。例如，可以在衬底上依次形成牺牲层和种子层，然后可以将种子层和牺牲层构图为鳍状结构。在该构图步骤可以进行到衬底中，从而在衬底上与鳍状结构相对应的位置处可以具有突起。随后，可以去除牺牲层。

由于种子层悬置从而其表面露出，可以在其表面上生长(过渡层以及)另外的半导体层。如上所述，可以基于同一鳍状结构形成两个或更多器件。这些器件可以具有不同的配置，例如针对n型器件的配置和针对p型器件的配置。例如，可以种子层沿其纵向延伸方向的第一部分为种子生长第一半导体层，而以种子层沿其纵向延伸方向的第二部分为种子生长第二半导体层。

这种情况下，为了如上所述绕种子层分别形成不同的半导体材料，可以先遮蔽种子层的一部分，以在第一器件区域露出种子层的第一部分。在第一器件区域，种子层的第一部分相对于衬底悬置从而其表面露出，因此可以在其表面上生长一种半导体材料。于是，在充分生长的情况下，生长的半导体材料可以覆盖种子层露出的所有表面。该半导体材料可以同种子层一样呈鳍状，且随后可以充当第一器件(例如，n型器件)的鳍。之后，可以遮蔽第一器件区域，并在第二器件区域露出种子层的第二部分。在第二器件区域，种子层的第二部分相对于衬底悬置从而其表面露出，因此可以在其表面上生长另一半导体材料。于是，在充分生长的情况下，生长的半导体材料可以覆盖种子层露出的所有表面。该另一半导体材料可以同种子层一样呈鳍状，且随后可以充当第二器件(例如，p型器件)的鳍。

在器件之间例如n型器件与p型器件的有源区之间，可以形成隔离。例如，可以在第一器件区域(例如，n型器件区域)与第二器件区域(例如，p型器件区域)之间，可以将可能连接在一起的第一半导体层和第二半导体层相隔离。这种隔离可以通过在这两个器件区域之间的位置处通过切断来实现(切口中随后可以被后继形成的介质层例如层间电介质层等填充)。

在至少部分纵向延伸范围内，可以去除种子层(以及过渡层，如果存在的话)，留下第一/第二半导体层，例如作为器件的鳍。由于种子层(以及过渡层)被第一/第二半导体层围绕，为便于去除种子层(以及过渡层)，可以在种子层背离衬底一侧(在此，称作“上侧”)将第一/第二半导体层打开或者说切断，以露出内侧的(过渡层以及)种子层。第一/第二半导体层中的开口或者说切口的尺度足以支持随后经由其来形成栅堆叠(包括栅介质层和栅导体层以及可选的功函数调节层)。此外，还可以在靠近衬底一侧(在此，称作“下侧”)进一步将第一/第二半导体层打开或者说切断。特别是，可以将第一/第二半导体层在上侧以及下侧的横向延伸部分(大致平行于衬底表面延伸的部分)去除，从而在该至少部分纵向延伸范围内，第一/第二半导体层剩下原本位于第一半导体层横向两侧(即，“左侧”和“右侧”)的部分，即大致垂直于衬底表面延伸的部分，这可以用于制作器件，例如充当器件的鳍。

此外，还可以切断第一/第二半导体层在鳍状结构的纵向延伸方向上的端部(例如，可以将第一/第二半导体层在过渡层或种子层在纵向延伸方向上的端面上延伸的部分去除)，从而将第一/第二半导体层分为彼此相对的两个部分。在如上所述将第一/第二半导体层上、下两侧的横向延伸部分去除的情况下，此时剩下的第一/第二半导体层的各部分均大致垂直于衬底表面的方向延伸，类似于常规技术中鳍的形式。

以鳍为基础，可以有多种方式来完成器件的制造。例如，可以在衬底上形成隔离层，并在隔离层上形成与第一/第二半导体层或者说鳍相交的栅堆叠。

本公开可以各种形式呈现，以下将描述其中一些示例。

如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，例如但不限于体半导体材料衬底如体Si衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。特别是，衬底1001可以是硅单晶体，其表面可以是例如(110)晶面、(100)晶面或(112)晶面。

在衬底1001上，例如通过外延生长，依次形成牺牲层1003和第一半导体层1005。牺牲层1003可以包括与衬底1001和第一半导体层1005不同的半导体材料，如SiGe(Ge的原子百分比例如为约5～20％)，厚度为约10～100nm。第一半导体层1005可以包括合适的半导体材料，例如Si，厚度为约10～100nm。

随后，可以对如此形成的第一半导体层1005和牺牲层1003(可选地，还有衬底1001)进行构图，以形成鳍状结构。例如，这可以如下进行。

具体地，可以在第一半导体层1005上形成硬掩模层。在该示例中，硬掩膜层可以包括氧化物(例如，氧化硅)层1007和多晶Si层1009。例如，氧化物层1007的厚度为约2～10nm，多晶Si层1009的厚度为约50～120nm。在该示例中，利用图形转移技术，来将硬掩膜构图为鳍状。为此，可以在硬掩膜层上形成构图(例如，通过曝光、显影)的光刻胶PR。在此，光刻胶PR被构图沿垂直于纸面方向延伸的条状，且其宽度(图中水平方向上的维度)可以大致对应于两个鳍状结构之间的间距。

接着，如图2所示，以该光刻胶PR为掩模，对多晶Si层1009(相对于氧化层1007)进行选择性刻蚀如反应离子刻蚀(RIE)。这样，可以将多晶Si层1009构图为与光刻胶PR相对应的条状。接着，如图3(a)所示，去除光刻胶PR，并在多晶Si层1009的侧壁上形成侧墙(spacer)1011。本领域存在多种手段来形成侧墙。例如，可以通过如原子层淀积(ALD)大致共形淀积一层氮化物(例如，氮化硅)，厚度例如为约3～20nm，然后对淀积的氮化物进行选择性刻蚀如RIE(例如，沿大致垂直于衬底表面的方向进行)，去除其横向延伸部分，使得竖直延伸部分保留，以形成侧墙1011。侧墙1011覆盖Si层1009的侧壁。

图3(b)示出了图3(a)中所示结构的俯视图。注意，尽管图3(b)中未示出，但是在条状多晶Si层1009的上下两端的侧壁上，也存在侧墙1011，从而侧墙1011绕条状多晶Si层1009的外周形成封闭图案。

为了得到鳍状的掩模，如图4(a)和4(b)(图4(a)是俯视图，4(b)是沿图4(a)中AA′线的截面图)所示，可以选择性去除多晶Si层1009(例如，通过TMAH溶液)，然后再形成构图的光刻胶1013。光刻胶1013可以遮蔽侧墙1011的中部，并露出侧墙1011上下两侧的部分。以该光刻胶1013为掩模，对侧墙1011进行选择性刻蚀如RIE，从而可以将原本为封闭图案的侧墙1011分离为两部分，如图5所示。每一部分对应于将要形成的鳍状结构，在该示例中为沿图中的竖直方向延伸的条状。

然后，如图6所示，以侧墙1011为掩模，可以依次对氧化物层1007、第一半导体层1005和牺牲层1003进行选择性刻蚀如RIE。这样，将侧墙1011的图案转移到下方的层中，得到鳍状结构。因此，第一半导体层1005的宽度(图中水平方向的维度)与侧墙1011的宽度大致相同(例如，约3～20nm)。第一半导体层1005的侧壁(图中左右两侧的侧壁)可以是(111)或(110)晶面，这些晶面易于减少生长缺陷。

在此，还可以进一步选择性刻蚀衬底1001。因此，在与鳍状结构相对应的位置处，衬底1001上可以具有突起。鳍状结构在衬底上的投影大致位于该突起的中部。由于刻蚀的特性，刻蚀后的牺牲层1003以及衬底1001的突起可以呈从上至下逐渐变大的形状。之后，可以选择性去除侧墙1011(还可以进一步选择性去除氧化物层1007)。

尽管在以上利用图形转移技术来形成鳍状结构，但是本公开不限于此。例如，可以直接在第一半导体层1005上形成鳍状的光刻胶，并以光刻胶为掩模，选择性刻蚀第一半导体层1005、牺牲层1003和衬底1001，以形成鳍状结构。或者，也可以在硬掩膜层上直接形成鳍状的光刻胶，利用光刻胶将硬掩膜构图为鳍状，并利用鳍状的硬掩膜依次选择性刻蚀第一半导体层1005、牺牲层1003和衬底1001，以形成鳍状结构。

在此，示出了两个鳍状结构。但是，本公开不限于此，例如可以形成更多或更少的鳍状结构。另外，鳍状结构的布局可以根据器件需要不同地设计。

在形成鳍状结构之后，可以形成支撑部。例如，如图7所示，可以在形成有鳍状结构的衬底上，例如通过ALD，以大致共形的方式，淀积氧化物层1015和氮化物层1017。氧化物层1015的厚度可以为约1～10nm，氮化物层1017的厚度可以为约2～15nm。之后，如图8中的俯视图所示，可以在图7所示的结构上形成构图的光刻胶1019。该光刻胶1019被构图为覆盖鳍状结构的中部，并沿图中的水平方向延伸。这里需要指出的是，在图8的俯视图中，仅为方便起见，并未示出氮化物层1017随衬底上鳍状结构而起伏的形貌，以下俯视图中同样如此。

随后，如图9(a)、9(b)和9(c)(图9(a)是俯视图，图9(b)是沿图9(a)中A1A1′和A2A2′线的截面图，图9(c)是沿图9(a)中AA′线的截面图)所示，以光刻胶1019为掩模，例如通过RIE(相对于氧化物层1015)选择性去除氮化物层1017。这样，如图9(c)所示，氮化物层1017留在鳍状结构的中部，并延伸到衬底1001的表面上。这样，氮化物层1017将鳍状结构与衬底1001在物理上连接，并因此可以支撑鳍状结构(特别是在如下所述去除牺牲层1003之后)。之后，可以去除光刻胶1019。

在该实施例中，形成了氧化物层和氮化物层的叠层结构的支撑层，并将该支撑层构图为支撑部。但是，本公开不限于此。支撑层可以包括各种合适的电介质材料。在随后去除支撑部的实施例中，支撑层甚至还可以包括半导体材料或导电材料。

此外，如图10(对应于图9(c)中的截面图)所示，还可以例如通过RIE(相对于氧化物层1015)选择性去除氮化物层1017的顶端部分。但是，氮化物层1017仍有一部分留于第一半导体层1005的侧壁上，以便随后支撑第一半导体层1005。

之后，如图11(a)和11(b)(分别对应于图9(b)和9(c)中的截面图)所示，可以通过例如RIE，(相对于Si材料的衬底1001和第一半导体层1005以及SiGe材料的牺牲层1003)，选择性去除氧化物层1015。如图11(b)所示，在鳍状结构的中部，氧化物层1015被氮化物层1017覆盖，并可以得以保留。然后，如图12(a)和12(b)(分别对应于图11(a)和11(b)的截面图)所示，可以通过(相对于Si材料的衬底1001和第一半导体层1005)选择性刻蚀例如湿法腐蚀，去除牺牲层1003。这样，在鳍状的第一半导体层1005和衬底1001之间形成间隔1021。

在该示例中，牺牲层1003被全部去除。但是，本公开不限于此。例如，牺牲层1003可以仅有靠近第一半导体层1005底部的部分被去除。这种情况下，同样可以实现下述的绕第一半导体层1005外周的生长。

图13示出了图12(a)和图12(b)所示结构的透视图。如图13所示，第一半导体层1005通过间隔1021与衬底1001隔开，大致平行于衬底表面延伸，并经支撑部1015/1017而被衬底1001支撑。例如，在衬底表面为(110)晶面时，第一半导体层1005的延伸方向可以平行于(110)晶面与(1-11)晶面的交叉线或(110)晶面与(1-1-1)晶面的交叉线或(110)晶面与(-111)晶面的交叉线，第一半导体层1005的侧面可以大致平行于(111)晶面族；或在衬底表面为(112)晶面的情况下，第一半导体层1005的延伸方向可以平行于(112)晶面与(-1-11)晶面的交叉线或(112)晶面与(11-1)晶面的交叉线，第一半导体层1005的侧面也可以大致平行于(111)晶面族。或者，第一半导体层1005的延伸方向可以对应于＜1 1 0＞方向，在衬底表面为(100)晶面的情况下，第一半导体层1005的侧面可以大致平行于(110)晶面。这些晶面易于减少生长缺陷。

在图13中，仅为了方便起见，仅示出了单个第一半导体层1005和相应的支撑部，且并未示出残留的氧化物层1015。

支撑部1015/1017包括在衬底1001的表面上延伸的横向延伸部分以及沿大致垂直于衬底表面的方向延伸的竖直延伸部分。在该示例中，竖直延伸部分可以包括沿衬底1001的突起的表面延伸的部分、沿牺牲层1003(已经去除)的表面延伸的部分以及沿第一半导体层1005的竖直侧壁延伸的部分。这样，支撑部1015/1017将第一半导体层1005物理连接到衬底1001，从而可以支撑第一半导体层1005。支撑部1015/1017可以在第一半导体层1005的相对两侧(图中左右两侧)的竖直侧壁上延伸，从而夹持第一半导体层，以便更为稳定地支撑第一半导体层1005。当然，在该示例中，支撑部1015/1017还在第一半导体层1005面向读者一侧的端部侧壁上延伸。在第一半导体层1005的纵向延伸方向上，第一半导体层1005与支撑部1015/1017相连接部分的延伸范围小于第一半导体层1005的纵向延伸长度。在此，所谓“纵向延伸方向”是指第一半导体层1005的长度方向(图12(a)和图12(b)中垂直于纸面的方向)，与之后形成的沟道区的长度方向基本上一致，也即，从源区到漏区的方向或者反之亦然。这样，第一半导体层1005相对于衬底1001，形成类似于悬梁的构造，该悬梁通过支撑部1015/1017锚定到衬底1001。

在以上示例中，支撑部除了氮化物层1017之外，还包括氧化物层1015，但是本公开不限于此。例如，在以上结合图7描述的操作中，可以不形成氧化物层1015，而直接形成氮化物层1017。这样，同样可以按以上结合图8-12(b)描述的方式进行后继操作。当然，支撑部也可以是其他电介质材料或叠层结构。

另外，用来构图支撑部的掩模1019(参见图8)不限于上述形状。一般地，在垂直于鳍状结构纵向延伸方向的方向上，掩模在鳍状结构上方可以延伸超出鳍状结构的范围。这样，掩模可以覆盖氮化物层1017在衬底1001(突起之外的)表面上延伸的部分，这部分随后可以保留(充当支撑部的底座)。另一方面，在鳍状结构的纵向延伸方向上，掩模在鳍状结构上方可以覆盖鳍状结构的纵向延伸长度的仅一部分。这样，可以形成类似悬梁-锚定结构的配置。

之后，可以遮蔽第一半导体层的一部分(例如，如图9(a)所示的下半部)，以在第一器件区域(例如，如图9(a)所示的上半部区域)露出第一半导体层。

具体地，如图14(a)和14(b)(分别对应于图12(a)和12(b)的截面图)所示，例如通过ALD，在图12(a)和12(b)所示的结构上形成遮蔽层。在此，遮蔽层可以包括以大致共形的方式淀积的氧化物层1023(厚度例如为约2～5nm)和氮化物层1025(厚度例如为约2～5nm)。这样，遮蔽层将之前在衬底上所形成的结构完全遮蔽。

然后，可以将该遮蔽层构图为遮蔽第一半导体层的一部分而在第一器件区域露出第一半导体层的第一部分。

例如，如图15(a)-15(d)(图15(a)是俯视图，图15(b)是沿图15(a)中AA′线的截面图，图15(c)是沿图15(a)中A1A1′线的截面图，图15(d)是沿图15(a)中A2A2′线的截面图)所示，在遮蔽层上形成光刻胶1027，并通过光刻(曝光、显影等)将光刻胶1027构图为覆盖第一半导体层的下半部(对应于第二器件区域)，并沿图中的水平方向延伸。这里需要指出的是，在图15(a)的俯视图中，仅为方便起见，并未详细示出支撑部所在位置处的细节，这不会妨碍理解本发明。以下俯视图中同样如此。

随后，如图16(a)-16(c)(分别对应于图15(b)-15(d)的截面图)所示，以光刻胶1027为掩模，例如通过RIE(相对于氧化物层1023选择性刻蚀)去除氮化物层1025。之后，可以去除光刻胶1027。这样，如图16(a)和16(b)所示，在第一器件区域中，氮化物层1025被去除；而在第二器件区域中，如图16(c)所示，氮化物层1025得以保留。然后，例如通过RIE(相对于氮化物选择性刻蚀)，去除氧化物层1023。之后，可以去除光刻胶1027。于是，如图17(a)-17(c)(分别对应于图16(a)-16(c)的截面图)所示，在第一器件区域中，遮蔽层(1023、1025)被去除；而在第二器件区域中，遮蔽层(1023、1025)得以保留。

于是，第一半导体层在第一器件区域中露出，而在第二器件区域中被遮蔽。

然后，如图18(a)-18(c)(分别对应于图17(a)-17(c)的截面图)所示，在第一器件区域中，可以在第一半导体层1005上生长第二半导体层1029。在此，第二半导体层1029可以包括高迁移率材料，例如Ge、SiGe或III-V族化合物半导体如InSb、InGaSb、InAs、GaAs、InGaAs、AlSb、InP、三族氮化物等，厚度可以为约3～15nm。在化合物半导体如SiGe的情况下，其成分(例如，Ge原子百分比)可以渐变，使得例如从与第一半导体层1005(在此，Si)的晶格常数相差较少变为与第一半导体层1005的晶格常数相差较大，以便抑制位错或缺陷的生成。第二半导体层1029的侧面可以与衬底中的(111)晶面族或(110)晶面族大致平行。

此外，如上所述，可以先在第一半导体层1005上生长过渡层1027，然后再在过渡层1027上生长第二半导体层1029。过渡层1027可以包括各种合适的半导体材料，例如Ge、SiGe或III-V族化合物半导体如InSb、InGaSb、InAs、GaAs、InGaAs、AlSb、InP、三族氮化物等，厚度可以为约5nm-15nm。过渡层1027可以包括与第二半导体层1029相同或不同的材料。

这种生长可以是选择性生长，从而过渡层1027在半导体材料的第一半导体层1005(以及衬底1001)的表面上生长，第二半导体层1029在半导体材料的过渡层1027的表面上生长。可以控制过渡层1027和第二半导体层1029的生长，使得其没有完全填满第一半导体层1005与衬底1001之间的间隔1021。由于第一半导体层1005的悬置构造，在生长过程中第一半导体层1005、过渡层1027和第二半导体层1029中的应力可以得以弛豫。这样，可以抑制或避免第一半导体层1005、过渡层1027或第二半导体层1029中产生缺陷，这有助于改善器件性能(例如，降低关态漏电流以及提升开态电流)。

在该示例中，第一半导体层1005露出的表面均被过渡层和第二半导体层覆盖。当然，衬底1001的表面上也可以生长有过渡层1027和第二半导体层1029。

在该示例中，在第一器件区域中，沿第一半导体层的纵向延伸方向，除了支撑部所占据的纵向延伸范围之外，在其余纵向延伸范围处，过渡层1027完全包封第一半导体层1005的外周，且第二半导体层1029完全包封过渡层1027的外周。这样，在与第一半导体层1005的纵向延伸方向垂直的截面(即，图18(a)所示的截面)上，过渡层1027形成闭合图案(该示例中为矩形)，且第二半导体层1029形成闭合图案(该示例中为矩形)。当然，该闭合图案由第一半导体层1005在该截面处的图案所定，可以为其他形状例如多边形。

第二半导体层1029随后可以充当器件的鳍。

之后，可以按照同样的方式对第二器件区域(如图15(a)所示的下半部区域)进行处理，以在第二器件区域形成第二器件的鳍。

具体地，可以遮蔽第一器件区域，并在第二器件区域露出第一半导体层。

例如，如图19(a)-19(c)(图19(a)是俯视图，图19(b)是沿图19(a)中AA′线的截面图，图19(c)是沿图19(a)中A2A2′线的截面图)所示，例如通过ALD，在图18(a)-18(c)所示的结构上形成遮蔽层。在此，遮蔽层可以包括以大致共形的方式淀积的氧化物层1031(厚度例如为约2～5nm)和氮化物层1033(厚度例如为约2～5nm)。这样，遮蔽层将之前在衬底上所形成的结构完全遮蔽。

然后，可以将该遮蔽层构图为遮蔽第一器件区域而在第二器件区域露出第一半导体层的第二部分。

如图19(a)-19(c)所示，在遮蔽层上形成光刻胶1035，并通过光刻(曝光、显影等)将光刻胶1035构图为覆盖第一半导体层的上半部(对应于第一器件区域)，并沿图中的水平方向延伸。

随后，如图20(a)和20(b)(分别对应于图19(b)和19(c)的截面图)所示，以光刻胶1035为掩模，例如通过RIE，依次选择性刻蚀氮化物层1033(相对于氧化物层1031)、氧化物层1031(相对于氮化物层1025)、氮化物层1025(相对于氧化物层1023)以及氧化物层1023(相对于氮化物层1017)。之后，可以去除光刻胶1035。这样，如图20(b)所示，在第二器件区域中，遮蔽层(1031、1033)被去除；而在第一器件区域中，遮蔽层(1031、1033)得以保留，如图20(a)所示。

于是，第一半导体层在第二器件区域中露出，而在第一器件区域中被遮蔽。

然后，如图21(对应于图20(b)的截面图)所示，在第二器件区域中，可以在第一半导体层1005上生长第三半导体层1039。在此，第三半导体层1039可以包括高迁移率材料，例如Ge、SiGe或III-V族化合物半导体如InSb、InGaSb、InAs、GaAs、InGaAs、AlSb、InP、三族氮化物等，厚度可以为约3～15nm。在化合物半导体如SiGe的情况下，其成分(例如，Ge原子百分比)可以渐变，使得例如从与第一半导体层1005(在此，Si)的晶格常数相差较少变为与第一半导体层1005的晶格常数相差较大，以便抑制位错或缺陷的生成。第三半导体层1039的侧面可以与衬底中的(111)晶面族或(110)晶面族大致平行。

此外，如上所述，可以先在第一半导体层1005上生长过渡层1037，然后再在过渡层1037上生长第三半导体层1039。过渡层1037可以包括各种合适的半导体材料，例如Ge、SiGe或III-V族化合物半导体如InSb、InGaSb、InAs、GaAs、InGaAs、AlSb、InP、三族氮化物等，厚度可以为约5nm-15nm。过渡层1037可以包括与第三半导体层1039相同或不同的材料。

这种生长可以是选择性生长，从而过渡层1037在半导体材料的第一半导体层1005(以及衬底1001)的表面上生长，第三半导体层1039在半导体材料的过渡层1037的表面上生长。可以控制过渡层1037和第三半导体层1039的生长，使得其没有完全填满第一半导体层1005与衬底1001之间的间隔1021。由于第一半导体层1005的悬置构造，在生长过程中第一半导体层1005、过渡层1037和第三半导体层1039中的应力可以得以弛豫。这样，可以抑制或避免第一半导体层1005、过渡层1037或第三半导体层1039中产生缺陷，这有助于改善器件性能(例如，降低关态漏电流以及提升开态电流)。

在该示例中，第一半导体层1005露出的表面均被过渡层和第三半导体层覆盖。当然，衬底1001的表面上也可以生长有过渡层1037和第三半导体层1039。

在该示例中，在第二器件区域中，沿第一半导体层的纵向延伸方向，除了支撑部所占据的纵向延伸范围之外，在其余纵向延伸范围处，过渡层1037完全包封第一半导体层1005的外周，且第三半导体层1039完全包封过渡层1037的外周。这样，在与第一半导体层1005的纵向延伸方向垂直的截面(即，图20(a)所示的截面)上，过渡层1037形成闭合图案(该示例中为矩形)，且第三半导体层1039形成闭合图案(该示例中为矩形)。当然，该闭合图案由第一半导体层1005在该截面处的图案所定，可以为其他形状例如多边形。

第三半导体层1039随后可以充当器件的鳍。

之后，可以通过选择性刻蚀如RIE，去除第一器件区域中的遮蔽层(1031、1033)。如图22(a)-22(c)(图22(a)是俯视图，图22(b)是沿图20(a)中AA′线的截面图，图22(c)是沿图20(a)中A2A2′线的截面图)所示，在去除过程中，为了保护半导体层(特别是当前暴露在外的第三半导体层1039)，可以在第二器件区域中形成光刻胶1041以覆盖第三半导体层。在去除遮蔽层之后，可以去除这种光刻胶1041。

根据本公开的实施例，可以去除过渡层1027、1037和第一半导体层1005，留下第二半导体层1029和第三半导体层1039的至少一部分(例如，其侧边如图22(b)、22(c)中所示左、右两侧的侧边部分)作为鳍。

为此，可以如图23(a)和23(b)(分别对应于图22(b)和22(c)的截面图)所示，可以在图22(a)-22(c)所示的结构(去除光刻胶1041之后)上例如通过淀积形成电介质层1043，并对该电介质层1043回蚀，直至露出第二半导体层1029和第三半导体层1039。在回蚀之前，可以对电介质层1043进行平坦化处理例如化学机械抛光(CMP)。或者，平坦化处理可以第二半导体层1029和第三半导体层1039为终点，这样无需再进一步回蚀。例如，电介质层1043可以包括氧化物(例如，氧化硅)。

在该示例中，过渡层1027和1037的厚度大致相同，且第二半导体层1029和第三半导体层1039的厚度大致相同。因此，在图23(a)和23(b)所示的操作中，可以对第一和第二器件区域一同进行处理。但是，本公开不限于此。例如，过渡层1027和1037的尺寸和/或第二半导体层1029和第三半导体层1039的可能存在差异。这种情况下，可以分别对第一和第二器件区域进行处理。

然后，如图24(a)和24(b)(分别对应于图23(a)和23(b)的截面图)所示，可以去除第一半导体层1005上方的层结构。例如，可以通过RIE(可以选择能够同时可使过渡层1027、1037以及第二半导体层1029、第三半导体层1039的刻蚀配方)，回蚀过渡层1027、1037以及第二半导体层1029、第三半导体层1039，直至露出第一半导体层1005。这样，在电介质层1043中，由于这种回蚀，而形成了凹槽。可以在这种凹槽的侧壁上，形成侧墙形式的掩模层1045。例如，掩模层1045可以通过大致共形淀积一层氮化物层(厚度例如为约3～15nm)，然后对该氮化物层进行RIE以去除其横向延伸部分而留下其纵向延伸部分，从而在凹槽的内壁上形成侧墙1045。在此，侧墙1045可以覆盖第二半导体层1029、第三半导体层1039各自的至少一部分，而不覆盖第一半导体层1005和过渡层1027、1037。掩模层1045的这种形成方式使得掩模层1045的侧壁可以自对准于第二半导体层1029、第三半导体层1039各自的侧壁。

接着，如图25(a)和25(b)(分别对应于图24(a)和24(b)的截面图)所示，可以回蚀(例如，通过湿法腐蚀或者蒸气刻蚀)电介质层1043。在此，可以将电介质层1043回蚀为顶面接近但高于第二半导体层、第三半导体层各自的底面。例如，电介质层1043的顶面在第二半导体层、第三半导体层各自的底面与相应的过渡层1027、1037的底面之间。这是为了降低电介质层1043的顶面上的高度差(例如，位于第二半导体层1029、第三半导体层1039各自下方的部分的顶面与其余部分的顶面之间的高度差)，以便随后可以获得顶面大致在同一高度的隔离层。

然后，如图26(a)-26(c)(图26(c)是俯视图，图26(a)是沿图26(c)中AA′线的截面图，图26(b)是沿图26(c)中A2A2′线的截面图)所示，可以利用掩模层1045对半导体层(包括第一半导体层1005、过渡层1027、1037以及第二半导体层1029、第三半导体层1039)进行选择性刻蚀如RIE。这样，第二半导体层1029的上下两侧被完全打开，同样地第三半导体层1039的上下两侧被完全打开。然后，还可以进一步回蚀如RIE电介质层1043，以使其低于第二半导体层1029、第三半导体层1039各自的底面。由于如上所述电介质层1043的顶面上的高度差已经降低，因此进一步回蚀后电介质层1043的顶面可以大致位于相同高度(除了在第二半导体层1029、第三半导体层1039各自下方的部分之外，该部分可以与第二半导体层1029、第三半导体层1039各自的底面相接)。该电介质层1043可以充当隔离层。然后，可以去除掩模层1045(图26(c)中示出了去除该掩模层之后的情况)。

如图26(c)所示，第二半导体层1029呈“Π”型，且第三半导体层1039呈倒“Π”型，它们一起构成闭合形状。请注意，在图26(c)中，仅为方便起见，并未示出支撑部的残留。可以将这种闭合形状的第二和第三半导体层切断，以形成分离的鳍。例如，如图27所示，可以利用掩模(例如，光刻胶)1047遮蔽第二半导体层1029和第三半导体层1039各自的中部，并露出其端部(图中上下两侧的端部)。然后，可以对第二半导体层1029和第三半导体层1039进行选择性刻蚀如RIE。这样，第二半导体层1029和第三半导体层1039暴露在外的端部被去除，从而得到了分离的鳍，如图28(a)所示。图28(b)是沿图28(a)中AA′线的截面图，图28(c)是沿图28(a)中A2A2′线的截面图。对于图28(b)或图28(c)中左侧的一对鳍，它们沿着相同的第一半导体层1005的侧壁生长，因此它们彼此大致平行延伸。如上所述，由于它们是从相同的第一半导体层1005生长的，因此它们可以相对于它们之间的中线在晶体结构上成镜像对称。右侧的一对鳍同样如此。

在此需要指出的是，可以不切断第二半导体层1029和第三半导体层1039，而是仍然保留如图26(c)所示的形状。这种情况下，基于左侧一对鳍形成的器件的源/漏区彼此连接，基于右侧一对鳍形成的器件的源/漏区彼此连接。

此外，在结合图27所示的操作中，将第二半导体层1029和第三半导体层1039彼此隔离。但是，本公开不限于此，它们也可以按照电路设计而仍然连接在一起。

在通过上述处理形成鳍之后，可以形成与鳍相交的栅堆叠，并形成最终的半导体器件(例如，FinFET)。例如，这可以如下进行。

具体地，如图29(a)和29(b)(分别对应于图28(b)和28(c)的截面图)所示，可以在隔离层1043上依次形成牺牲栅介质层1049和牺牲栅导体层1051。例如，牺牲栅介质层1049可以包括厚度为约2～5nm的氧化物(例如，SiO₂或GeO₂)，牺牲栅导体层1051可以包括多晶硅。可以对牺牲栅导体层1051进行平坦化处理如化学机械抛光(CMP)。

接着，如图30(a)-30(c)(图30(a)是俯视图，图30(b)是沿图30(a)中AA′线的截面图，图30(c)是沿图30(a)中A2A2′线的截面图)所示，可以通过例如光刻，将牺牲栅介质层1049和牺牲栅导体层1051构图为牺牲栅堆叠。在此，示出了与鳍1029相交的牺牲栅堆叠以及与鳍1039相交的牺牲栅堆叠。牺牲栅堆叠的布局可以根据器件设计而定。

图30(a)-30(c)示出了牺牲栅导体层1049已被构图，而牺牲栅介质层1051尚未被构图的情况。可以构图的牺牲栅导体层1051为掩模，对牺牲栅介质层1049进行构图。

在形成牺牲栅堆叠之后，例如可以牺牲栅堆叠为掩模，进行晕圈(halo)注入和延伸区(extension)注入。接下来，可以在牺牲栅堆叠的侧壁上形成栅侧墙(例如，氮化物)。然后，可以牺牲栅堆叠及栅侧墙为掩模，进行源/漏(S/D)注入。随后，可以通过退火，激活注入的离子，以在牺牲栅堆叠两侧(图30(a)的俯视图中上下两侧)在鳍1029、1039中形成源/漏区。在CMOS的情况下，可以分别对鳍1029和1039进行不同的注入(例如，对鳍1029进行n型注入，对鳍1039进行p型注入)。在对其中一个鳍进行注入时，可以遮蔽另一鳍(例如，通过光刻胶)。

之后，可以形成层间电介质层1053(例如，氧化物)。可以对层间电介质层1053进行平坦化处理如CMP，CMP可以停止于栅侧墙，从而露出牺牲栅导体层1051，如图31(a)和31(b)所示(分别对应于图30(b)和30(c)的截面图，且为了方便起见，未示出栅侧墙)。可以通过选择性刻蚀，去除牺牲栅导体层1051和牺牲栅介质层1049。接着，在由于牺牲栅导体层1051和牺牲栅介质层1049而在栅侧墙内侧留下的栅槽内，可以填充栅介质层(例如，高K栅介质)和栅导体层(例如，金属栅导体)，以形成最终的栅堆叠。在此，如图32(a)和32(b)所示(分别对应于图31(a)和31(b)的截面图，且为了方便起见，未示出栅侧墙)，对于第一器件，栅介质层1055和栅导体层1057可以包括适于n型器件的材料；对于第二器件，栅介质层1059和栅导体层1061可以包括适于p型器件的材料。在高K栅介质/金属栅导体的情况下，在栅介质层和栅导体层之间还可以形成功函数调节层(未示出)。

本领域技术人员知道多种方式来以鳍为基础制作器件，在此对于形成鳍之后的工艺不再赘述。

这样，就得到了该实施例的半导体器件。如图32(a)和32(b)所示，该半导体器件可以包括与衬底1001相隔开的鳍1029、1039。在这些鳍中，至少一对相邻的鳍(例如，图中左侧的一对鳍或者右侧的一对鳍)可以沿大致平行于衬底表面的方向排列，彼此间隔开大致平行延伸，且相对于它们之间的中线在晶体结构上是实质上镜像对称的。另外，该对鳍可以关于大致垂直于衬底表面且穿过衬底上相应突起中部的直线对称。

各栅堆叠与相应的鳍(1029、1039)构成相应的器件如n型或p型FinFET。根据器件设计，这些器件可以相连接(例如，通过金属互连)或者相隔离。如图所示，半导体器件可以包括与衬底1001相隔开的半导体层1029或1039，充当该器件的鳍。此外，该器件还包括隔离层1043以及在隔离层1041上形成的与鳍(1029、1039)相交的栅堆叠(1055、1057或1059、1061)。

在该实施例中，并未有意去除支撑部。但是，本公开不限于此。支撑部也可以被选择性(至少部分)去除(例如，在形成栅堆叠之后)，其去除而导致的空间随后例如可以被其他电介质层填充。

在以上实施例中，将由同一鳍状结构形成的同一种子层的不同部分分别用于p型器件和n型器件，但是本公开不限于此。例如，基于同一种子层可以形成一种类型如p型的器件，而基于另一种子层可以形成另一类型如n型的器件。当然，基于同一种子层形成的器件数目不限于2，可以更少或者更多。

在以上实施例中，在第一半导体层的中部形成了支撑部，但是本公开不限于此，也可以在第一半导体层的其他部位例如任一侧端部或两侧端部处形成支撑部。

在以上实施例中，以FinFET为例进行描述，但是本公开不限于此。本公开的技术可以适用于各种半导体器件，特别是需要利用高迁移率材料如Ge、SiGe、III-V族化合物半导体材料等的半导体器件，例如各种光电器件如光电二极管、激光二极管(LD)等。例如，可以通过对纳米线进行相应掺杂来形成pn结，以形成二极管。本领域技术人员知道各种方式来以纳米线为基础制造各种半导体器件。

在以上实施例中，在生长第二/第三半导体层时，未填满第一半导体层1005与衬底1001之间的间隔1021。但是，本公开不限于此。例如，代替以上结合图18(a)所述的操作，如图33所示，可以控制过渡层1027和第二半导体层1029的生长，使得从第一半导体层1005上生长的过渡层1027底面向下生长的第二半导体层1029以及从衬底1001上生长的过渡层1027顶面向上生长的第二半导体层1029彼此结合，从而间隔1021消失。同样地，代替以上结合图21所述的操作，如图34所示，可以控制过渡层1037和第二半导体层1039的生长，使得从第一半导体层1005上生长的过渡层1037底面向下生长的第三半导体层1039以及从衬底1001上生长的过渡层1037顶面向上生长的第三半导体层1039彼此结合，从而间隔1021消失。

接下来，可以形成层间隔离层1043，并形成掩模1045，如图35(a)、35(b)、36(a)、36(b)所示。对于这些操作，可以参见以上结合图23(a)、23(b)、24(a)、24(b)的描述。

同样地，可以去除过渡层1027、1037和第一半导体层1005，留下第二半导体层1029和第三半导体层1039的至少一部分作为鳍。

为此，可以如图37(a)和37(b)所示，可以利用掩模层1045对半导体层(包括第一半导体层1005、过渡层1027、1037以及第二半导体层1029、第三半导体层1039)进行选择性刻蚀如RIE。这样，第二半导体层1029的上下两侧被完全打开，同样地第三半导体层1039的上下两侧被完全打开。这种刻蚀例如可以进行到衬底1001的表面处或者衬底1001中。

之后，可以形成隔离层。例如，可以在图37(a)和37(b)所示的结构上淀积氧化物，该氧化物足够厚。然后，可以对氧化物进行平坦化处理如CMP，CMP可以停止于掩模层1045。然后，可以对氧化物(包括之前形成的电介质层1043)进行回蚀，使得回蚀后的氧化物(仍然标记为1043)露出半导体层1029、1039的至少一部分，以用作器件的鳍，如图38(a)和38(b)所示。然后，可以去除掩模层1045。

一般地，期望向下生长的第二/第三半导体层与向上生长的第二/第三半导体层之间的结合界面不处于器件沟道中，以避免可能存在的泄漏。因此，隔离层1043的顶面可以高于该结合界面。

随后，可以按照以上描述的操作进行处理。这样，得到图39(a)和39(b)所示的器件。该器件与图32(a)和32(b)所示的器件基本上相同，但是鳍1029、1039通过相应的半导体层连接到衬底1001，从而有助于散热。

根据本公开实施例的半导体器件可以应用于各种电子设备。例如，通过集成多个这样的半导体器件以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述半导体器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、平板电脑(PC)、个人数字助手(PDA)等。

根据本公开的实施例，还提供了一种芯片***(SoC)的制造方法。该方法可以包括上述制造半导体器件的方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (35)

1.一种制造半导体器件的方法，包括：

在衬底上形成第一鳍状结构和第二鳍状结构，第一鳍状结构堆叠在第二鳍状结构之上；

在衬底上形成用以支撑第一鳍状结构的支撑部；

至少部分去除第二鳍状结构靠近第一鳍状结构底部的部分，从而第一鳍状结构的至少一部分与第二鳍状结构相分离；

以第一鳍状结构的该至少一部分中的第一部分为种子层生长第一半导体层，且以第一鳍状结构的该至少一部分中的第二部分为种子层生长第二半导体层；

在第一鳍状结构的至少部分纵向延伸范围内，去除第一鳍状结构，并在第一鳍状结构背离衬底一侧以及靠近衬底一侧分别将第一半导体层和第二半导体层切断。

2.根据权利要求1所述的方法，其中，在生长第一半导体层和/或第二半导体层时，使第一鳍状结构的相应部分与衬底之间的间隙被填满。

3.根据权利要求1或2所述的方法，还包括：切断第一半导体层和第二半导体层中至少一个半导体层在第一鳍状结构的纵向延伸方向上的端部，从而将该半导体层分为彼此相对的两个部分。

4.根据权利要求3所述的方法，其中，所述半导体层的所述两个部分均沿大致垂直于衬底表面的方向延伸。

5.根据权利要求1或2所述的方法，其中，去除第一鳍状结构和切断第一/第二半导体层的步骤包括：

在衬底上形成电介质层，对该电介质层进行回蚀直至露出第一/第二半导体层；

对第一/第二半导体层进行回蚀，以露出第一鳍状结构；

在第一/第二半导体层上形成掩模层，以遮蔽第一/第二半导体层的至少一部分而露出第一鳍状结构；以及

利用该掩模层，选择性刻蚀第一鳍状结构和第一/第二半导体层。

6.根据权利要求5所述的方法，其中，形成掩模层包括：

在由于回蚀第一/第二半导体层而在电介质层中形成的凹槽的内壁上形成侧墙形式的掩模层。

7.根据权利要求1或2所述的方法，还包括：

在第一鳍状结构上生长过渡层，其中，第一/第二半导体层在该过渡层上生长，以及

其中，去除第一鳍状结构和切断第一/第二半导体层的步骤还包括：在所述至少部分纵向延伸范围内，进一步去除过渡层。

8.根据权利要求7所述的方法，其中，去除第一鳍状结构和切断第一/第二半导体层的步骤包括：

在衬底上形成电介质层，对该电介质层进行回蚀直至露出第一/第二半导体层；

对第一/第二半导体层和过渡层进行回蚀，以露出第一鳍状结构；

在第一/第二半导体层上形成掩模层，以遮蔽第一/第二半导体层的至少一部分而露出过渡层和第一鳍状结构；以及

利用该掩模层，选择性刻蚀第一鳍状结构、过渡层和第一/第二半导体层。

9.根据权利要求8所述的方法，其中，形成掩模层包括：

在由于回蚀第一/第二半导体层和过渡层而在电介质层中形成的凹槽的内壁上形成侧墙形式的掩模层。

10.根据权利要求1所述的方法，其中，

去除第一鳍状结构和切断第一/第二半导体层的步骤包括：

在衬底上形成电介质层，对该电介质层进行回蚀直至露出第一/第二半导体层；

对第一/第二半导体层进行回蚀，以露出第一鳍状结构；

在第一/第二半导体层上形成掩模层，以遮蔽第一/第二半导体层的至少一部分而露出第一鳍状结构；以及

利用该掩模层，选择性刻蚀第一鳍状结构和第一/第二半导体层；

在形成掩模层之后且在选择性刻蚀之前，该方法还包括：

回蚀电介质层，但其顶面仍高于第一/第二半导体层的底面。

11.根据权利要求1所述的方法，其中，还包括：

在第一鳍状结构上生长过渡层，其中，第一/第二半导体层在该过渡层上生长，以及

其中，去除第一鳍状结构和切断第一/第二半导体层的步骤还包括：在所述至少部分纵向延伸范围内，进一步去除过渡层；

在形成掩模层之后且在选择性刻蚀之前，该方法还包括：

回蚀电介质层，但其顶面仍高于第一/第二半导体层的底面。

12.根据权利要求10或11所述的方法，其中，将电介质层回蚀为其顶面低于与第一/第二半导体层相接触的第一鳍状结构或过渡层的底面。

13.根据权利要求2所述的方法，其中，

去除第一鳍状结构和切断第一/第二半导体层的步骤包括：

在衬底上形成电介质层，对该电介质层进行回蚀直至露出第一/第二半导体层；

对第一/第二半导体层进行回蚀，以露出第一鳍状结构；

在第一/第二半导体层上形成掩模层，以遮蔽第一/第二半导体层的至少一部分而露出第一鳍状结构；以及

利用该掩模层，选择性刻蚀第一鳍状结构和第一/第二半导体层；

选择性刻蚀进行到衬底的表面上或进行到衬底中。

14.根据权利要求2所述的方法，其中，还包括：

在第一鳍状结构上生长过渡层，其中，第一/第二半导体层在该过渡层上生长，以及

其中，去除第一鳍状结构和切断第一/第二半导体层的步骤还包括：在所述至少部分纵向延伸范围内，进一步去除过渡层；

其中，选择性刻蚀进行到衬底的表面上或进行到衬底中。

15.根据权利要求1或2所述的方法，还包括：

在衬底上形成隔离层；以及

在隔离层上形成与切断的第一半导体层相交的第一栅堆叠以及与切断的第二半导体层相交的第二栅堆叠。

16.根据权利要求1所述的方法，其中，第二鳍状结构包括在衬底上形成的牺牲层，第一鳍状结构包括叠置在牺牲层上的半导体层。

17.根据权利要求16所述的方法，其中，至少部分去除第二鳍状结构靠近第一鳍状结构底部的部分包括：去除牺牲层。

18.根据权利要求1所述的方法，其中，形成支撑部包括：

在形成有第一和第二鳍状结构的衬底上形成层状材料，并通过将该层状材料构图为在物理上连接第一和第二鳍状结构的表面来形成支撑部。

19.根据权利要求18所述的方法，其中，形成支撑部包括：

在形成有第一和第二鳍状结构的衬底上形成层状材料，并通过将该层状材料构图为从衬底表面延伸至第一鳍状结构的表面并因此将第一鳍状结构与衬底在物理上连接，来形成支撑部。

20.根据权利要求19所述的方法，其中，形成层状材料并对其构图包括：

形成层状材料使其覆盖第一鳍状结构、第二鳍状结构和衬底表面，并形成掩模以遮蔽一部分层状材料，其中，在垂直于第一和第二鳍状结构纵向延伸方向的方向上，掩模在第一和第二鳍状结构上方延伸超出第一和第二鳍状结构的范围；而在第一和第二鳍状结构的纵向延伸方向上，掩模在第一和第二鳍状结构上方覆盖第一和第二鳍状结构的纵向延伸长度的仅一部分；

通过选择性刻蚀来去除未被遮蔽的层状材料部分；以及

去除掩模。

21.根据权利要求20所述的方法，其中，形成掩模包括：

使掩模覆盖第一和第二鳍状结构沿其纵向延伸方向的中部。

22.根据权利要求20所述的方法，其中，在去除掩模后，该方法还包括：

选择性去除支撑部的顶端部分，以露出第一鳍状结构的顶面以及部分侧壁。

23.根据权利要求1所述的方法，其中，第一半导体层的侧面是(111)晶面或(110)晶面。

24.一种半导体器件，包括：

衬底；

在衬底上形成的至少两个鳍状部，其中，所述至少两个鳍状部中至少一对相邻的鳍状部沿大致平行于衬底表面的方向排列，彼此间隔开大致平行延伸，且相对于它们之间的中线在晶体结构上是实质上镜像对称的，各鳍状部沿其纵向延伸方向包括第一半导体层和第二半导体层。

25.根据权利要求24所述的半导体器件，其中，鳍状部中的第一半导体层经相同材料的半导体层连接到衬底，鳍状部中的第二半导体层经相同材料的半导体层连接到衬底。

26.根据权利要求24所述的半导体器件，还包括：

在衬底上形成的隔离层，隔离层露出各鳍状部的至少一部分；以及

在隔离层上形成的分别与各鳍状部的第一半导体层和第二半导体层相交的栅堆叠。

27.根据权利要求25所述的半导体器件，还包括：

在衬底上形成的隔离层，隔离层露出各鳍状部的至少一部分；以及

在隔离层上形成的分别与各鳍状部的第一半导体层和第二半导体层相交的栅堆叠。

28.根据权利要求26所述的半导体器件，其中，鳍状部与衬底相隔开，且隔离层在鳍状部下方与鳍状部相接，在其余位置处顶面低于鳍状部的底面。

29.根据权利要求27所述的半导体器件，其中，隔离层的顶面高于鳍状部与其下方的半导体层之间的界面。

30.根据权利要求24所述的半导体器件，其中，鳍的侧壁是(111)晶面或(110)晶面。

31.根据权利要求24所述的半导体器件，其中，衬底上具有突起，所述一对相邻的鳍状部关于大致垂直于衬底表面且穿过该突起中部的直线对称。

32.根据权利要求26所述的半导体器件，其中，衬底上形成有与第一半导体层相同材料的半导体层以及与第二半导体层相同材料的半导体层，所述半导体层在衬底上沿鳍状部的纵向延伸方向并排设置，且隔离层形成于所述半导体层之上。

33.根据权利要求25或32所述的半导体器件，其中，衬底上形成有过渡半导体层，其中所述半导体层形成于该过渡半导体层之上。

34.一种电子设备，包括由如权利要求24～33中任一项所述的半导体器件形成的集成电路。

35.根据权利要求34所述的电子设备，还包括：与所述集成电路配合的显示器以及与所述集成电路配合的无线收发器。