CN106027044B - 一种多环频率合成器预置频率自动校准***及方法 - Google Patents
一种多环频率合成器预置频率自动校准***及方法 Download PDFInfo
- Publication number
- CN106027044B CN106027044B CN201610344953.9A CN201610344953A CN106027044B CN 106027044 B CN106027044 B CN 106027044B CN 201610344953 A CN201610344953 A CN 201610344953A CN 106027044 B CN106027044 B CN 106027044B
- Authority
- CN
- China
- Prior art keywords
- frequency
- phaselocked loop
- loop
- predetermined frequency
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 125000003367 polycyclic group Chemical group 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000005259 measurement Methods 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims 2
- 238000012360 testing method Methods 0.000 abstract description 4
- 230000007613 environmental effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000003786 synthesis reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种多环频率合成器预置频率自动校准***及方法,属于测试技术领域,包括锁相环、预置DAC、上位机、小数分频电路、温度监测电路、失锁检测电路、分频器以及混频器。本发明实现了锁相环预置频率的自动校准,减少了调试工作量,提高了可生产性;通过预置频率自动校准方法,可实现任意点数的预置频率校准;通过温度监测电路对环境温度进行监测,随着温度变化调用对应温度的预置DAC数据,避免了在不同温度环境下由于振荡器频率漂移导致频率合成器锁相环电路失锁,提高了频率合成器的可靠性,实现了在不同温度下多环频率合成器预置频率的自动校准及调用,极大提高了频率合成器的环境适应性,可在宽温度范围内正常工作。
Description
技术领域
本发明属于测试技术领域,具体涉及一种多环频率合成器预置频率自动校准***及方法。
背景技术
在测试技术领域,频率合成器是电子测量仪器的重要组成部分。频率合成器可采用直接频率合成技术(DS,Direct Frequency Synthesis)、锁相频率合成技术(PLL)和直接数字频率合成技术DDS(Direct Digital Synthesis)。锁相频率合成技术是利用一个或几个参考频率源,通过混频或分频等方式产生一系列的组合频率,然后用锁相环把压控振荡器的频率锁在参考频率上。其优点在于锁相环路相当于一个窄带跟踪滤波器,因此能很好的选择所需频率的信号,抑制杂散分量,有利于集成化和小型化。在高端电子测量仪器中,为了满足宽带、低噪声、高分辨率的要求,作为本振或参考源的频率合成器一般由多个锁相环构成。当采用多环频率合成方案时,若各锁相环路都选用了宽带振荡器,受到环路滤波器输出电压范围的限制,需要将振荡器先预置到某一频率,环路滤波器的输出电压处于于其输出电压范围的中间值。
图1所示为现有的一种实现宽带、高分辨率、超低噪声的频率合成振荡器预置频率的自动校准***的硬件原理图。该方案中共使用了三个宽带振荡器,为了使环路正常锁定,需要对锁相环1、锁相环2、锁相环3的振荡器分别进行频率预置。具体的实现方法如下:
1)通过上位机控制预置DAC,使用频率测量仪器测量振荡器输出频率;
2)记录不同频率对应预置DAC的数值,并存储在上位机;
3)根据不同频率对应的预置DAC数值,通过线性插值方式计算出振荡器整个输出频率范围内各点对应的预置DAC值。
现有多环频率合成振荡器频率预置技术方案需使用频率测量仪器对各振荡器的频率在常温下进行测量,振荡器有温漂特性,常温的预置数据在高温或低温时将不再准确,当振荡器温漂较大时会导致锁相环失锁;使用频率测量仪器对多个振荡器进行频率测试,效率较低;振荡器调谐灵敏度线性不好,每个预置DAC的校准点较少时,通过线性插值计算出的预置值会有较大误差,同样会造成锁相环失锁,若增加校准点数会是调试工作量成倍增长。
发明内容
针对现有技术中存在的上述技术问题,本发明提出了一种多环频率合成器预置频率自动校准***及方法,设计合理,克服了现有技术的不足,具有良好的推广效果。
为了实现上述目的,本发明采用如下技术方案:
一种多环频率合成器预置频率自动校准***,包括上位机、锁相环、预置DAC、小数分频电路、温度监测电路、失锁检测电路、分频器以及混频器;
所述上位机,被配置为用于进行频率合成器参数的设置以及自动校准算法的实现;
所述锁相环,包括第一锁相环、第二锁相环和第三锁相环;被配置为用于锁定相位;第一锁相环和第三锁相环通过小数分频电路连接;所述预置DAC,包括第一预置DAC、第二预置DAC和第三预置DAC;被配置为用于分别预置第一锁相环、第二锁相环和第三锁相环的输出频率;
所述小数分频电路,包括可编程控制器和多模分频器,所述可编程控制器,被配置为用于控制多模分频器实现小数分频及频率测量;多模分频器的一端和第一锁相环的一端通过线路连接,多模分频器的另一端和可编程控制器通过线路连接,可编程控制器和第一锁相环的另一端通过线路连接;可编程控制器分别与上位机、温度监测电路、失锁检测电路、第三分频器、第一预置DAC、第二预置DAC以及第三预置DAC通过线路连接;所述温度监测电路,被配置为用于监测校准***的温度;
所述失锁检测电路,被配置为用于检测第三锁相环是否锁定;
所述分频器,包括第一分频器和第三分频器;
所述第一分频器,被配置为用于对第一锁相环的输出频率进行分频;
所述第三分频器,被配置为用于对第三锁相环的输出频率进行分频;
所述混频器,被配置为用于对第二锁相环和第三锁相环的输出频率进行下变频。
优选地,所述第一锁相环包括第一鉴相器、第一环路滤波器和第一振荡器,所述第一鉴相器、第一环路滤波器和第一振荡器通过线路依次连接,所述第一振荡器通过线路和第一预置DAC连接。
优选地,所述第三锁相环包括第三鉴相器、第三环路滤波器和第三振荡器,所述第三鉴相器、第三环路滤波器和第三振荡器通过线路依次连接,所述第三振荡器通过线路和第三预置DAC连接。
此外,本发明还提到一种多环频率合成器预置频率自动校准方法,该方法采用如上所述的一种多环频率合成器预置频率自动校准***,包括如下步骤:
步骤1:完成第一锁相环的N1个频率点的预置频率的校准;
步骤2:完成第三锁相环的N3个频率点的预置频率的校准;
步骤3:当第一锁相环、第三锁相环均处于锁定状态时,第一锁相环的输出频率Fout1、第三锁相环的输出频率Fout3与第二锁相环的输出频率Fout2之间的关系为:
当Fout3>Fout2时,第三锁相环的第三鉴相器的方向为正,此时Fout1/N=Fout3-Fout2;其中,N为第一分频器的分频比;
当Fout3<Fout2时,第三锁相环的第三鉴相器的方向为负,此时Fout1/N=Fout2-Fout3;
步骤4:设置第一锁相环在锁定状态下的输出频率fout1=F1’;
步骤5:设定第二锁相环的预置频率为F2’,并将第二锁相环设置为开环状态,并设置第二DAC的初始值为0;
步骤6:设置第三锁相环的第三鉴相器的方向为正,根据步骤3中输出频率的关系式以及步骤4中的输出频率F1’和步骤5中的预置频率F2’,计算出第三锁相环应设定的频率F3’=F1’/N+F2’;
步骤7:调整第二预置DAC,并通过失锁检测电路检测第三锁相环是否锁定;
若:判断结果是第三锁相环锁定,则执行步骤8;
或:判断结果是第三锁相环没有锁定,则重复步骤7,并继续调整第二预置DAC的值,若第二预置DAC的值由最小到最大调整过程中第三锁相环均判断为未锁定,则提示校准失败;
步骤8:继续调整第二DAC的值,通过可编程控制器中的频率测量模块返回的频率值计算出第三锁相环的输出频率Fout3;
步骤9:当第三锁相环的输出频率Fout3与步骤6中的设定值F3’相等或相近时,第二锁相环的输出频率Fout2与步骤5中的设定值F2’相等或相近,完成第二锁相环的预置频率F2’的校准;
步骤10:重复步骤5-步骤9,直至完成第二锁相环的N2个频率点的预置频率的校准。
优选地,在步骤1中,具体包括:
步骤1.1:将第一锁相环设置为开环状态,将第一环路滤波器的输出电压设置为0V,将第一预置DAC的初始值设置为0,将小数分频电路设置为固定分频比;
步骤1.2:调整第一预置DAC的输出电压,通过可编程控制器中的频率测量模块测得经小数分频电路分频后的频率值;
步骤1.3:根据可编程控制器中的频率测量模块返回的频率值以及小数分频电路的固定分频比计算出第一锁相环的输出频率Fout1;
步骤1.4:将第一锁相环的输出频率Fout1与其预置频率F1进行比较,若输出频率Fout1与预置频率F1不相等,则继续调整第一预置DAC的值,直到Fout1等于或接近于预置频率F1,完成第一锁相环的预置频率F1的校准;
步骤1.5:重复步骤1.4,直至完成第一锁相环的N1个频率点的预置频率的校准。
优选地,在步骤2中,具体包括:
步骤2.1:将第三锁相环设置为开环状态,将第三环路滤波器的输出电压设置为0V,将第三预置DAC的初始值设置为0,将小数分频电路设置为固定分频比;
步骤2.2:调整第三预置DAC的输出电压,通过可编程控制器中的频率测量模块测得经小数分频电路分频后的频率值;
步骤2.3:根据可编程控制器中的频率测量模块返回的频率值以及小数分频电路的固定分频比计算出第三锁相环的输出频率Fout3;
步骤2.4:将第三锁相环的输出频率Fout3与其预置频率F3进行比较,若输出频率Fout3与预置频率F3不相等,则继续调整第三预置DAC的值,直到Fout3等于或接近于预置频率F3,完成第三锁相环的预置频率F3的校准;
步骤2.5:重复步骤2.4,直至完成第三锁相环的N3个频率点的预置频率的校准。
本发明所带来的有益技术效果:
本发明提出了一种多环频率合成器预置频率自动校准***及方法,与现有技术相比,本发明通过预置频率自动校准***,不需使用测量仪器可完成振荡器频率预置点的自动校准,减少了频率合成器的调试工作量,提高了产品的可生产性;通过预置频率自动校准方法,可实现任意点数的预置频率校准;通过小数分频电路实现小数分频同时实现锁相环预置频率的自动校准及利用环路跟踪特性实现多环频率合成器某一环路的自动校准,未增加电路的复杂性,节省了成本,同时提高了锁相环的可靠性;通过温度监测电路对环境温度进行监测,随着温度变化调用对应温度的预置DAC数据,避免了在不同温度环境下由于振荡器频率漂移导致频率合成器锁相环电路失锁,提高了频率合成器的可靠性,实现了在不同温度下多环频率合成器预置频率的自动校准及调用,极大提高了频率合成器的环境适应性,可在宽温度范围内正常工作。
附图说明
图1为现有多环频率合成振荡器预置频率自动校准***的硬件原理图。
图2为本发明多环频率合成器预置频率自动校准***的硬件原理图。
图3为本发明中第一锁相环的预置频率自动校准的原理框图。
图4为本发明多环频率合成器预置频率自动校准方法的流程框图。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明:
实施例1:
如图2-3所示的多环频率合成器预置频率自动校准***,包括上位机、锁相环、预置DAC、小数分频电路、温度监测电路、失锁检测电路、分频器以及混频器;
所述上位机,被配置为用于进行频率合成器参数的设置以及自动校准算法的实现;
所述锁相环,包括第一锁相环、第二锁相环和第三锁相环;被配置为用于锁定相位;第一锁相环和第三锁相环通过小数分频电路连接;
所述预置DAC,包括第一预置DAC、第二预置DAC和第三预置DAC;被配置为用于分别预置第一锁相环、第二锁相环和第三锁相环的输出频率;
所述小数分频电路,包括可编程控制器和多模分频器,所述可编程控制器,被配置为用于控制多模分频器实现小数分频及频率测量;多模分频器的一端和第一锁相环的一端通过线路连接,多模分频器的另一端和可编程控制器通过线路连接,可编程控制器和第一锁相环的另一端通过线路连接;可编程控制器分别与上位机、温度监测电路、失锁检测电路、第三分频器、第一预置DAC、第二预置DAC以及第三预置DAC通过线路连接;所述温度监测电路,被配置为用于监测校准***的温度;
所述失锁检测电路,被配置为用于检测第三锁相环是否锁定;
所述分频器,包括第一分频器和第三分频器;
所述第一分频器,被配置为用于对第一锁相环的输出频率进行分频;
所述第三分频器,被配置为用于对第三锁相环的输出频率进行分频;
所述混频器,被配置为用于对第二锁相环和第三锁相环的输出频率进行下变频。
所述第一锁相环包括第一鉴相器、第一环路滤波器和第一振荡器,所述第一鉴相器、第一环路滤波器和第一振荡器通过线路依次连接,所述第一振荡器通过线路和第一预置DAC连接。
所述第三锁相环包括第三鉴相器、第三环路滤波器和第三振荡器,所述第三鉴相器、第三环路滤波器和第三振荡器通过线路依次连接,所述第三振荡器通过线路和第三预置DAC连接。
实施2:
在上述实施例的基础上,本发明提供一种多环频率合成器预置频率自动校准方法(如图4所示),用于对多环频率合成器预置频率进行自动校准,具体包括如下步骤:
步骤1:完成第一锁相环的N1个频率点的预置频率的校准;
步骤2:完成第三锁相环的N3个频率点的预置频率的校准;
步骤3:当第一锁相环、第三锁相环均处于锁定状态时,第一锁相环的输出频率Fout1、第三锁相环的输出频率Fout3与第二锁相环的输出频率Fout2之间的关系为:
当Fout3>Fout2时,第三锁相环的第三鉴相器的方向为正,此时Fout1/N=Fout3-Fout2;其中,N为第一分频器的分频比;
当Fout3<Fout2时,第三锁相环的第三鉴相器的方向为负,此时Fout1/N=Fout2-Fout3;
步骤4:设置第一锁相环在锁定状态下的输出频率fout1=F1’;
步骤5:设定第二锁相环的预置频率为F2’,并将第二锁相环设置为开环状态,并设置第二DAC的初始值为0;
步骤6:设置第三锁相环的第三鉴相器的方向为正,根据步骤3中输出频率的关系式以及步骤4中的输出频率F1’和步骤5中的预置频率F2’,计算出第三锁相环应设定的频率F3’=F1’/N+F2’;
步骤7:调整第二预置DAC,并通过失锁检测电路检测第三锁相环是否锁定;
若:判断结果是第三锁相环锁定,则执行步骤8;
或:判断结果是第三锁相环没有锁定,则重复步骤7,并继续调整第二预置DAC的值,若第二预置DAC的值由最小到最大调整过程中第三锁相环均判断为未锁定,则提示校准失败;
步骤8:继续调整第二DAC的值,通过可编程控制器中的频率测量模块返回的频率值计算出第三锁相环的输出频率Fout3;
步骤9:当第三锁相环的输出频率Fout3与步骤6中的设定值F3’相等或相近时,第二锁相环的输出频率Fout2与步骤5中的设定值F2’相等或相近,完成第二锁相环的预置频率F2’的校准;
步骤10:重复步骤5-步骤9,直至完成第二锁相环的N2个频率点的预置频率的校准。
在步骤1中,具体包括:
步骤1.1:将第一锁相环设置为开环状态,将第一环路滤波器的输出电压设置为0V,将第一预置DAC的初始值设置为0,将小数分频电路设置为固定分频比;
步骤1.2:调整第一预置DAC的输出电压,通过可编程控制器中的频率测量模块测得经小数分频电路分频后的频率值;
步骤1.3:根据可编程控制器中的频率测量模块返回的频率值以及小数分频电路的固定分频比计算出第一锁相环的输出频率Fout1;
步骤1.4:将第一锁相环的输出频率Fout1与其预置频率F1进行比较,若输出频率Fout1与预置频率F1不相等,则继续调整第一预置DAC的值,直到Fout1等于或接近于预置频率F1,完成第一锁相环的预置频率F1的校准;
步骤1.5:重复步骤1.4,直至完成第一锁相环的N1个频率点的预置频率的校准。
在步骤2中,具体包括:
步骤2.1:将第三锁相环设置为开环状态,将第三环路滤波器的输出电压设置为0V,将第三预置DAC的初始值设置为0,将小数分频电路设置为固定分频比;
步骤2.2:调整第三预置DAC的输出电压,通过可编程控制器中的频率测量模块测得经小数分频电路分频后的频率值;
步骤2.3:根据可编程控制器中的频率测量模块返回的频率值以及小数分频电路的固定分频比计算出第三锁相环的输出频率Fout3;
步骤2.4:将第三锁相环的输出频率Fout3与其预置频率F3进行比较,若输出频率Fout3与预置频率F3不相等,则继续调整第三预置DAC的值,直到Fout3等于或接近于预置频率F3,完成第三锁相环的预置频率F3的校准;
步骤2.5:重复步骤2.4,直至完成第三锁相环的N3个频率点的预置频率的校准。
本发明通过预置频率自动校准***,不需使用测量仪器可完成振荡器频率预置点的自动校准,减少了频率合成器的调试工作量,提高了产品的可生产性;通过预置频率自动校准方法,可实现任意点数的预置频率校准;通过小数分频电路实现小数分频同时实现锁相环预置频率的自动校准及利用环路跟踪特性实现多环频率合成器某一环路的自动校准,未增加电路的复杂性,节省了成本,同时提高了锁相环的可靠性;通过温度监测电路对环境温度进行监测,随着温度变化调用对应温度的预置DAC数据,避免了在不同温度环境下由于振荡器频率漂移导致频率合成器锁相环电路失锁,提高了频率合成器的可靠性,实现了在不同温度下多环频率合成器预置频率的自动校准及调用,极大提高了频率合成器的环境适应性,可在宽温度范围内正常工作。
当然,上述说明并非是对本发明的限制,本发明也并不仅限于上述举例,本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换,也应属于本发明的保护范围。
Claims (6)
1.一种多环频率合成器预置频率自动校准***,其特征在于:包括上位机、锁相环、预置DAC、小数分频电路、温度监测电路、失锁检测电路、分频器以及混频器;
所述上位机,被配置为用于进行频率合成器参数的设置以及自动校准算法的实现;
所述锁相环,包括第一锁相环、第二锁相环和第三锁相环;被配置为用于锁定相位;第一锁相环和第三锁相环通过第一分频器连接;
所述预置DAC,包括第一预置DAC、第二预置DAC和第三预置DAC;被配置为用于分别预置第一锁相环、第二锁相环和第三锁相环的输出频率;
所述小数分频电路,包括可编程控制器和多模分频器,所述可编程控制器,被配置为用于控制多模分频器实现小数分频及频率测量;多模分频器的一端和第一锁相环的一端通过线路连接,多模分频器的另一端和可编程控制器通过线路连接,可编程控制器和第一锁相环的另一端通过线路连接;可编程控制器分别与上位机、温度监测电路、失锁检测电路、第三分频器、第一预置DAC、第二预置DAC以及第三预置DAC通过线路连接;所述温度监测电路,被配置为用于检测频率合成器工作的环境温度;
所述失锁检测电路,被配置为用于检测第三锁相环是否锁定;
所述分频器,包括第一分频器和第三分频器;
所述第一分频器,被配置为用于对第一锁相环的输出频率进行分频;
所述第三分频器,被配置为用于对第三锁相环的输出频率进行分频;
所述混频器,被配置为用于对第二锁相环和第三锁相环的输出频率进行下变频。
2.根据权利要求1所述的多环频率合成器预置频率自动校准***,其特征在于:所述第一锁相环包括第一鉴相器、第一环路滤波器和第一振荡器,所述第一鉴相器、第一环路滤波器和第一振荡器通过线路依次连接,所述第一振荡器通过线路和第一预置DAC连接。
3.根据权利要求1所述的多环频率合成器预置频率自动校准***,其特征在于:所述第三锁相环包括第三鉴相器、第三环路滤波器和第三振荡器,所述第三鉴相器、第三环路滤波器和第三振荡器通过线路依次连接,所述第三振荡器通过线路和第三预置DAC连接。
4.一种多环频率合成器预置频率自动校准方法,其特征在于:采用如权利要求1所述的一种多环频率合成器预置频率自动校准***,包括如下步骤:
步骤1:完成第一锁相环的N1个频率点的预置频率的校准;
步骤2:完成第三锁相环的N3个频率点的预置频率的校准;
步骤3:当第一锁相环、第三锁相环均处于锁定状态时,第一锁相环的输出频率Fout1、第三锁相环的输出频率Fout3与第二锁相环的输出频率Fout2之间的关系为:
当Fout3>Fout2,第三锁相环的第三鉴相器的方向为正时,此时Fout1/N=Fout3-Fout2;其中,N为第一分频器的分频比;
当Fout3<Fout2,第三锁相环的第三鉴相器的方向为负时,此时Fout1/N=Fout2-Fout3;
步骤4:设置第一锁相环在锁定状态下的输出频率fout1=F1’;
步骤5:设定第二锁相环的预置频率为F2’,并将第二锁相环设置为开环状态,并设置第二DAC的初始值为0;
步骤6:设置第三锁相环的第三鉴相器的方向为正,根据步骤3中输出频率的关系式以及步骤4中的输出频率F1’和步骤5中的预置频率F2’,计算出第三锁相环应设定的频率F3’=F1’/N+F2’;
步骤7:调整第二预置DAC,并通过失锁检测电路检测第三锁相环是否锁定;
若:判断结果是第三锁相环锁定,则执行步骤8;
或:判断结果是第三锁相环没有锁定,则重复步骤7,并继续调整第二预置DAC的值,若第二预置DAC的值由最小到最大调整过程中第三锁相环均判断为未锁定,则提示校准失败;
步骤8:继续调整第二预置DAC的值,通过可编程控制器中的频率测量模块返回的频率值计算出第三锁相环的输出频率Fout3;
步骤9:当第三锁相环的输出频率Fout3与步骤6中的设定值F3’相等或相近时,第二锁相环的输出频率Fout2与步骤5中的设定值F2’相等或相近,完成第二锁相环的预置频率F2’的校准;
步骤10:重复步骤5-步骤9,直至完成第二锁相环的N2个频率点的预置频率的校准。
5.根据权利要求4所述的多环频率合成器预置频率自动校准方法,其特征在于:在步骤1中,具体包括:
步骤1.1:将第一锁相环设置为开环状态,将第一环路滤波器的输出电压设置为0V,将第一预置DAC的初始值设置为0,将小数分频电路设置为固定分频比;
步骤1.2:调整第一预置DAC的输出电压,通过可编程控制器中的频率测量模块测得经小数分频电路分频后的频率值;
步骤1.3:根据可编程控制器中的频率测量模块返回的频率值以及小数分频电路的固定分频比计算出第一锁相环的输出频率Fout1;
步骤1.4:将第一锁相环的输出频率Fout1与其预置频率F1进行比较,若输出频率Fout1与预置频率F1不相等,则继续调整第一预置DAC的值,直到Fout1等于或接近于预置频率F1,完成第一锁相环的预置频率F1的校准;
步骤1.5:重复步骤1.4,直至完成第一锁相环的N1个频率点的预置频率的校准。
6.根据权利要求4所述的多环频率合成器预置频率自动校准方法,其特征在于:在步骤2中,具体包括:
步骤2.1:将第三锁相环设置为开环状态,将第三环路滤波器的输出电压设置为0V,将第三预置DAC的初始值设置为0,将小数分频电路设置为固定分频比;
步骤2.2:调整第三预置DAC的输出电压,通过可编程控制器中的频率测量模块测得经小数分频电路分频后的频率值;
步骤2.3:根据可编程控制器中的频率测量模块返回的频率值以及小数分频电路的固定分频比计算出第三锁相环的输出频率Fout3;
步骤2.4:将第三锁相环的输出频率Fout3与其预置频率F3进行比较,若输出频率Fout3与预置频率F3不相等,则继续调整第三预置DAC的值,直到Fout3等于或接近于预置频率F3,完成第三锁相环的预置频率F3的校准;
步骤2.5:重复步骤2.4,直至完成第三锁相环的N3个频率点的预置频率的校准。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610344953.9A CN106027044B (zh) | 2016-05-24 | 2016-05-24 | 一种多环频率合成器预置频率自动校准***及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610344953.9A CN106027044B (zh) | 2016-05-24 | 2016-05-24 | 一种多环频率合成器预置频率自动校准***及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106027044A CN106027044A (zh) | 2016-10-12 |
CN106027044B true CN106027044B (zh) | 2019-01-22 |
Family
ID=57097004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610344953.9A Active CN106027044B (zh) | 2016-05-24 | 2016-05-24 | 一种多环频率合成器预置频率自动校准***及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106027044B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108809305B (zh) * | 2018-05-02 | 2021-10-08 | 深圳市鼎阳科技股份有限公司 | 一种减小射频信号源杂散的方法和射频信号源 |
CN109887473A (zh) * | 2019-01-30 | 2019-06-14 | Oppo广东移动通信有限公司 | 电子设备亮屏干扰调试方法、装置、电子设备及存储介质 |
CN115395889A (zh) * | 2022-09-05 | 2022-11-25 | 北京中科睿信科技有限公司 | 一种环路预置电压校准优化跳频时间***和方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010150443A1 (ja) * | 2009-06-23 | 2010-12-29 | パナソニック株式会社 | Pll周波数シンセサイザ |
CN103501178A (zh) * | 2013-09-27 | 2014-01-08 | 中国电子科技集团公司第四十一研究所 | 一种高稳时基振荡器自动校准电路及方法 |
CN103580686A (zh) * | 2013-10-29 | 2014-02-12 | 中国电子科技集团公司第四十一研究所 | 用于宽带高性能频率合成器的振荡器预调谐电路及方法 |
CN203522707U (zh) * | 2013-10-29 | 2014-04-02 | 成都九华圆通科技发展有限公司 | 一种微型多环式锁相频率合成器 |
CN105406864A (zh) * | 2015-12-31 | 2016-03-16 | 陕西烽火电子股份有限公司 | 一种宽带高速跳频频率合成器及其工作方法 |
-
2016
- 2016-05-24 CN CN201610344953.9A patent/CN106027044B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010150443A1 (ja) * | 2009-06-23 | 2010-12-29 | パナソニック株式会社 | Pll周波数シンセサイザ |
CN103501178A (zh) * | 2013-09-27 | 2014-01-08 | 中国电子科技集团公司第四十一研究所 | 一种高稳时基振荡器自动校准电路及方法 |
CN103580686A (zh) * | 2013-10-29 | 2014-02-12 | 中国电子科技集团公司第四十一研究所 | 用于宽带高性能频率合成器的振荡器预调谐电路及方法 |
CN203522707U (zh) * | 2013-10-29 | 2014-04-02 | 成都九华圆通科技发展有限公司 | 一种微型多环式锁相频率合成器 |
CN105406864A (zh) * | 2015-12-31 | 2016-03-16 | 陕西烽火电子股份有限公司 | 一种宽带高速跳频频率合成器及其工作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106027044A (zh) | 2016-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101664634B1 (ko) | 주파수 신호 생성 시스템 및 디스플레이 장치 | |
Da Dalt et al. | On the jitter requirements of the sampling clock for analog-to-digital converters | |
US7372339B2 (en) | Phase lock loop indicator | |
US8724765B2 (en) | Locking system and method thereof | |
US7737739B1 (en) | Phase step clock generator | |
CN106027044B (zh) | 一种多环频率合成器预置频率自动校准***及方法 | |
CN207720116U (zh) | 一种快速锁定的全数字延迟锁相环 | |
CN101924552B (zh) | Pll电路 | |
CN104242920A (zh) | 用于锁相环电路的锁定检测电路 | |
CN104702275B (zh) | 一种低相噪微波频率源电路和设备及方法 | |
CN106712769A (zh) | 一种具有输入频率自动识别功能的参考环电路及实现方法 | |
US20070040614A1 (en) | Circuit arrangement for detection of a locking condition for a phase locked loop, and a method | |
GB2393794A (en) | Module, system and method for testing a phase locked loop | |
CN104849547B (zh) | 一种提高yto预置准确度的校准方法及校准*** | |
US7570043B2 (en) | Switches bidirectionally connecting external lead to PLL voltage tune line | |
CN109217821A (zh) | 频率器件补偿方法、装置、***及计算机可读存储介质 | |
CN106199184A (zh) | 一种具有快速锁相功能的频谱分析仪 | |
CN102185607B (zh) | 一种锁相环回路中相位差检测方法、装置及电路 | |
CN101567689A (zh) | 一种基于等效鉴相频率的锁相环 | |
CN107733369A (zh) | 温度补偿晶体振荡器 | |
CN112234985B (zh) | 频率相位微调*** | |
CN104660253A (zh) | 一种具有锁相环的测量装置 | |
CN103501179B (zh) | 一种用于微波信号发生器的外参考电路及信号生成方法 | |
CN102684689B (zh) | 基于dds实现宽带微波本振多环频率合成装置及方法 | |
US7171318B2 (en) | PLL filter leakage sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |