CN106024713A - 一种半导体器件及其制备方法、电子装置 - Google Patents

一种半导体器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN106024713A
CN106024713A CN201510158085.0A CN201510158085A CN106024713A CN 106024713 A CN106024713 A CN 106024713A CN 201510158085 A CN201510158085 A CN 201510158085A CN 106024713 A CN106024713 A CN 106024713A
Authority
CN
China
Prior art keywords
nmos
pmos
fin
drain
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510158085.0A
Other languages
English (en)
Other versions
CN106024713B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510158085.0A priority Critical patent/CN106024713B/zh
Publication of CN106024713A publication Critical patent/CN106024713A/zh
Application granted granted Critical
Publication of CN106024713B publication Critical patent/CN106024713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片，其中，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域上形成有环绕所述鳍片的NMOS栅极，在所述PMOS区域上形成有环绕所述鳍片的PMOS栅极；步骤S2：在所述NMOS栅极和所述PMOS栅极的侧壁上形成偏移侧壁；步骤S3：在所述PMOS栅极两侧的鳍片上外延生长第一半导体材料层，以形成PMOS抬升源漏；步骤S4：去除所述NMOS栅极侧壁上的所述偏移侧壁，并在所述NMOS栅极两侧的所述鳍片上生长第二半导体材料层，以形成NMOS抬升源漏。本发明通过减小从抬升源漏到沟道的所述偏移侧壁，可以降低所述LDD注入损坏，提高所述半导体器件的性能。

Description

一种半导体器件及其制备方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
在LDD离子注入中，在狭窄的鳍片上的离子注入引起的Si损坏，会引起的巨大的LDD电阻，这成为增强所述FinFET器件性能的关键问题，尤其是对于NMOS中的As离子注入，大剂量的离子注入对于狭窄的鳍片来说成为一个很大的隐患，，主要是因为鳍片会遭受无定型并且由于缺乏晶种很难晶体化。
目前降低狭窄鳍片上LDD电阻的方法大都通过大剂量热离子注入的方法，来控制离子注入损坏问题，但是热离子注入工艺需要硬掩膜层，这会进一步增加工艺挑战，同时会增加工艺成本。
因此，为了提高半导体器件的性能和良率，需要对器件的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片，其中，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域上形成有环绕所述鳍片的NMOS栅极，在所述PMOS区域上形成有环绕所述鳍片的PMOS栅极；
步骤S2：在所述NMOS栅极和所述PMOS栅极的侧壁上形成偏移侧壁；
步骤S3：在所述PMOS栅极两侧的鳍片上外延生长第一半导体材料层，以形成PMOS抬升源漏；
步骤S4：去除所述NMOS栅极侧壁上的所述偏移侧壁，并在所述NMOS栅极两侧的所述鳍片上生长第二半导体材料层，以形成NMOS抬升源漏。
可选地，在所述步骤S3中，先在所述NMOS区域形成遮蔽层，再形成所述PMOS抬升源漏。
可选地，所述第一半导体材料层选用SiGe，所述第二半导体材料层选用SiC。
可选地，所述步骤S1包括：
步骤S11：提供半导体衬底并执行离子注入，以形成阱；
步骤S12：图案化所述半导体衬底，以在所述NMOS区域和所述PMOS区域形成所述鳍片；
步骤S13：沉积隔离材料层，以覆盖所述鳍片，然后回蚀刻所述隔离材料层，以露出所述鳍片至目标高度。
可选地，所述步骤S1还进一步包括：
步骤S14：执行沟道停止注入，以形成沟道穿通停止层；
步骤S15：沉积栅极氧化物和栅极材料层并图案化，以分别形成所述NMOS栅极和所述PMOS栅极；
步骤S16：执行源漏LDD注入。
可选地，所述方法还进一步包括：
步骤S5：分别对所述PMOS抬升源漏和所述NMOS抬升源漏执行离子注入步骤；
步骤S6：执行退火步骤。
可选地，在所述步骤S4中，在去除所述NMOS栅极上的所述偏移侧壁之后形成所述NMOS抬升源漏之前，所述方法还进一步包括在所述NMOS栅极的侧壁上形成间隙壁的步骤。
可选地，在所述步骤S3中，在形成所述PMOS抬升源漏之前，所述方法还包括在所述PMOS栅极的偏移侧壁上形成间隙壁的步骤。
本发明还提供了一种如上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在形成PMOS抬升源漏之后，去除所述NMOS栅极侧壁上的偏移侧壁，然后在外延生长SiC形成NMOS抬升源漏，通过所述方法可以减小LDD的长度，可以降低LDD电阻,还同时增强沟道来自SIC的应力同时还可以从沟道以及抬升源漏中提供更多的晶种，以提高形成晶体的可能性，通过减小从抬升源漏到沟道的所述偏移侧壁，可以降低所述LDD注入损坏，提高所述半导体器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1e本发明中所述半导体器件的制备过程示意图；
图2为制备本发明所述半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
现有技术中所述半导体器件的制备方法包括：首先提供衬底，所述衬底包括NMOS区域和PMOS区域，在衬底上形成硬掩膜层；接着，图案化所述硬掩膜层，形成用于蚀刻衬底以在其上形成鳍片的多个彼此隔离的掩膜；接着，蚀刻衬底以在其上形成多个鳍；接着，沉积形成多个鳍片之间的隔离结构；最后，蚀刻去除所述硬掩膜层。
然后执行沟道穿通停止层离子注入，并在所述鳍片上形成栅极，在所述栅极的侧壁上形成间隙壁，在PMOS栅极两侧的所述鳍片上外延生长SiGe，以形成抬升源漏，接着在所述NMOS栅极两侧的所述鳍片上外延生长SiC，以形成抬升源漏，并执行源漏注入、进行退火。
其中，由于鳍片的宽度很小，在NMOS中的As离子注入时，对于狭窄的鳍片来说成为一个很大的隐患，会造成很大的离子注入损害，需要大注入剂量的离子注入来减小LDD电阻，但是如此以来鳍片会遭受无定型问题并且由于缺乏晶种很难晶体化。
实施例1
下面结合图1a-1e、图2对本发明所述半导体器件以及制备方法做进一步的说明。
执行步骤201，提供半导体衬底101并执行离子注入，以形成阱。
在该步骤中所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中所述半导体衬底包括NMOS区域和PMOS区域，以在后续的步骤中形成NMOS器件和PMOS器件。
接着在所述半导体衬底101上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
接着执行步骤202，在半导体衬底101上形成多个鳍片102，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
如图1a所示，具体的形成方法包括：在半导体衬底201上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底101以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底101以在其上形成鳍片结构。
进一步，在该步骤中还可以进一步包含执行沟道停止注入，以形成穿通停止层，所述沟道停止注入的注入离子为碳离子、氮离子或者二者的组合，注入离子相对于垂直于半导体衬底101的方向的入射角度为10°-20°。
执行步骤203，沉积隔离材料层103，以覆盖所述鳍片结构。
具体地，如图1b所示，沉积隔离材料层103，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层103的材料可以选择氧化物，例如HARP。
然后回蚀刻所述隔离材料层103，至所述鳍片的目标高度。
具体地，如图1a所示，回蚀刻所述隔离材料层103，以露出部分所述鳍片，进而形成具有特定高度的鳍片。作为示例，实施高温退火，以使隔离材料层103致密化，所述高温退火的温度可以为700℃-1000℃；执行化学机械研磨，直至露出所述硬掩膜层的顶部；去除所述硬掩膜层中的氮化硅层，在一个实施例中，采用湿法蚀刻去除氮化硅层，所述湿法蚀刻的腐蚀液为稀释的氢氟酸；去除所述硬掩膜层中的氧化物层和部分隔离材料层103，以露出鳍片结构的部分，进而形成具有特定高度的鳍片结构。
执行步骤204，在所述隔离材料层上形成栅极结构，所述栅极结构包括NMOS栅极结构和PMOS栅极结构，以覆盖所述鳍片。
具体地，如图1b所示，在该步骤中沉积栅极结构材料层104，所述栅极结构材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述栅极材料层，以形成环绕所述鳍片的栅极结构。
在该步骤中图案化所述栅极结构材料层，以形成环绕栅极结构，具体地，在所述栅极结构材料层上形成掩膜层叠层105，其中所述掩膜叠层包括依次沉积的氧化物层、金属硬掩膜层(例如NiT)、氧化物硬掩膜层，然后曝光显影，以形成开口，然后以所述掩膜叠层为掩膜蚀刻所述栅极结构材料层，以形成环绕栅极结构。
可选地，在所述鳍片和所述栅极结构之间还可以进一步形成栅极结构介电层。
执行步骤205，在所述栅极结构的侧壁上形成偏移侧壁106。
具体地，如图1c所示，在步骤中沉积偏移侧壁材料层，以覆盖所述栅极结构，并执行全面蚀刻步骤，以去除所述栅极结构侧壁以外的所述偏移侧壁材料层，以形成所述偏移侧壁106。
其中，所述偏移侧壁106可以选用本领域常用的材料，在本申请中所述偏移侧壁106选用SiN。
执行步骤206，执行离子注入，并在所述栅极结构的两侧形成源漏扩展区(SDE)。
具体地，在该步骤中可以使用剂量较大的离子注入，在此不再赘述。
执行步骤207，在所述PMOS栅极两侧的鳍片上外延生长第一半导体材料层，以形成PMOS抬升源漏108。
具体地，如图1d所示，在该步骤中在所述NMOS区域形成遮蔽层107，以遮蔽所述NMOS区域，然后在所述PMOS栅极结构两侧的所述鳍片上选择性外延生长(SEG)形成所述SiGe层，具体地，选用含硅气体作为原料气体，选用含Ge气体作为掺杂，在载气的输送下进入反应室，进而外延得到所述SiGe层。可选地，外延生长所述SiGe层的同时可以进行原位掺杂(in-situdoped)。
执行步骤208，去除所述NMOS栅极侧壁上的所述偏移侧壁，并在所述NMOS栅极两侧的所述鳍片上生长第二半导体衬底材料层，以形成NMOS抬升源漏109。
具体地，如图1e所示，去除所述NMOS栅极侧壁上的所述偏移侧壁，减小从抬升源漏到沟道的所述偏移侧壁，以减小LDD的长度。
然后在NMOS区域中在所述栅极结构的两侧外延生长SiC层，以形成抬升SiC源漏极。在本发明中采用选择性外延生长(SEG)形成所述SiC层，具体地，选用含硅气体作为原料气体，选用含C气体作为掺杂，在载气的输送下进入反应室，进而外延得到所述SiC层。可选地，外延生长所述SiC层的同时可以进行原位掺杂(in-situ doped)，可以掺杂磷或者砷等，例如外延的同时通入含磷或砷的气体。
在去除所述NMOS栅极侧壁上的偏移侧壁之后，可以从沟道以及抬升源漏中提供更多的晶种，以提高形成晶体的可能性，通过可以降低所述LDD注入损坏，提高所述半导体器件的性能。
执行步骤209，再次执行离子注入步骤并进行快速热退火。
在本发明中为了证激活杂质又能抑制杂质的深度和横向扩散，执行完所述离子注入后进行快速热退火，可选地，所述快速热退火温度为1000-1050℃。
至此，完成了本发明实施例的半导体器件的制备过程的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在形成PMOS抬升源漏之后，去除所述NMOS栅极侧壁上的偏移侧壁，然后在外延生长SiC形成NMOS抬升源漏，通过所述方法可以减小LDD的长度，同时还可以从沟道以及抬升源漏中提供更多的晶种，以提高形成晶体的可能性，通过减小从抬升源漏到沟道的所述偏移侧壁，可以降低所述LDD注入损坏，提高所述半导体器件的性能。
图2为本发明一具体地实施方式中所述半导体器件制备流程图，具体地包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片，其中，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域上形成有环绕所述鳍片的NMOS栅极，在所述PMOS区域上形成有环绕所述鳍片的PMOS栅极；
步骤S2：在所述NMOS栅极和所述PMOS栅极的侧壁上形成偏移侧壁；
步骤S3：在所述PMOS栅极两侧的鳍片上外延生长第一半导体材料层，以形成PMOS抬升源漏；
步骤S4：去除所述NMOS栅极侧壁上的所述偏移侧壁，并在所述NMOS栅极两侧的所述鳍片上生长第二半导体材料层，以形成NMOS抬升源漏。
实施例2
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。所述半导体器件中NMOS栅极的侧壁上没有形成偏移侧壁，减小从抬升源漏到沟道的所述偏移侧壁，可以减小LDD的长度，同时还可以从沟道以及抬升源漏中提供更多的晶种，以提高形成晶体的可能性，提高所述半导体器件的性能。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片，其中，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域上形成有环绕所述鳍片的NMOS栅极，在所述PMOS区域上形成有环绕所述鳍片的PMOS栅极；
步骤S2：在所述NMOS栅极和所述PMOS栅极的侧壁上形成偏移侧壁；
步骤S3：在所述PMOS栅极两侧的鳍片上外延生长第一半导体材料层，以形成PMOS抬升源漏；
步骤S4：去除所述NMOS栅极侧壁上的所述偏移侧壁，并在所述NMOS栅极两侧的所述鳍片上生长第二半导体材料层，以形成NMOS抬升源漏。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，先在所述NMOS区域形成遮蔽层，再形成所述PMOS抬升源漏。
3.根据权利要求1所述的方法，其特征在于，所述第一半导体材料层选用SiGe，所述第二半导体材料层选用SiC。
4.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：
步骤S11：提供半导体衬底并执行离子注入，以形成阱；
步骤S12：图案化所述半导体衬底，以在所述NMOS区域和所述PMOS区域形成所述鳍片；
步骤S13：沉积隔离材料层，以覆盖所述鳍片，然后回蚀刻所述隔离材料层，以露出所述鳍片至目标高度。
5.根据权利要求4所述的方法，其特征在于，所述步骤S1还进一步包括：
步骤S14：执行沟道停止注入，以形成沟道穿通停止层；
步骤S15：沉积栅极氧化物和栅极材料层并图案化，以分别形成所述NMOS栅极和所述PMOS栅极；
步骤S16：执行源漏LDD注入。
6.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括：
步骤S5：分别对所述PMOS抬升源漏和所述NMOS抬升源漏执行离子注入步骤；
步骤S6：执行退火步骤。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，在去除所述NMOS栅极上的所述偏移侧壁之后形成所述NMOS抬升源漏之前，所述方法还进一步包括在所述NMOS栅极的侧壁上形成间隙壁的步骤。
8.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，在形成所述PMOS抬升源漏之前，所述方法还包括在所述PMOS栅极的偏移侧壁上形成间隙壁的步骤。
9.一种如权利要求1至8之一所述的方法制备得到的半导体器件。
10.一种电子装置，包括权利要求9所述的半导体器件。
CN201510158085.0A 2015-04-03 2015-04-03 一种半导体器件及其制备方法、电子装置 Active CN106024713B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510158085.0A CN106024713B (zh) 2015-04-03 2015-04-03 一种半导体器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510158085.0A CN106024713B (zh) 2015-04-03 2015-04-03 一种半导体器件及其制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN106024713A true CN106024713A (zh) 2016-10-12
CN106024713B CN106024713B (zh) 2019-09-27

Family

ID=57082355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510158085.0A Active CN106024713B (zh) 2015-04-03 2015-04-03 一种半导体器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN106024713B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289243A (zh) * 2019-07-17 2019-09-27 上海华力集成电路制造有限公司 半导体器件的制备方法
CN109087890B (zh) * 2017-06-13 2020-10-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136163A (ja) * 1991-11-11 1993-06-01 Yamaha Corp 電界効果トランジスタの製法
JPH08125178A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電界効果トランジスタの製造方法およびそれにより得られた電界効果トランジスタ
JPH1168090A (ja) * 1997-08-26 1999-03-09 Nec Corp 半導体装置の製造方法
US20080169512A1 (en) * 2004-08-10 2008-07-17 Doyle Brian S Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
CN103681275A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种具有高度可控鳍片的半导体器件以及制备方法
CN104124174A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN104241369A (zh) * 2013-06-24 2014-12-24 三星电子株式会社 半导体器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136163A (ja) * 1991-11-11 1993-06-01 Yamaha Corp 電界効果トランジスタの製法
JPH08125178A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電界効果トランジスタの製造方法およびそれにより得られた電界効果トランジスタ
JPH1168090A (ja) * 1997-08-26 1999-03-09 Nec Corp 半導体装置の製造方法
US20080169512A1 (en) * 2004-08-10 2008-07-17 Doyle Brian S Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
CN103681275A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种具有高度可控鳍片的半导体器件以及制备方法
CN104124174A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN104241369A (zh) * 2013-06-24 2014-12-24 三星电子株式会社 半导体器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087890B (zh) * 2017-06-13 2020-10-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN110289243A (zh) * 2019-07-17 2019-09-27 上海华力集成电路制造有限公司 半导体器件的制备方法
CN110289243B (zh) * 2019-07-17 2021-08-10 上海华力集成电路制造有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
CN106024713B (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
US11158547B2 (en) Semiconductor device, method of manufacturing the same, and electronic device including the device
CN104681613B (zh) 半导体器件的fin结构
CN106206727A (zh) 鳍式场效应晶体管（FinFET）器件及其形成方法
CN107431068A (zh) 单个基板上的互补金属氧化物半导体(cmos)晶体管和隧道场效应晶体管(tfet)
CN104126228A (zh) 非平面栅极全包围器件及其制造方法
CN103650146A (zh) 具有均匀高度和底部隔离的体鳍片fet
CN105428238A (zh) 一种FinFET器件及其制作方法和电子装置
US20180166569A1 (en) Semiconductor structure and fabricating method thereof
CN104217955B (zh) N型晶体管及其制作方法、互补金属氧化物半导体
CN106601678A (zh) 一种半导体器件及其制备方法、电子装置
CN106601677A (zh) 一种半导体器件及其制备方法、电子装置
CN106601688A (zh) 一种半导体器件及其制备方法、电子装置
CN106024713A (zh) 一种半导体器件及其制备方法、电子装置
CN104347707B (zh) 一种mosfet结构及其制造方法
CN106601683A (zh) 一种半导体器件及其制备方法、电子装置
CN106601687B (zh) 一种半导体器件及其制备方法、电子装置
CN103258742A (zh) 晶体管的形成方法
CN106601675B (zh) 一种半导体器件及其制备方法、电子装置
CN106601686B (zh) 一种半导体器件及其制备方法、电子装置
CN106158641A (zh) finFET器件及其制作方法
CN106601680B (zh) 一种半导体器件及其制备方法、电子装置
CN106158640A (zh) 一种半导体器件及其制备方法、电子装置
CN105990151A (zh) 一种半导体器件及其制备方法、电子装置
CN106910685A (zh) 一种半导体器件及其制备方法、电子装置
CN107919368B (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200319

Address after: 201203 floor 6, building 3, No. 18, Zhangjiang Road, free trade zone, Pudong New Area, Shanghai

Patentee after: SMIC INTERNATIONAL NEW TECHNOLOGY R&D (SHANGHAI) Co.,Ltd.

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corp.

TR01 Transfer of patent right