CN106021172B - 一种数据通信的方法及装置 - Google Patents

一种数据通信的方法及装置 Download PDF

Info

Publication number
CN106021172B
CN106021172B CN201610377147.1A CN201610377147A CN106021172B CN 106021172 B CN106021172 B CN 106021172B CN 201610377147 A CN201610377147 A CN 201610377147A CN 106021172 B CN106021172 B CN 106021172B
Authority
CN
China
Prior art keywords
signal
data packet
chip
format
ethernet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610377147.1A
Other languages
English (en)
Other versions
CN106021172A (zh
Inventor
梁猷强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Electronic Systems Lab Co Ltd
Original Assignee
Integrated Electronic Systems Lab Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Electronic Systems Lab Co Ltd filed Critical Integrated Electronic Systems Lab Co Ltd
Priority to CN201610377147.1A priority Critical patent/CN106021172B/zh
Publication of CN106021172A publication Critical patent/CN106021172A/zh
Application granted granted Critical
Publication of CN106021172B publication Critical patent/CN106021172B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种数据通信的方法及装置，该方法包括：FPGA芯片接收物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号；所述FPGA芯片提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU。该方法在实现多路以太网与单个CPU双向通信的同时，能够提高带宽利用率，稳定地将多路百兆以太网信号采集，并且在上传数据时不会产生大量的中断，从而降低了对CPU资源的占用，在整体上提高***性能。

Description

一种数据通信的方法及装置
技术领域
本发明实施例涉及通信的技术领域，尤其涉及一种数据通信的方法及装置。
背景技术
随着以太网的普及以及与之相关的器件成本降低，以太网通信已成为了进行长距离稳定通信的首选实现方法，所以大多数终端设备都留有至少一个以太网接口，以便完成数据的上报和下发。目前，市场上存在很多基于以太网的数据采集卡。其设计架构大多数是以交换芯片为数据处理核心，数据采集端为挂接在交换芯片上的多个物理层(PhysicalLayer，PHY)芯片。
数据上传端为挂接在交换芯片上的一个PHY芯片。在上报以太网数据时，多路数据通过交换芯片外挂的多个PHY芯片进入交换芯片，然后由交换芯片进行存储转发，最后通过PHY芯片上传到中央处理器(Central Processing Unit，CPU)。在下发数据时，所述CPU将数据包通过PHY传输到交换芯片，交换芯片通过解封数据包，再确定需要转发到采集端的哪一个PHY。通过这种方式可以完成多路以太网接口与单个CPU之间的双向通信。
由于采集卡在上报数据给CPU时，会通过中断方式通知CPU。当数据需要频繁上报时，CPU需要耗费大量的资源和时间来响应中断，从而降低***性能。另外，由于以太包的发送存在长度至少为96bits的帧间隙和长度为8Bytes的引导码。当上报的以太包长度较短时，这会造成上报数据中存在大量的无效数据，从而降低带宽的利用率。
发明内容
本发明实施例的目的在于提出一种数据通信的方法及装置，旨在解决如何减少占用CPU宝贵的资源、提高带宽利用率的问题。
为达此目的，本发明实施例采用以下技术方案：
第一方面，一种数据通信的方法，所述方法包括：
FPGA芯片接收物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号；
所述FPGA芯片提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU。
优选地，所述FPGA芯片接收物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号，包括：
所述以太网信号进入光电转换器件SFP1，经过光电转换后变为电信号，以SerDes串行信号格式传输到所述物理层芯片，所述物理层芯片对SerDes串行信号格式的电信号进行解串，且将解串后的电信号变为并行信号，并通过MII总线传输到所述FPGA芯片。
优选地，所述FPGA芯片提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU，包括：
所述FPGA芯片轮流对至少一个上行通道的并行信号的数据包进行缓存，并记录对应的时间戳和通道号，对所有的数据包根据预设格式进行组包；
组包后，经过MAC核进行以太包封包，封包后通过GMII总线传输到SGMII核，所述SGMII核再将封包后的数据包传输到SerDes核，所述SerDes核将数据包串行化后上报给所述CPU。
优选地，所述方法还包括：
所述CPU将需要下发给各个通道的数据包以预设格式封包、串行化，通过SerDes串行通道传输到所述FPGA芯片；
所述FPGA芯片对下发的数据包进行解包，查找下发到各个通道对应的数据包，再通过MII总线传输到对应的物理层芯片中，经所述物理层芯片进行串行化后传输到所述光电转换器件SFP1，经行光电转换后发送到以太网。
优选地，所述FPGA芯片为Lattice ECP3-17 FPGA芯片。
第二方面，一种数据通信的装置，所述装置包括：
第一接收模块，用于物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号；
第一处理模块，用于提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU。
优选地，所述第一接收模块，用于：
所述以太网信号进入光电转换器件SFP1，经过光电转换后变为电信号，以SerDes串行信号格式传输到所述物理层芯片，所述物理层芯片对SerDes串行信号格式的电信号进行解串，且将解串后的电信号变为并行信号，并通过MII总线传输到所述FPGA芯片。
优选地，所述第一处理模块，用于：
轮流对至少一个上行通道的并行信号的数据包进行缓存，并记录对应的时间戳和通道号，对所有的数据包根据预设格式进行组包；
组包后，经过MAC核进行以太包封包，封包后通过GMII总线传输到SGMII核，所述SGMII核再将封包后的数据包传输到SerDes核，所述SerDes核将数据包串行化后上报给所述CPU。
优选地，所述装置还包括：
第二接收模块，用于接收所述CPU通过SerDes串行通道发送给各个通道的以预设格式封包、串行化的数据包；
第二处理模块，用于对下发的数据包进行解包，查找下发到各个通道对应的数据包，再通过MII总线传输到对应的物理层芯片中，经所述物理层芯片进行串行化后传输到所述光电转换器件SFP1，经行光电转换后发送到以太网。
优选地，所述FPGA芯片为Lattice ECP3-17 FPGA芯片。
本发明实施例提供一种数据通信的方法及装置，FPGA芯片接收物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号；所述FPGA芯片提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU，在实现多路以太网与单个CPU双向通信的同时，能够少占用CPU宝贵的资源，提高带宽利用率，稳定地将多路百兆以太网信号采集的同时，在上传数据是不会产生大量的中断，从而降低了对CPU资源的占用，在整体上提高***性能。
附图说明
图1是本发明实施例提供的一种数据通信的方法的流程示意图；
图2是本发明实施例提供的另一种数据通信的方法的流程示意图；
图3是本发明实施例提供的另一种数据通信的方法的流程示意图；
图4是本发明实施例提供的一种数据通信的装置的功能模块示意图。
具体实施方式
下面结合附图和实施例对本发明实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明实施例，而非对本发明实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明实施例相关的部分而非全部结构。
参考图1，图1是本发明实施例提供的一种数据通信的方法的流程示意图。
在图1中，所述数据通信的方法包括：
步骤101，FPGA芯片接收物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号；
具体的，如图2所示，图2可以实现8路百兆以太网接口与单个CPU的高效通信。
优选地，所述FPGA芯片接收物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号，包括：
所述以太网信号进入光电转换器件SFP1，经过光电转换后变为电信号，以SerDes串行信号格式传输到所述物理层芯片，所述物理层芯片对SerDes串行信号格式的电信号进行解串，且将解串后的电信号变为并行信号，并通过MII总线传输到所述FPGA芯片。
步骤102，所述FPGA芯片提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU。
优选地，所述FPGA芯片提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU，包括：
所述FPGA芯片轮流对至少一个上行通道的并行信号的数据包进行缓存，并记录对应的时间戳和通道号，对所有的数据包根据预设格式进行组包；
组包后，经过MAC核进行以太包封包，封包后通过GMII总线传输到SGMII核，所述SGMII核再将封包后的数据包传输到SerDes核，所述SerDes核将数据包串行化后上报给所述CPU。
具体的，在上行通道中，以其中一路为例，其他通路工作原理一样。以太网信号从r1进入光/电转换器件SFP1经过光/电转换后变为电信号通过sr1以SerDes串行信号格式传输到PHY1，物理层芯片PHY1对SerDes信号进行解串将其变为并行信号，并通过MII总线传输到FPGA芯片，FPGA芯片将几路上行通道中数据包进行解包，提取有用信息，标记时间戳以及相应数据包相应的来源通道，然后将这些包按照自定义格式重新组织，并进行串行化，最后通过SerDes串行通道sr9上传到CPU作处理分析。
其中，t1，t2，t3，t4，t5，t6，t7，t8：***的以太网输出，下行信号；
r1，r2，r3，r4，r5，r6，r7，r8：***的以太网输入，上行信号；
SFP1，SFP2，SFP3，SFP4，SFP5，SFP6，SFP7，SFP8：SFP(Small Form-factorPluggable transceiver，小封装可插拔收发器)光电转换模块；
sr1-sr8：光电输出模块的serdes信号输入，属于上行信号；
st1-st8：光电输出模块的serdes信号输出，下行信号；
PHY1-PHY8：物理层芯片，完成SerDer信号和MII总线信号的相互转换；
m1-m8：MII总线，双向信号，FPGA芯片通过MII接口与PHY芯片通信；
FPGA：FPGA(Field－Programmable Gate Array，即现场可编程门阵列)芯片，在此***中完成以太网包的解/封包，以太网包的时间戳标记，按自定义包格式解/封包，数据包上报/下发控制等功能；
CPU：作为***的管理单元，对上报数据进行处理分析以及往各采集端下发应答和控制命令；
clk：时钟模块，为整个***工作提供时钟。
优选地，所述方法还包括：
所述CPU将需要下发给各个通道的数据包以预设格式封包、串行化，通过SerDes串行通道传输到所述FPGA芯片；
所述FPGA芯片对下发的数据包进行解包，查找下发到各个通道对应的数据包，再通过MII总线传输到对应的物理层芯片中，经所述物理层芯片进行串行化后传输到所述光电转换器件SFP1，经行光电转换后发送到以太网。
其中，所述FPGA芯片为Lattice ECP3-17 FPGA芯片。
具体的，如图2所示，在下行通道中，以其中一路为例，其他通路工作原理一样。CPU将需要下发给各个通道的数据以自定义格式封包作串行化，然后通过SerDes串行通道st9传输到FPGA芯片，FPGA芯片对下发包进行解包，找出下发到各个通道对应的数据内容，然后通过MII总线传输到对应的PHY1芯片中，数据经PHY芯片进行串行化之后被传输到光电转换器件SFP1，经行光电转换后经t1发送到以太网。
另参考图3，在实际使用时，数据上行的操作是这样的，百兆以太网信号经过光/电转换模块转换为电信号，然后经串行SerDes通道进入百兆以太网物理层芯片进行解串和时钟恢复，紧接着通过MII总线传输到Lattice ECP3-17 FPGA芯片(FPGA芯片内部为用户自己编写的解/封包逻辑模块，上行/下行通道选择模块，数据缓存模块，Lattice厂商提供的MAC，SGMII，SerDes等IP核)，FPGA芯片轮流对8个上行通道的数据包进行缓存，同时记录数据包的时间戳和通道号。然后对所有数据包按照用户自定义的格式组包。组包完毕后，经过MAC核进行以太包封包，封包完毕后通过GMII总线传输到SGMII核，SGMII核再将器传输到SerDes核，SerDes核将数据包串行化后上报给T1040。
而数据下行的操作则如下，T1040按用户自定义的格式将要下发的数据和控制命令组包，再进行以太包封包。封包完毕后经过SerDes通道传输至FPGA，FPGA将数据包解包，然后通过选择器分别将数据包送到对应的通道，然后经过百兆以太网PHY串行化和光/电转换模块转换为光信号后发送到以太网。
本发明实施例提供一种数据通信的方法，FPGA芯片接收物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号；所述FPGA芯片提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU，在实现多路以太网与单个CPU双向通信的同时，能够少占用CPU宝贵的资源，提高带宽利用率，稳定地将多路百兆以太网信号采集的同时，在上传数据时不会产生大量的中断，从而降低了对CPU资源的占用，在整体上提高***性能。
参考图4，图4是本发明实施例提供的一种数据通信的装置的功能模块示意图。
在图4中，所述数据通信的装置包括：
第一接收模块401，用于物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号；
优选地，所述第一接收模块401，用于：
所述以太网信号进入光电转换器件SFP1，经过光电转换后变为电信号，以SerDes串行信号格式传输到所述物理层芯片，所述物理层芯片对SerDes串行信号格式的电信号进行解串，且将解串后的电信号变为并行信号，并通过MII总线传输到所述FPGA芯片。
第一处理模块402，用于提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU。
优选地，所述第一处理模块402，用于：
轮流对至少一个上行通道的并行信号的数据包进行缓存，并记录对应的时间戳和通道号，对所有的数据包根据预设格式进行组包；
组包后，经过MAC核进行以太包封包，封包后通过GMII总线传输到SGMII核，所述SGMII核再将封包后的数据包传输到SerDes核，所述SerDes核将数据包串行化后上报给所述CPU。
优选地，所述装置还包括：
第二接收模块，用于接收所述CPU通过SerDes串行通道发送给各个通道的以预设格式封包、串行化的数据包；
第二处理模块，用于对下发的数据包进行解包，查找下发到各个通道对应的数据包，再通过MII总线传输到对应的物理层芯片中，经所述物理层芯片进行串行化后传输到所述光电转换器件SFP1，经行光电转换后发送到以太网。
其中，所述FPGA芯片为Lattice ECP3-17 FPGA芯片。
本发明实施例提供一种数据通信的装置，FPGA芯片接收物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号；所述FPGA芯片提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU，在实现多路以太网与单个CPU双向通信的同时，能够少占用CPU宝贵的资源，提高带宽利用率，稳定地将多路百兆以太网信号采集的同时，在上传数据是不会产生大量的中断，从而降低了对CPU资源的占用，在整体上提高***性能。
以上结合具体实施例描述了本发明实施例的技术原理。这些描述只是为了解释本发明实施例的原理，而不能以任何方式解释为对本发明实施例保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明实施例的其它具体实施方式，这些方式都将落入本发明实施例的保护范围之内。

Claims (7)

1.一种数据通信的方法，其特征在于，所述方法包括：
FPGA芯片接收物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号；
所述FPGA芯片提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU；
所述FPGA芯片提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU，包括：
所述FPGA芯片轮流对至少一个上行通道的并行信号的数据包进行缓存，并记录对应的时间戳和通道号，对所有的数据包根据预设格式进行组包；
组包后，经过MAC核进行以太包封包，封包后通过GMII总线传输到SGMII核，所述SGMII核再将封包后的数据包传输到SerDes核，所述SerDes核将数据包串行化后上报给所述CPU。
2.根据权利要求1所述的方法，其特征在于，所述FPGA芯片接收物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号，包括：
所述以太网信号进入光电转换器件SFP1，经过光电转换后变为电信号，以SerDes串行信号格式传输到所述物理层芯片，所述物理层芯片对SerDes串行信号格式的电信号进行解串，且将解串后的电信号变为并行信号，并通过MII总线传输到所述FPGA芯片。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
所述CPU将需要下发给各个通道的数据包以预设格式封包、串行化，通过SerDes串行通道传输到所述FPGA芯片；
所述FPGA芯片对下发的数据包进行解包，查找下发到各个通道对应的数据包，再通过MII总线传输到对应的物理层芯片中，经所述物理层芯片进行串行化后传输到所述光电转换器件SFP1，经行光电转换后发送到以太网。
4.根据权利要求3所述的方法，其特征在于，所述FPGA芯片为Lattice ECP3-17 FPGA芯片。
5.一种数据通信的装置，其特征在于，所述装置包括：
第一接收模块，用于物理层芯片发送的并行信号，所述并行信号为以太网信号经过光电转换变为电信号后，以预设串行信号的格式传输到所述物理层芯片进行串并转换后的信号；
第一处理模块，用于提取所述并行信号中的数据包，并将所述数据包根据预设格式进行处理后，发送给CPU；
所述第一处理模块，用于：
轮流对至少一个上行通道的并行信号的数据包进行缓存，并记录对应的时间戳和通道号，对所有的数据包根据预设格式进行组包；
组包后，经过MAC核进行以太包封包，封包后通过GMII总线传输到SGMII核，所述SGMII核再将封包后的数据包传输到SerDes核，所述SerDes核将数据包串行化后上报给所述CPU。
6.根据权利要求5所述的装置，其特征在于，所述第一接收模块，用于：
所述以太网信号进入光电转换器件SFP1，经过光电转换后变为电信号，以SerDes串行信号格式传输到所述物理层芯片，所述物理层芯片对SerDes串行信号格式的电信号进行解串，且将解串后的电信号变为并行信号，并通过MII总线传输到FPGA芯片。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括：
第二接收模块，用于接收所述CPU通过SerDes串行通道发送给各个通道的以预设格式封包、串行化的数据包；
第二处理模块，用于对下发的数据包进行解包，查找下发到各个通道对应的数据包，再通过MII总线传输到对应的物理层芯片中，经所述物理层芯片进行串行化后传输到所述光电转换器件SFP1，经行光电转换后发送到以太网。
CN201610377147.1A 2016-05-31 2016-05-31 一种数据通信的方法及装置 Expired - Fee Related CN106021172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610377147.1A CN106021172B (zh) 2016-05-31 2016-05-31 一种数据通信的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610377147.1A CN106021172B (zh) 2016-05-31 2016-05-31 一种数据通信的方法及装置

Publications (2)

Publication Number Publication Date
CN106021172A CN106021172A (zh) 2016-10-12
CN106021172B true CN106021172B (zh) 2019-06-14

Family

ID=57091703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610377147.1A Expired - Fee Related CN106021172B (zh) 2016-05-31 2016-05-31 一种数据通信的方法及装置

Country Status (1)

Country Link
CN (1) CN106021172B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782295B (zh) * 2016-12-26 2019-04-09 西安诺瓦电子科技有限公司 Led箱体
CN107888519A (zh) * 2017-11-14 2018-04-06 湖北三江航天红峰控制有限公司 一种局域千兆以太网交换机
CN108563607A (zh) * 2018-04-13 2018-09-21 成都赫尔墨斯科技股份有限公司 一种用于在航电***中提高通信与处理速度的装置和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2660795Y (zh) * 2003-12-03 2004-12-01 深圳市首迈通信技术有限公司 光纤以太网交换机及用于光纤以太网交换机的监控模块
CN102932489A (zh) * 2012-10-28 2013-02-13 中国电子科技集团公司第十研究所 多通道arinc429总线接口
CN103401741A (zh) * 2013-08-14 2013-11-20 北京泽华源科技有限公司 集成电路及数据处理方法
CN105099828A (zh) * 2015-08-25 2015-11-25 南京理工大学 一种高性能网络测试仪及其实现方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030226050A1 (en) * 2000-12-18 2003-12-04 Yik James Ching-Shau Power saving for mac ethernet control logic

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2660795Y (zh) * 2003-12-03 2004-12-01 深圳市首迈通信技术有限公司 光纤以太网交换机及用于光纤以太网交换机的监控模块
CN102932489A (zh) * 2012-10-28 2013-02-13 中国电子科技集团公司第十研究所 多通道arinc429总线接口
CN103401741A (zh) * 2013-08-14 2013-11-20 北京泽华源科技有限公司 集成电路及数据处理方法
CN105099828A (zh) * 2015-08-25 2015-11-25 南京理工大学 一种高性能网络测试仪及其实现方法

Also Published As

Publication number Publication date
CN106021172A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
US11269316B2 (en) Intelligent controller and sensor network bus, system and method including smart compliant actuator module
CN106021172B (zh) 一种数据通信的方法及装置
CN210804041U (zh) 多总线协议转换及数据采集***
CN106717111B (zh) 接收cpri数据流和接收以太网帧的方法、装置及***
CN104283817A (zh) 用于实现交换线卡与逻辑线卡互通的方法及报文转发设备
CN102694603A (zh) 兼容不同速率光模块接口的方法和装置
CN104168582A (zh) 一种微小区基站***、相关设备及数据处理方法
CN102263594B (zh) 在光网络单元以rs232和rs485两种通讯模式实现信息交互的方法
CN105426329A (zh) 基于嵌入式万兆网硬协议栈的信号高速采集转发实现方法
CN105406920B (zh) 一种支持千兆以太网协议处理的光模块
CN203775207U (zh) 一种多通道无线激光通信装置
Huang et al. Design of gateway for monitoring system in IoT networks
CN102355609B (zh) 一种双通道光模块RSSI Trigger处理装置
CN107040963A (zh) 一种应用于工业通信的业务逻辑管道管理方法
CN205681443U (zh) 基于多个网络运营商的数据整合***
WO2021076333A1 (en) Intelligent controller and sensor network bus, system and method including smart compliant actuator module
WO2017020292A1 (zh) 一种光接入设备及光接入***
CN201919003U (zh) 一种多路串口和以太网业务抽时隙传输设备
CN202435545U (zh) 一种基于epon***的新型onu设备
CN107547414A (zh) 报文发送方法及装置
WO2016172765A1 (en) A system for multiplexing a plurality of payloads and a method for multiplexing a plurality of payloads
CN111815934A (zh) 基于SiPM传感器的时间敏感网络通信***及方法
CN108234252B (zh) 一种多路以太网通信***
CN110941248A (zh) 一种EtherCAT-TSN工业以太网控制***
CN205265697U (zh) 一种基于标签交换技术的分组光传输终端芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190614