CN106019732B - 一种ffs模式的阵列基板及其制备方法 - Google Patents

一种ffs模式的阵列基板及其制备方法 Download PDF

Info

Publication number
CN106019732B
CN106019732B CN201610594132.0A CN201610594132A CN106019732B CN 106019732 B CN106019732 B CN 106019732B CN 201610594132 A CN201610594132 A CN 201610594132A CN 106019732 B CN106019732 B CN 106019732B
Authority
CN
China
Prior art keywords
layer
metal layer
common electrode
display area
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610594132.0A
Other languages
English (en)
Other versions
CN106019732A (zh
Inventor
甘启明
赵锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610594132.0A priority Critical patent/CN106019732B/zh
Publication of CN106019732A publication Critical patent/CN106019732A/zh
Application granted granted Critical
Publication of CN106019732B publication Critical patent/CN106019732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种FFS模式的阵列基板及其制备方法。该阵列基板定义有像素显示区；所述制备方法包括在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层；在所述阵列基板上形成公共电极层；在所述像素显示区***将所述金属层和所述公共电极层导通；其中，所述金属层与所述公共电极层导通的位置有若干，或所述金属层与所述公共电极层之间相邻的边界连续接触以实现导通。本发明还公开了一种阵列基板。本发明通过像素显示区***的金属层为所述公共电极层提供公共电压，不需要在像素显示区内制作公共电极线，能够在为公共电极层提供公共电压的同时，不影响液晶显示面板的开口率，提高显示质量。

Description

一种FFS模式的阵列基板及其制备方法
技术领域
本发明涉及液晶显示技术领域，具体而言涉及一种FFS模式的阵列基板及其制备方法。
背景技术
边缘场开关(Fringe Field Switching，简称FFS)是一种边缘场液晶显示模式，是目前常用的一种广视角液晶显示技术，FFS液晶显示面板具有响应时间快、光透过率高、宽视角等优点。FFS模式是在阵列基板的像素显示区通过公共电极与像素电极形成边缘电场来实现对液晶的控制以达到画面显示的目的，公共电极为一个整体的公共电极层，像素电极的电位通过数据线来独立控制，公共电极的电位则由外部电路独立控制。现有技术中，通过在像素显示区内形成公共电极线与公共电极电连接，通过像素显示区内的公共电极线为公共电极提供公共电压，因为公共电极线布置在像素显示区内，从而占用了阵列基板像素显示区的有效透光区域的面积，从而导致阵列基板的开口率变小，影响液晶显示面板的显示质量。
发明内容
有鉴于此，本发明提供一种FFS模式的阵列基板及其制备方法，本发明的阵列基板能够在为公共电极层提供公共电压的同时，不影响液晶显示面板的开口率，提高显示质量。
为解决上述技术问题，本发明提出的一个技术方案是：提供一种FFS模式的阵列基板的制备方法，所述阵列基板定义有像素显示区；
所述制备方法包括：
在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层；
在所述阵列基板上形成公共电极层；
在所述像素显示区***将所述金属层和所述公共电极层导通；
其中，所述金属层与所述公共电极层导通的位置有若干，或所述金属层与所述公共电极层之间相邻的边界连续接触以实现导通。
其中，所述金属层是与所述像素显示区内用于形成扫描线和/或数据线的显示像素区金属层一同形成；
所述在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层之后还包括：
在所述金属层上形成第一隔离层，通过一道光罩在所述第一隔离层上形成通孔；
在所述第一隔离层上形成平坦层，通过一道光罩在所述平坦层上形成通孔；
所述在所述阵列基板上形成公共电极层具体为：
在所述平坦层上形成所述公共电极层。
其中，所述在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层包括：
在阵列基板的像素显示区***形成围绕所述像素显示区的第一金属层，其中，所述第一金属层是与像素显示区内用于形成扫描线的扫面线金属层一起形成；
在所述第一金属层上形成第二隔离层，通过一道光罩在所述第二隔离层上形成通孔；
在所述第二隔离层上形成第二金属层，其中，述第二金属层是与像素显示区内用于形成数据线线的数据线金属层一起形成；
在所述第二隔离层上形成第二金属层之后还包括：
在所述第二金属层上形成第一隔离层，通过一道光罩在所述第一隔离层上形成通孔；
在所述第一隔离层上形成平坦层，通过一道光罩在所述平坦层上形成通孔；
所述在所述阵列基板上形成公共电极层具体为：
在所述平坦层上形成所述公共电极层。
其中，所述在所述平坦层上形成所述公共电极层之后，包括：
在所述公共电极层上形成第三隔离层，通过一道光罩在所述第三隔离层上形成通孔；
在所述第三隔离层上形成像素电极层，所述像素电极层在所述像素显示区***。
本发明另一实施例提供一种FFS模式的阵列基板，所述阵列基板定义有像素显示区，且至少在所述像素显示区上设置有公共电极层；
所述像素显示区***设置有围绕所述像素显示区的金属层，且所述金属层电连接所述公共电极层，为所述公共电极层提供公共电压；
其中，所述金属层与所述公共电极层电连接的位置有若干，或所述金属层与所述公共电极层之间相邻的边界连续接触以实现电连接。
其中，所述金属层连接有PCB板，所述PCB板与公共电压源连接。
其中，所述金属层电连接所述公共电极层具体为：
所述金属层和所述公共电极层之间设有第一隔离层和平坦层；在所述像素显示区的边缘处，所述金属层通过所述第一隔离层和所述平坦层上开设的通孔与所述公共电极层电连接。
其中，所述金属层包括从下至上设置的第一金属层和第二金属层，所述第一金属层和所述第二金属层之间设有第二隔离层，所述第一金属层和所述第二金属层通过所述第二隔离层上的通孔电连接；
所述金属层电连接所述公共电极层具体为：
所述第二金属层和所述公共电极层之间设置有第一隔离层和平坦层，所述第二金属层通过所述第一隔离层和所述平坦层上开设的通孔与所述公共电极层电连接；
所述金属层连接有PCB板具体为：
所述第一金属层连接有PCB板。
其中，所述公共电极层上设置有第三隔离层和像素电极层，所述公共电极层通过所述第三隔离层上开设的通孔与所述像素电极层电连接；
所述像素电极层在所述像素显示区***，与所述像素显示区内的像素电极同时形成。
其中，所述第一隔离层上的通孔的位置和所述平坦层上的通孔的位置一致；
所述第二隔离层上的通孔的位置与所述第三隔离层上的通孔的位置一致。
有益效果：区别于现有技术，本发明通过在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层；在所述阵列基板上形成公共电极层；在所述像素显示区***将所述金属层和所述公共电极层导通；其中，所述金属层与所述公共电极层导通的位置有若干，或所述金属层与所述公共电极层之间相邻的边界连续接触以实现导通。通过这种方式，利用像素显示区***的金属层为所述公共电极层提供公共电压，不需要在像素显示区内制作公共电极线，能够在为公共电极层提供公共电压的同时，不影响液晶显示面板的开口率，提高显示质量。
附图说明
图1是本发明阵列基板的制备方法一实施例的流程示意图；
图2是根据图1制备得到的阵列基板的平面示意图；
图3是图1中步骤S1的一具体流程示意图；
图4是根据图3制备得到的金属层的结构示意图；
图5是图1中步骤S1的另一具体流程示意图；
图6是根据图5制备得到的金属层的结构示意图；
图7是图1中步骤S1的另一具体流程示意图；
图8是图1中步骤S3的具体流程示意图；
图9a-图9c是本发明阵列基板中金属层与公共电极层一电连接的结构示意图；
图10是本发明阵列基板的制备方法另一实施例的流程示意图；
图11a-图11c是本发明阵列基板中金属层与公共电极层另一电连接的结构示意图；
图12a-图12c是图11a-图11c所示的金属层与公共电极层另一电连接平面示意图。
具体实施例
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施例对本发明所提供的一种FFS模式的阵列基板及其制备方法做进一步详细描述。在附图中，为了清楚器件，夸大了层和区域的厚度，相同的标号在整个说明书和附图中用来表示相同的元件。
本发明实施例的FFS模式的阵列基板定义有像素显示区，所述像素显示区指阵列基板上设有像素电极，用于液晶显示面板显示的区域。
图1为本发明阵列基板的制备方法一实施例的流程示意图，该阵列基板的制备方法具体包括如下步骤：
S1、在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层。
像素显示区***的金属层是与像素显示区内用于制备扫描线和/或数据线的金属层一起形成的。在阵列基板上通过溅射、沉积或涂覆形成一层用于制备扫描线和/或数据线的金属层，再通过涂布、曝光、显影、湿刻、干刻和剥离等方法在像素显示区形成扫描线和数据线，同时在像素显示区***形成围绕所述像素显示区的金属层。
S2、在所述阵列基板上形成公共电极层。
基于FFS模式的液晶显示面板中的公共电极层设置在阵列基板上，在阵列基板上，该公共电极层至少覆盖阵列基板的像素显示区，可选的，公共电极层覆盖的区域略大于像素显示区。
S3、在所述像素显示区***将所述金属层和所述公共电极层导通。
在像素显示区***将金属层和公共电极层导通，金属层连接公共电压源，从而利用像素显示区***的金属层为公共电极层提供公共电压，不需在像素显示区内制作公共电极线，能够为公共电极层提供公共电压的同时不影响液晶显示面板的开口率的目的。
在所述像素显示区***，所述金属层和所述公共电极层导通使得金属层和公共电极层电连接。所述金属层与所述公共电极层电连接的位置有若干，或所述金属层与所述公共电极层之间相邻的边界连续接触以实现电连接。可选的，在像素显示区***将金属层和公共电极层导通的位置在像素显示区边缘。
根据图1所示的本发明阵列基板的制备方法一实施例得到的阵列基板的平面示意图如图2所示，由于阵列基板的结构是层叠设置的，为了更清楚的表示出根据本发明实施例的阵列基板的制备方法一实施例得到阵列基板的公共电压的传输路径，图2中只标出了相关的层级结构。
参照图2，中心的阴影区域为像素显示区1，至少在像素显示区1上设有公共电极层2，像素显示区***的阴影区域设置有围绕像素显示区的金属层3，在阵列基板***设置有PCB板4，可选的，所述PCB板4设置在阵列基板的数据信号输入侧；该PCB板4通过若干馈电点5与阵列基板上像素显示区***的金属层2连接，进一步的，该PCB板4与金属层2之间通过覆晶薄膜(Chip On Film，COF)连接，PCB板4通过COF将公共电压信号传导至阵列基板上。图2中的公共电极层覆盖的区域略大于像素显示区1，未填充的区域为公共电极层2与金属层3的重叠区域，在该重叠区域，金属层3和公共电极层2导通，导通的位置6有若干；在金属层和公共电极层的导通处，金属层和公共电极层电连接，金属层和公共电极层电连接的位置有若干。此外，金属层与所述公共电极层还可以通过相邻的边界连续接触以实现导通，金属层与公共电极层的连续导通处电连接。
通过本发明阵列基板的制备方法得到的阵列基板利用像素显示区***的金属层为公共电极层提供公共电压，在像素显示区***建立公共电压的传导路径，不需在像素显示区内制作公共电极线，从而达到为公共电极层提供公共电压的同时不影响液晶显示面板的开口率的目的。
可选的，如图3所示，步骤S1具体包括如下步骤：
S101、在阵列基板的像素显示区***形成围绕所述像素显示区的第一金属层。
其中，所述第一金属层是与像素显示区内用于形成扫描线的金属层一起形成，即通过溅射、沉积或涂覆等方法在阵列基板上形成用于制造扫描线的金属层，通过光罩对用于制造扫描线的金属层进行图形化处理，在像素显示区形成扫描线的同时在像素显示区***形成围绕所述像素显示区的第一金属层。
S102、在所述第一金属层上形成第一隔离层，通过一道光罩在所述第一隔离层上形成通孔。
其中，所述第一隔离层是与像素显示区内用于形成扫描线和数据线之间的金属隔离层一起形成，即所述第一隔离层与像素显示区内扫描线和数据线之间的金属隔离层为同一层。第一隔离层为氮化硅与氧化硅的双层结构。
通过光罩在第一隔离层上进行图形化处理，在像素显示区***的第一隔离层上形成通孔，可选的，该通孔的位置与图2中金属层3和公共电极层2导通的位置6对应。
S103、在所述第二隔离层上形成第二金属层。
其中，所述第二金属层是与像素显示区内用于形成数据线的金属层一起形成，即通过溅射、沉积或涂覆等方法在阵列基板上形成用于制造数据线的金属层，通过光罩对用于制造数据线的金属层进行图形化处理，在像素显示区形成数据线，在像素显示区***形成围绕所述像素显示区的第二金属层。第二金属层通过第一隔离层上的开设的通孔与第一金属层导通，第一金属层有电压信号输入时，该电压信号能够通过第一金属层导入第二金属。
此时得到的金属层的结构如图4所示，该金属层包括从下至上设置的第一金属层301和第二金属层302，所述第一金属层301和所述第二金属层302之间设有第一隔离层7，所述第一金属层301和所述第二金属层302通过所述第一隔离层7上的通孔701电连接，由于第一金属层301围绕像素显示区，即在像素显示区***均设有第一金属层301。
可选的，如图5所示，步骤S1具体包括如下步骤：
S104、在阵列基板的像素显示区***形成围绕所述像素显示区的第一金属层。
步骤S104与步骤S101相同，此处不再赘述。
S105、在所述第一金属层上形成第一隔离层。
其中，所述第一隔离层是与像素显示区内用于形成扫描线和数据线之间的金属隔离层一起形成，即所述第一隔离层与像素显示区内扫描线和数据线之间的金属隔离层为同一层。第一隔离层为氮化硅与氧化硅的双层结构。
S106、在所述第二隔离层上形成第二金属层。
步骤S105与步骤S103相同，此处不再赘述。
此时得到的金属层的结构如图6所示，与图4所示的金属层结构不同之处在于，此时第一隔离层7上没有通孔，此时金属层包括从下至上设置的第一金属层301和第二金属层302，所述第一金属层301和所述第二金属层302之间设有第一隔离层7，所述第一金属层301和所述第二金属层302不导通，此时直接通过将第二金属层302连接外接电压信号源。
可选的，如图7所示，步骤S1具体包括如下步骤：
S107、在阵列基板的像素显示区***形成围绕所述像素显示区的第二金属层。
图7所示的制作方法实施例中，在像素显示区***的扫描线金属层和金属隔离层均被刻蚀，只有用于制造数据线的金属层。其中，所述第二金属层是与像素显示区内用于形成数据线的金属层一起形成，即通过溅射、沉积或涂覆等方法在阵列基板上形成用于制造数据线的金属层，通过光罩对用于制造数据线的金属层进行图形化处理，在像素显示区形成数据线，在像素显示区***形成围绕所述像素显示区的第二金属层。此时，在像素显示区***只有第二金属层，则将第二金属层与外界电压信号源连接。
图3、图5和图7所示的金属层的制备方法获取的金属层的结构设置在阵列基板的像素显示区***，可选的，图3、图5和图7所示的金属层的制备方法获取的金属层的结构设置在像素显示区***且靠近像素显示区边缘的位置。
基于上述的金属层的制备方法，如图8所示，步骤S3具体包括如下步骤：
S301、在所述第二金属层上形成第二隔离层，通过一道光罩在所述第二隔离层上形成通孔。
S302、在所述第二隔离层上形成平坦层，通过一道光罩在所述平坦层上形成通孔。
在第二隔离层和平坦层上形成的通孔的步骤与第一隔离层上形成的通孔的步骤类似，第二隔离层和平坦层上形成的通孔也有若干个，该若干个通孔的位置与图2中金属层3和公共电极层2导通的位置6对应。
S303、在所述平坦层上形成所述公共电极层，所述公共电极层通过所述平坦层和所述第二隔离层上的通孔与所述第二金属层电连接。
图8所示的将金属层3和公共电极层2导通的方法可以用于图3、图5和图7所示的金属层的制备方法之后，得到的在阵列基板的像素显示区***金属层与公共电极层电连接的结构分别如图9a、图9b和图9c所示，其中，所述金属层与所述公共电极层电连接的结构的位置有若干，或所述金属层与所述公共电极层之间相邻的边界连续接触以实现电连接。
图9a中，第一金属层301通过第一隔离层7上的通孔701与第二金属层302导通，第二金属层302通过第二隔离层8上的通孔801和平坦层9上的通孔901与公共电极层2导通，将第一金属层301与外接的公共电压源连接，则公共电压信号通过第一金属层301导入第二金属层302，再从第二金属层302导入公共电极层2。图9b中，第一金属层301和第二金属层302不导通，将第二金属层302与外接的公共电压源连接，通过第二金属302层将公共电压信号导入公共电极层2。图9c中，像素显示区***只有第二金属层302，将第二金属层302与外接的公共电压源连接，通过第二金属层302将公共电压信号导入公共电极层。
可选的，将第一金属层或第二金属层与外接的公共电压源连接时，在第一金属层或第二金属层与外接的公共电压源之间连接PCB板，即第一金属层和第二金属层与PCB板连接，优选的，第一金属层和第二金属层的数据信号输入侧与所述PCB板连接，进一步的，该PCB板与第一金属层和第二金属层之间均通过覆晶薄膜(Chip On Film，COF)连接，PCB板4通过COF将公共电压信号传导至阵列基板上；PCB板与外接的公共电压源连接，连接方式参照图2，图2中的金属层3包括第一金属层301和/或第二金属层302。
图10为本发明实施例的阵列基板的制备方法另一实施例的具体流程图，该阵列基板的制备方法具体包括如下步骤：
S4、在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层。
S5、在所述阵列基板上形成公共电极层。
S6、在所述像素显示区***将所述金属层和所述公共电极层导通。
其中，步骤S4、S5和S6分别和图1中的步骤S1、S2和S3相同，此处不再赘述。
S7、在所述公共电极层上形成第三隔离层，通过一道光罩在所述第三隔离层上形成通孔。
S8、在所述第三隔离层上形成像素电极层，所述像素电极层在所述像素显示区***。
根据图10所示的制备方法实施例得到的阵列基板中金属层与公共电极层电连接的结构如图11a、图11b和图11c所示。其中，图11a、图11b和图11c中第三隔离层10设置在公共电极层2上方，像素电极层11设置在第三隔离层10上方，像素电极层11通过第三隔离层10上的通孔与公共电极层2导通。
图11a、图11b和图11c所示的阵列基板的结构为在像素显示区***，金属层与公共电极层电接连处的结构；可选的，图11a、图11b和图11c所示的阵列基板的结构设置在像素显示区***且靠近像素显示区边缘处。
此时，像素显示区***的像素电极层11与图2中公共电极层2与金属层3的重叠区域重叠；在像素显示区***，公共电极层2与像素电极层11导通的位置也与金属层和公共电极层导通的位置6对应。
图11a中第一隔离层7上的通孔701的位置与第三隔离层10上的通孔1001的位置一致，第二隔离层8上的通孔801的位置与平坦层9上的通孔901的位置一致，图12a为图11a所示的阵列基板中金属层与公共电极层电连接的平面示意图；图11b中第一隔离层7上没有通孔，第二隔离层8上的通孔801的位置与平坦层9上的通孔901的位置一致，图12b为图11b所示的阵列基板中金属层与公共电极层电连接的平面示意图；图11c中金属层即为第二金属层302，第二隔离层8上的通孔801的位置与平坦层9上的通孔901的位置一致，图12c为图11c所示的阵列基板中金属层与公共电极层电连接的平面示意图。
在根据本发明制备方法实施例得到的阵列基板中，公共电压通过金属层导入公共电极层后，再通过第三隔离层上的通孔导入像素显示区***的像素电极层；由于在像素显示区***，像素电极层与公共电极层具有多个电连接的位置，该多个电连接的位置在像素显示区外均有分布，公共电压信号能够通过该多个电连接的位置在像素电极层和公共电极层之前传输，使得公共电极层上的公共电压更加均一稳定。
本发明阵列基板的制备方法通过在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层；在所述阵列基板上形成公共电极层；在所述像素显示区***将所述金属层和所述公共电极层导通；其中，所述金属层与所述公共电极层导通的位置有若干，或所述金属层与所述公共电极层之间相邻的边界连续接触以实现导通。本发明利用像素显示区***的金属层为所述公共电极层提供公共电压，不需要在像素显示区内制作公共电极线，能够在为公共电极层提供公共电压的同时，不影响液晶显示面板的开口率，提高显示质量。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围。

Claims (10)

1.一种FFS模式的阵列基板的制备方法，其特征在于，所述阵列基板定义有像素显示区；
所述制备方法包括：
在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层；
在所述阵列基板上形成公共电极层；
在所述像素显示区***将所述金属层和所述公共电极层导通；
所述金属层与所述公共电极层在所述像素显示区边缘导通；
其中，所述金属层与所述公共电极层导通的位置有若干，或所述金属层与所述公共电极层之间相邻的边界连续接触以实现导通。
2.根据权利要求1所述的制备方法，其特征在于，所述金属层是与所述像素显示区内用于形成扫描线和/或数据线的显示像素区金属层一同形成；
所述在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层之后还包括：
在围绕所述像素显示区的所述金属层上形成第一隔离层，通过一道光罩在所述第一隔离层上形成通孔；
在所述第一隔离层上形成平坦层，通过一道光罩在所述平坦层上形成通孔；
所述在所述阵列基板上形成公共电极层具体为：
在所述平坦层上形成所述公共电极层。
3.根据权利要求1所述的制备方法，其特征在于，所述在所述阵列基板的像素显示区***上形成围绕所述像素显示区的金属层包括：
在阵列基板的像素显示区***形成围绕所述像素显示区的第一金属层，其中，所述第一金属层是与像素显示区内用于形成扫描线的扫面线金属层一起形成；
在所述第一金属层上形成第二隔离层，通过一道光罩在所述第二隔离层上形成通孔；
在所述第二隔离层上形成第二金属层，其中，述第二金属层是与像素显示区内用于形成数据线线的数据线金属层一起形成；
在所述第二隔离层上形成第二金属层之后还包括：
在所述第二金属层上形成第一隔离层，通过一道光罩在所述第一隔离层上形成通孔；
在所述第一隔离层上形成平坦层，通过一道光罩在所述平坦层上形成通孔；
所述在所述阵列基板上形成公共电极层具体为：
在所述平坦层上形成所述公共电极层。
4.根据权利要求2或3所述的制备方法，其特征在于，所述在所述平坦层上形成所述公共电极层之后，包括：
在所述公共电极层上形成第三隔离层，通过一道光罩在所述第三隔离层上形成通孔；
在所述第三隔离层上形成像素电极层，所述像素电极层在所述像素显示区***。
5.一种FFS模式的阵列基板，其特征在于，所述阵列基板定义有像素显示区，且至少在所述像素显示区上设置有公共电极层；
所述像素显示区***设置有围绕所述像素显示区的金属层，且所述金属层电连接所述公共电极层，为所述公共电极层提供公共电压；
所述金属层与所述公共电极层在所述像素显示区边缘导通；
其中，所述金属层与所述公共电极层电连接的位置有若干，或所述金属层与所述公共电极层之间相邻的边界连续接触以实现电连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述金属层连接有PCB板，所述PCB板与公共电压源连接。
7.根据权利要求5所述的阵列基板，其特征在于，所述金属层电连接所述公共电极层具体为：
所述金属层和所述公共电极层之间设有第一隔离层和平坦层；在所述像素显示区的边缘处，所述金属层通过所述第一隔离层和所述平坦层上开设的通孔与所述公共电极层电连接。
8.根据权利要求6所述的阵列基板，其特征在于，所述金属层包括从下至上设置的第一金属层和第二金属层，所述第一金属层和所述第二金属层之间设有第二隔离层，所述第一金属层和所述第二金属层通过所述第二隔离层上的通孔电连接；
所述金属层电连接所述公共电极层具体为：
所述第二金属层和所述公共电极层之间设置有第一隔离层和平坦层，所述第二金属层通过所述第一隔离层和所述平坦层上开设的通孔与所述公共电极层电连接；
所述金属层连接有PCB板具体为：
所述第一金属层连接有PCB板。
9.根据权利要求8所述的阵列基板，其特征在于，所述公共电极层上设置有第三隔离层和像素电极层，所述公共电极层通过所述第三隔离层上开设的通孔与所述像素电极层电连接；
所述像素电极层在所述像素显示区***，与所述像素显示区内的像素电极同时形成。
10.根据权利要求9所述的阵列基板，其特征在于，所述第一隔离层上的通孔的位置和所述平坦层上的通孔的位置一致；
所述第二隔离层上的通孔的位置与所述第三隔离层上的通孔的位置一致。
CN201610594132.0A 2016-07-25 2016-07-25 一种ffs模式的阵列基板及其制备方法 Active CN106019732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610594132.0A CN106019732B (zh) 2016-07-25 2016-07-25 一种ffs模式的阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610594132.0A CN106019732B (zh) 2016-07-25 2016-07-25 一种ffs模式的阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN106019732A CN106019732A (zh) 2016-10-12
CN106019732B true CN106019732B (zh) 2020-01-03

Family

ID=57114490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610594132.0A Active CN106019732B (zh) 2016-07-25 2016-07-25 一种ffs模式的阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN106019732B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093843A (zh) * 2006-06-23 2007-12-26 北京京东方光电科技有限公司 一种平板显示器中的电极结构及其制造方法
CN101140912A (zh) * 2007-10-16 2008-03-12 友达光电股份有限公司 液晶显示器的阵列基板及其制造方法
CN101614916A (zh) * 2008-06-25 2009-12-30 北京京东方光电科技有限公司 Tft-lcd像素结构和液晶显示器修复断线的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093843A (zh) * 2006-06-23 2007-12-26 北京京东方光电科技有限公司 一种平板显示器中的电极结构及其制造方法
CN101140912A (zh) * 2007-10-16 2008-03-12 友达光电股份有限公司 液晶显示器的阵列基板及其制造方法
CN101614916A (zh) * 2008-06-25 2009-12-30 北京京东方光电科技有限公司 Tft-lcd像素结构和液晶显示器修复断线的方法

Also Published As

Publication number Publication date
CN106019732A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
US9711541B2 (en) Display panel and method for forming an array substrate of a display panel
US9508751B2 (en) Array substrate, method for manufacturing the same and display device
US9478565B2 (en) Array substrate and method for fabricating the same, and display panel
US9960196B2 (en) Array substrate, display panel, display device and mask plate
WO2017049842A1 (zh) 阵列基板及其制作方法、显示装置
EP3091568B1 (en) Array substrate, manufacturing method therefor, display device and electronic product
US20170285430A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
WO2016029564A1 (zh) 阵列基板及其制备方法、显示面板和显示装置
US10978493B2 (en) Display substrate and manufacturing method thereof, and display device
US9627416B2 (en) Array substrate and method for manufacturing the same, display device
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
CN106019751B (zh) 阵列基板及其制造方法、显示装置
US9472582B2 (en) Thin film transistor array panel and manufacturing method thereof
TW201809988A (zh) 觸控面板與其製作方法
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
US20190094639A1 (en) Array substrate, manufacturing method thereof and display device
US10153305B2 (en) Array substrate, manufacturing method thereof, and display device
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
KR102011315B1 (ko) 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스
CN108257974B (zh) 阵列基板、显示装置以及制备阵列基板的方法
US9806109B2 (en) Half tone mask plate and method for manufacturing array substrate using the same
CN106019732B (zh) 一种ffs模式的阵列基板及其制备方法
US20180239204A1 (en) Fringe field switching (ffs) mode array substrate and manufacturing method therefor
US9679924B2 (en) Array substrate and manufacturing method thereof, display device
US10381379B2 (en) Array substrate and manufacturing method thereof, and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant