CN105991119B - 上电复位电路 - Google Patents

上电复位电路 Download PDF

Info

Publication number
CN105991119B
CN105991119B CN201510045235.7A CN201510045235A CN105991119B CN 105991119 B CN105991119 B CN 105991119B CN 201510045235 A CN201510045235 A CN 201510045235A CN 105991119 B CN105991119 B CN 105991119B
Authority
CN
China
Prior art keywords
field
effect tube
resistance
current
threshold level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510045235.7A
Other languages
English (en)
Other versions
CN105991119A (zh
Inventor
高云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201510045235.7A priority Critical patent/CN105991119B/zh
Priority to PCT/CN2015/089877 priority patent/WO2016119471A1/zh
Priority to US15/731,768 priority patent/US10340912B2/en
Publication of CN105991119A publication Critical patent/CN105991119A/zh
Application granted granted Critical
Publication of CN105991119B publication Critical patent/CN105991119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

一种上电复位电路，包括电流偏置电路、门限电平控制电路及电容充放电电路；所述电流偏置电路用于为所述门限电平控制电路和电容充放电电路提供不随电源变化的基准电流；所述门限电平控制电路用于设定上、下电复位的门限电平值；所述电容充放电电路用于根据所述门限电平控制电路设定的门限电平值，输出上电复位信号；其中，所述电流偏置电路包括第一路基准电流输出端、第二路基准电流输出端和第三路基准电流输出端，所述第一路基准电流输出端用于与所述门限电平控制电路连接，所述第二路基准电流输出端和第三路基准电流输出端用于与所述电容充放电电路连接。本发明能产生稳定上电复位信号。

Description

上电复位电路
技术领域
本发明涉及集成电路控制领域，特别是涉及一种上电复位电路。
背景技术
目前的芯片中基本都内置上电复位电路。上电复位电路种类很多，目前应用最广的是利用电阻电容、施密特触发器或反相器产生POR(Power On Reset，上电复位)信号。
然而，传统的上电复位电路在采用反相器做电平翻转使用时，其电源扰动的抗干扰能力比较差，即当电源在反相器翻转电平附近抖动时，反相器会不停的翻转而产生一系列不稳定的POR信号，这种现象被称之为误触发，使得芯片无法正常工作。采用施密特触发器做电平翻转的电路具有一定的抗干扰能力，但施密特触发器的上下门限电平难以精确的设置，且其门限电平会随电源电压的波动而变化，所以很难精确调制上电复位的门限电平，最终导致产生的POR信号不稳定。
发明内容
为了解决现有技术中上电复位信号不稳定的问题，本发明提供一种能产生稳定上电复位信号的上电复位电路。
为了实现上述目的，本发明提出一种上电复位电路，包括电流偏置电路、门限电平控制电路及电容充放电电路；所述电流偏置电路用于为所述门限电平控制电路和电容充放电电路提供不随电源变化的基准电流；所述门限电平控制电路用于设定上、下电复位的门限电平值；所述电容充放电电路用于根据所述门限电平控制电路设定的门限电平值，输出上电复位信号；
其中，所述电流偏置电路包括第一路基准电流输出端、第二路基准电流输出端和第三路基准电流输出端，所述第一路基准电流输出端用于与所述门限电平控制电路连接，所述第二路基准电流输出端和第三路基准电流输出端用于与所述电容充放电电路连接。
在其中一个实施例中，所述电流偏置电路包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第六场效应管；
所述第一场效应管的栅极与其漏极相连，所述第一场效应管的漏极外接参考电流源，所述第一场效应管、第二场效应管和第三场效应管的源极接地；所述第二场效应管的栅极接第一场效应管的栅极，所述第二场效应管的漏极接所述第四场效应管的漏极，所述第三场效应管的栅极接所述第一场效应管的栅极，所述第三场效应管的漏极为所述第三路基准电流输出端，所述第四场效应管、第五场效应管和第六场效应管的源极接电源，所述第四场效应管的栅极接第四场效应管的漏极,所述第五场效应管的栅极接第四场效应管的栅极，所述第五场效应管的漏极为所述第二路基准电流输出端，所述第六场效应管的栅极接第四场效应管的栅极，所述第六场效应管的漏极为所述第一路基准电流输出端。
在其中一个实施例中，所述第一场效应管、第二场效应管、第三场效应管为N型场效应管；所述第四场效应管、第五场效应管、第六场效应管为P型场效应管。
在其中一个实施例中，所述门限电平控制电路包括串联的第一二极管和第二二极管，所述第一二极管的正极连接所述第一路基准电流输出端，所述第一二极管的负极接所述第二二极管的正极，所述第二二极管的负极接地。
在其中一个实施例中，所述门限电平控制电路还包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第三三极管、第一比较器、第二比较器、第三比较器、第一或非门及第二或非门；
所述第一电阻、第二电阻和第三电阻串联在所述第一路基准电流输出端与地之间，所述第四电阻、第五电阻和第六电阻串联在电源与地之间；
所述第一比较器的同向输入端连接在所述第四电阻与第五电阻之间；所述第一比较器的反向输入端连接在所述第一电阻与第二电阻之间，所述第一比较器的输出端接所述第一或非门的第一输入端；
所述第二比较器的同向输入端连接在所述第二电阻与第三电阻之间，所述第二比较器的反向输入端连接在所述第四电阻与第五电阻之间，所述第二比较器的输出端接所述第二或非门的第一输入端；
所述第三比较器的同向输入端连接所述第一路基准电流输出端，所述第三比较器的反向输入端连接在所述第五电阻与第六电阻之间，所述第三比较器的输出端接所述电容充放电电路；
所述第三三极管连接在所述第三比较器的反向输入端与地之间；所述第一或非门的输出端接所述第二或非门的第二输入端，所述第二或非门的输出端接所述第一或非门的第二输入端和所述电容充放电电路。
在其中一个实施例中，所述电容充放电电路包括第七场效应管、第八场效应管、第九场效应管、第十场效应管、第一电容以及反相器；
所述第七场效应管的源极接电源，所述第七场效应管的漏极分别接所述第八场效应管的漏极、所述第九场效应管的漏极、所述第十场效应管的栅极、所述第一电容的正极以及所述反相器的输入端，所述第八场效应管、第九场效应管的源极分别接所述第二路基准电流输入端和第三路基准电流输入端，所述第十场效应管的源极及其漏极都接地，所述第一电容的负极接地，所述反相器的输出端输出上电复位信号。
在其中一个实施例中，所述第七场效应管、第八场效应管为P型场效应管，所述第九场效应管、第十场效应管为N型场效应管。
在其中一个实施例中，所述第一电容为MIM电容。
在其中一个实施例中，所述第二路基准电流输出端输出的电流值是第三路基准电流输出端输出的电流值的整数倍。
上述上电复位电路，所述电流偏置电路为所述门限电平控制电路和电容充放电电路提供了三路不随电源变化的基准电流，这样所述门限电平控制电路通过电流偏置电路提供的基准电流产生精确的门限电平值，所述电容充放电电路通过电流偏置电路提供的基准电流，使得电容充放电时间也可以精确计算出来，无论在电源快速上电还是慢速上电的情况下，电容充放电电路都能产生稳定的上电复位信号。
所述串联的第一二极管和第二二极管可以确保参考电压源没有建立好之前，所述电容充放电电路不会产生POR信号。
附图说明
图1为一实施例中上电复位电路的模块图；
图2为图1所示实施例中电流偏置电路的电路原理图；
图3为图1所示实施例中门限电平控制电路的电路原理图；
图4为图1所示实施例中电容充放电电路的电路原理图；
图5为一实施例中正常情况的上、下电电源电压仿真波形图；
图6为图5所示实施例中对应的POR信号电压仿真波形图；
图7为电源电压波动为30％时的上、下电电源电压仿真波形图；
图8为图7所示实施例中对应的POR信号电压仿真波形图。
具体实施方式
请参照图1，为一实施例中上电复位电路的模块图。
该上电复位电路包括电流偏置电路110、门限电平控制电路120及电容充放电电路130。
电流偏置电路110用于为门限电平控制电路120和电容充放电电路130提供不随电源变化的基准电流。在本实施例中，电流偏置电路110包括第一路基准电流输出端Ibias1、第二路基准电流输出端Ibias2和第三路基准电流输出端Ibias3。第一路基准电流输出端Ibias1用于与门限电平控制电路120连接，第二路基准电流输出端Ibias2和第三路基准电流输出端Ibias3用于与电容充放电电路130连接。
具体地，请结合图2。
电流偏置电路110包括第一场效应管MN1、第二场效应管MN2、第三场效应管MN3、第四场效应管MP1、第五场效应管MP2、第六场效应管MP3。
第一场效应管MN1的栅极与其漏极相连，第一场效应管MN1的漏极外接参考电流源Ibias。第一场效应管MN1、第二场效应管MN2和第三场效应管MN3的源极接地GND，第二场效应管MN2的栅极接第一场效应管MN1的栅极，第二场效应管MN2的漏极接第四场效应管MP1的漏极，第三场效应管MN3的栅极接第一场效应管MN1的栅极，第三场效应管MN3的漏极为第三路基准电流输出端Ibias3。第四场效应管MP1的栅极接第四场效应管MP1的漏极，第五场效应管MP2的栅极接第四场效应管MP1的栅极，第四场效应管MP1、第五场效应管MP2和第六场效应管MP3的源极接电源VDD，第五场效应管MP2的漏极为第二路基准电流输出端Ibias2，第六场效应管MP3的栅极接第四场效应管MP1栅极，第六场效应管MP3的漏极为第一路基准电流输出端Ibias1。
在本实施例中，第一场效应管MN1、第二场效应管MN2、第三场效应管MN3为N型场效应管；所述第四场效应管MP1、第五场效应管MP2、第六场效应管MP3为P型场效应管。
门限电平控制电路120用于设定上、下电复位的门限电平值。具体地，请结合图3。
门限电平控制电路120包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一二极管D1、第二二极管D2、第三三极管D3、第一比较器Comp1、第二比较器Comp2、第三比较器Comp3、第一或非门Nor1及第二或非门Nor2。
第一电阻R1、第二电阻R2和第三电阻R3串联在第一路基准电流输出端Ibias1与地GND之间，第四电阻R4、第五电阻R5和第六电阻R6串联在电源VDD与地GND之间。
第一比较器Comp1的同向输入端ip连接在第四电阻R4与第五电阻R5之间，第一比较器Comp1的反向输入端in连接在第一电阻R1与第二电阻R2之间，第一比较器Comp1的输出端out接第一或非门Nor1的第一输入端。
第二比较器Comp2的同向输入端ip连接在第二电阻R2与第三电阻R3之间，第二比较器Comp2的反向输入端in连接在第四电阻R4与第五电阻R5之间，第二比较器Comp2的输出端out接第二或非门Nor2的第一输入端。
第三比较器Comp3的同向输入端ip和第一二极管D1的正极一起连接第一路基准电流输出端Ibias1，第三比较器Comp3的反向输入端in连接在第五电阻R5与第六电阻R6之间，第三比较器Comp3的输出端out接电容充放电电路130。
第一二极管D1的负极接第二二极管D2的正极，第二二极管D2的负极接地GND。第三三极管D3连接在第三比较器Comp3的反向输入端in与地GND之间。第一或非门Nor1的输出端接第二或非门Nor2的第二输入端，第二或非门Nor2的输出端接第一或非门Nor1的第二输入端和电容充放电电路130。
由于电流偏置电路110外接的参考电流源Ibias一般来自于芯片内部的参考电源电路，若电源VDD上电速度比芯片内部参考电压电源电路建立时间快就会造成电路失效，串联的第一二极管D1和第二二极管D2可以确保参考电压源Ibias没有建立好之前，电容充放电电路130不会产生POR信号。
电容充放电电路130用于根据门限电平控制电路120设定的门限电平值，输出POR。具体地，请结合图4。
电容充放电电路包括第七场效应管MP4、第八场效应管MP5、第九场效应管MN4、第十场效应管MN5、第一电容C1以及反相器INV。
第七场效应管MP4的源极接电源VDD，第七场效应管MP4的漏极分别接第八场效应管MP5的漏极、第九场效应管MN4的漏极、第十场效应管MN5的栅极、第一电容C1的正极以及反相器INV的输入端。第八场效应管MP5、第九场效应管MN4的源极分别接第二路基准电流输入端Ibias2和第三路基准电流输入端Ibias3，第十场效应管MN5的源极及其漏极都接地GND，第一电容C1的负极接地，反相器INV的输出端输出POR。
以下结合图1～图4说明上电复位电路的工作原理。
外接的参考电流源Ibias经过电流偏置电路110后，提供出了三路不随电源VDD波动的基准电流。第一路基准电流输出端Ibias1接至串联的第一电阻R1、第二电阻R2和第三电阻R3后，产生了较为精准的上、下门限电平。设第一路基准电流输出端Ibias1输出的电流值为I1，第一电阻R1、第二电阻R2和第三电阻R3的电阻值分别为R1、R2和R3，则上门限电平为I1×(R2+R3)，下门限电平为I1×R3，即上、下门限电平之差为I1×R2。
可以理解，在其他实施例中，还可以将串联的第二电阻R2、第三电阻R3替换为N(不小于2)个小电阻值的电阻串联，通过微调串联电阻的个数，可以获得更为精准的上、下门限电平，同时门限电平之差也可以灵活的调整，可以实现不同芯片应用场合下电源的抗干扰能力。
进一步地，配合串联的第四电阻R4、第五电阻R5及第六电阻R6，可以实现电源VDD在不同电压值时产生POR信号。如当第四电阻R4、第五电阻R5及第六电阻R6的电阻值相等时，上、下门限电平产生POR时对应的电源电压分别为1.5×I1×(R2+R3)、1.5×I1×R3。因此，第四电阻R4、第五电阻R5及第六电阻R6可以实现电源VDD产生POR信号时电压值的粗调，而第一电阻R1、第二电阻R2及第三电阻R3可以实现此电压值的精细调节。
电流偏置电路110提供的第二路基准电流输出端Ibias2、第三路基准电流输出端Ibias3输出的电流分别为电容充放电电路130中的充电电流和放电电流。此两路电流源的电流值可根据芯片实际应用环境设置。
在本实施例中，第二路基准电流输出端Ibias2输出的电流值是第三路基准电流输出端Ibias3输出的电流值的两倍，可以理解，在其他实施例中，只要保证第二路基准电流输出端Ibias2输出的电流值是第三路基准电流输出端Ibias3输出的电流值的整数倍即可。
由于偏置电流不会随电源VDD波动，则可以精确计算出充电时间为：T1＝(V1×C1)/I2。同理，放电时间也可以精确计算出来为：T2＝2×(V1-V2)×C1/I2。其中，V1为第十场效应管MN5的栅极的电压值，C1为第十场效应管MN5的电容值和第一电容C1的电容值的和，I2为第二路基准电流输出端Ibias2输出的电流值，V2为反相器INV所对应的翻转电平值。
当电源VDD上电时，第四电阻R4和第五电阻R5间电压V3成比例跟随上升，第一比较器Comp1输出为“0”,第二比较器Comp2输出为“1”，第二或非门Nor2输出为“0”，第八场效应管MP5导通，第二路基准电流输出端IBias2输出电流对第一电容C1充电，第十场效应管MN5的栅极电压上升，反向器INV输出为“0”。
当第四电阻R4和第五电阻R5间电压V3上升至下门限电平时，第一比较器Comp1输出为“0”,第二比较器Comp2输出为“0”，第二或非门Nor2输出为“0”，第二路基准电流输出端IBias2输出电流继续对第一电容C1充电，反向器INV输出依然为“0”；当第四电阻R4和第五电阻R5间电压V3上升至上门限电平时，第一比较器Comp1输出为“1”,第二比较器Comp2输出为“0”，第二或非门Nor2输出为“1”，第一电容C1开始放电，反向器INV输出为“1”，产生POR信号。
当电源VDD下电时，第四电阻R4和第五电阻R5间电压V3开始下降，当V3电压下降至上门限电平时，第一比较器Comp1输出为“0”,第二比较器Comp2输出为“0”，第二或非门Nor2输出为“1”，反向器INV输出依然为“1”；当第四电阻R4和第五电阻R5间电压V3下降至下门限电平时，第一比较器Comp1输出为“0”,第二比较器Comp2输出为“1”，第二或非门Nor2输出为“0”，反向器INV输出为“0”。
该上电复位电路上、下电仿真波形图如图5～图8所示。其中，图5和图6分别为正常情况的上、下电电源电压仿真波形图及其对应的POR信号电压仿真波形图；图7、图8分别为电源电压波动为30％时的上、下电电源电压仿真波形图及其对应的POR信号电压仿真波形图。
当电源VDD电压升高至上门限电平2.807V时，电路产生POR信号，当电源VDD电压下降至下门限电平1.567V时，POR信号立即下降为0，这就大大提高了电源电压VDD的抗干扰能力。
如图8所示，即使电源电压VDD波动30％时，也不会产生POR信号的误触发。
上述上电复位电路，所述电流偏置电路为所述门限电平控制电路和电容充放电电路提供了三路不随电源变化的基准电流，这样所述门限电平控制电路通过电流偏置电路提供的基准电流产生精确的门限电平值，所述电容充放电电路通过电流偏置电路提供的基准电流，使得电容充放电的时间也可以精确计算出来，无论在电源快速上电还是慢速上电的情况下，电容充放电电路都能产生稳定的上电复位信号。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种上电复位电路，其特征在于，包括电流偏置电路、门限电平控制电路及电容充放电电路，所述电流偏置电路用于为所述门限电平控制电路和电容充放电电路提供不随电源变化的基准电流，所述门限电平控制电路用于设定上、下电复位的门限电平值，所述电容充放电电路用于根据所述门限电平控制电路设定的所述门限电平值，输出上电复位信号；
其中，所述电流偏置电路包括第一路基准电流输出端、第二路基准电流输出端和第三路基准电流输出端，所述第一路基准电流输出端用于与所述门限电平控制电路连接，所述第二路基准电流输出端和第三路基准电流输出端用于与所述电容充放电电路连接；所述第二路基准电流输出端和所述第三路基准电流输出端输出的电流分别为电容充放电电路中的充电电流和放电电流。
2.根据权利要求1所述的上电复位电路，其特征在于，所述电流偏置电路包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第六场效应管；
所述第一场效应管的栅极与其漏极相连，所述第一场效应管的漏极外接参考电流源，所述第一场效应管、第二场效应管和第三场效应管的源极接地；所述第二场效应管的栅极接第一场效应管的栅极，所述第二场效应管的漏极接所述第四场效应管的漏极，所述第三场效应管的栅极接所述第一场效应管的栅极，所述第三场效应管的漏极为所述第三路基准电流输出端，所述第四场效应管、第五场效应管和第六场效应管的源极接电源，所述第四场效应管的栅极接第四场效应管的漏极,所述第五场效应管的栅极接第四场效应管的栅极，所述第五场效应管的漏极为所述第二路基准电流输出端，所述第六场效应管的栅极接第四场效应管的栅极，所述第六场效应管的漏极为所述第一路基准电流输出端。
3.根据权利要求2所述的上电复位电路，其特征在于，所述第一场效应管、第二场效应管、第三场效应管为N型场效应管；所述第四场效应管、第五场效应管、第六场效应管为P型场效应管。
4.根据权利要求1所述的上电复位电路，其特征在于，所述门限电平控制电路包括串联的第一二极管和第二二极管，所述第一二极管的正极连接所述第一路基准电流输出端，所述第一二极管的负极接所述第二二极管的正极，所述第二二极管的负极接地。
5.根据权利要求4所述的上电复位电路，其特征在于，所述门限电平控制电路还包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第三三极管、第一比较器、第二比较器、第三比较器、第一或非门及第二或非门；
所述第一电阻、第二电阻和第三电阻串联在所述第一路基准电流输出端与地之间，所述第四电阻、第五电阻和第六电阻串联在电源与地之间；
所述第一比较器的同向输入端连接在所述第四电阻与第五电阻之间；所述第一比较器的反向输入端连接在所述第一电阻与第二电阻之间，所述第一比较器的输出端接所述第一或非门的第一输入端；
所述第二比较器的同向输入端连接在所述第二电阻与第三电阻之间，所述第二比较器的反向输入端连接在所述第四电阻与第五电阻之间，所述第二比较器的输出端接所述第二或非门的第一输入端；
所述第三比较器的同向输入端连接所述第一路基准电流输出端，所述第三比较器的反向输入端连接在所述第五电阻与第六电阻之间，所述第三比较器的输出端接所述电容充放电电路；
所述第三三极管连接在所述第三比较器的反向输入端与地之间；所述第一或非门的输出端接所述第二或非门的第二输入端，所述第二或非门的输出端接所述第一或非门的第二输入端和所述电容充放电电路。
6.根据权利要求1所述的上电复位电路，其特征在于，所述电容充放电电路包括第七场效应管、第八场效应管、第九场效应管、第十场效应管、第一电容以及反相器；
所述第七场效应管的源极接电源，所述第七场效应管的漏极分别接所述第八场效应管的漏极、所述第九场效应管的漏极、所述第十场效应管的栅极、所述第一电容的正极以及所述反相器的输入端，所述第八场效应管、第九场效应管的源极分别接所述第二路基准电流输入端和第三路基准电流输入端，所述第十场效应管的源极及其漏极都接地，所述第一电容的负极接地，所述反相器的输出端输出上电复位信号。
7.根据权利要求6所述的上电复位电路，其特征在于，所述第七场效应管、第八场效应管为P型场效应管，所述第九场效应管、第十场效应管为N型场效应管。
8.根据权利要求6所述的上电复位电路，其特征在于，所述第一电容为M I M电容。
9.根据权利要求1所述的上电复位电路，其特征在于，所述第二路基准电流输出端输出的电流值是第三路基准电流输出端输出的电流值的整数倍。
CN201510045235.7A 2015-01-28 2015-01-28 上电复位电路 Active CN105991119B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510045235.7A CN105991119B (zh) 2015-01-28 2015-01-28 上电复位电路
PCT/CN2015/089877 WO2016119471A1 (zh) 2015-01-28 2015-09-17 上电复位电路
US15/731,768 US10340912B2 (en) 2015-01-28 2015-09-17 Power on reset circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510045235.7A CN105991119B (zh) 2015-01-28 2015-01-28 上电复位电路

Publications (2)

Publication Number Publication Date
CN105991119A CN105991119A (zh) 2016-10-05
CN105991119B true CN105991119B (zh) 2019-01-04

Family

ID=56542332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510045235.7A Active CN105991119B (zh) 2015-01-28 2015-01-28 上电复位电路

Country Status (3)

Country Link
US (1) US10340912B2 (zh)
CN (1) CN105991119B (zh)
WO (1) WO2016119471A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107547074B (zh) * 2017-08-04 2020-08-04 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种上电复位电路
CN109004922B (zh) * 2018-06-26 2022-03-04 珠海市杰理科技股份有限公司 复位电路
CN110429930B (zh) * 2019-08-29 2024-05-14 广东华芯微特集成电路有限公司 下电复位电路及电源装置
KR20210037309A (ko) 2019-09-27 2021-04-06 삼성전자주식회사 컨트롤 ic의 리셋을 제어하는 전자 장치 및 방법
CN115373499B (zh) * 2022-10-25 2023-04-14 荣耀终端有限公司 复位电路及电子设备
CN117749150B (zh) * 2024-02-19 2024-04-19 北京中天星控科技开发有限公司成都分公司 一种快慢上电复位电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515523B1 (en) * 2001-05-23 2003-02-04 National Semiconductor Corporation Method and apparatus for generating a power-on reset with an adjustable falling edge for power management
JP2008048298A (ja) * 2006-08-21 2008-02-28 Renesas Technology Corp 半導体集積回路装置
CN103633974A (zh) * 2013-12-04 2014-03-12 安徽理工大学 一种具有固定阻容时间延迟特性的上电复位电路
CN103997323A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种低功耗高稳定性的复位电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137324A (en) * 1998-06-02 2000-10-24 Advanced Micro Devices, Inc. Precision power-on reset circuit with improved accuracy
KR100492801B1 (ko) * 2002-11-14 2005-06-07 주식회사 하이닉스반도체 리셋신호 발생회로 및 이를 이용한 불휘발성 강유전체메모리 장치
US7348814B2 (en) * 2004-08-24 2008-03-25 Macronix International Co., Ltd. Power-on reset circuit
JP5637096B2 (ja) * 2011-08-10 2014-12-10 株式会社デンソー バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路
US8536907B2 (en) * 2011-09-24 2013-09-17 Issc Technologies Corp. Power on reset signal generating apparatus and method
CN103427812B (zh) 2012-05-25 2015-04-01 国家电网公司 一种上电复位电路及其方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515523B1 (en) * 2001-05-23 2003-02-04 National Semiconductor Corporation Method and apparatus for generating a power-on reset with an adjustable falling edge for power management
JP2008048298A (ja) * 2006-08-21 2008-02-28 Renesas Technology Corp 半導体集積回路装置
CN103633974A (zh) * 2013-12-04 2014-03-12 安徽理工大学 一种具有固定阻容时间延迟特性的上电复位电路
CN103997323A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种低功耗高稳定性的复位电路

Also Published As

Publication number Publication date
WO2016119471A1 (zh) 2016-08-04
US20180375512A1 (en) 2018-12-27
US10340912B2 (en) 2019-07-02
CN105991119A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
CN105991119B (zh) 上电复位电路
CN101882926B (zh) 一种恒流驱动芯片上电复位电路
CN204465489U (zh) 一种新型低压上电复位电路
CN105988495A (zh) 一种ldo过冲保护电路
CN105281726A (zh) 一种新型上电复位电路
CN111638744B (zh) 一种电流频率转换电路
CN104579263A (zh) 一种高响应速度、低温度系数的复位电路
CN108667443B (zh) 一种上电复位电路
CN104714193A (zh) 一种高精度低功耗电源毛刺检测电路
CN110462415A (zh) 毛刺信号检测电路、安全芯片和电子设备
CN104466912B (zh) 一种具有短路保护的线性稳压器
CN110957713B (zh) 一种静电放电箝位电路
CN104682931B (zh) 一种电压可调的上电掉电复位电路
CN105005346B (zh) 负电压箝位电路
CN106936304B (zh) 一种适用于推挽输出级ldo的电流限制电路
CN106300248B (zh) 一种电流控制方式的欠压保护电路
CN209709677U (zh) 一种高效率电流检测和限流功能的保护电路
CN106505980B (zh) 电压探测电路以及上电复位电路
CN104935154B (zh) 一种降压转换器的自举电路
CN106374888A (zh) 一种基于反相器环路振荡的三角波发生器
CN203405751U (zh) 一种新型的稳压器电路结构
CN203554401U (zh) 高响应速度、低温度系数的复位电路
CN207283519U (zh) 一种复位延迟电路
KR102628843B1 (ko) 정전 검출 회로
CN201541247U (zh) 一种集成电路芯片的上电复位装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant