CN105991007A - 参数控制方法以及使用其的集成电路 - Google Patents

参数控制方法以及使用其的集成电路 Download PDF

Info

Publication number
CN105991007A
CN105991007A CN201510087970.4A CN201510087970A CN105991007A CN 105991007 A CN105991007 A CN 105991007A CN 201510087970 A CN201510087970 A CN 201510087970A CN 105991007 A CN105991007 A CN 105991007A
Authority
CN
China
Prior art keywords
impedance
group
setting
pin
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510087970.4A
Other languages
English (en)
Other versions
CN105991007B (zh
Inventor
陈佐民
涂荣杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eosmem Corp
Plinway Technology Co ltd
PanJit International Inc
Original Assignee
Eosmem Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eosmem Corp filed Critical Eosmem Corp
Publication of CN105991007A publication Critical patent/CN105991007A/zh
Application granted granted Critical
Publication of CN105991007B publication Critical patent/CN105991007B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H03L5/02—Automatic control of voltage, current, or power of power
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明关于一种参数控制方法以及使用其的集成电路。此参数控制方法包括下列步骤：提供第一组至第N组阻抗组与第一个到第N个第一设定的对应关系，其中，每一组阻抗组包括K个子阻抗；提供第一个至第K个子阻抗与第一个到第K个第二设定的对应关系；检测一设定接脚所耦接的阻抗值；根据设定接脚所检测到的阻抗值与上述第一组至第N组阻抗组进行比对，找出所对应的一特定阻抗组，选择一特定第一设定；根据设定接脚所检测到的阻抗值与上述特定阻抗组的第一至第K子阻抗进行比对，找出所对应的一特定子阻抗，选择一特定第二设定；以及根据特定第一设定与特定第二设定，运作集成电路。本发明用以在少数脚位的基础上，可以控制集成电路的多数个参数。

Description

参数控制方法以及使用其的集成电路
技术领域
本发明关于一种集成电路的技术，更进一步来说，本发明关于一种参数控制方法以及使用其的集成电路。
背景技术
晶体管发明并大量生产之后，各式固态半导体元件如二极管、晶体管等大量使用，取代了真空管在电路中的功能与角色。到了20世纪中后期半导体制造技术进步，使得集成电路成为可能。相对于手工组装电路使用个别的分立电子元件，集成电路可以把很大数量的微晶体管整合到一个小晶片，是一个巨大的进步。集成电路的规模生产能力，可靠性，电路设计的模组化方法确保了快速采用标准化集成电路代替了设计使用离散晶体管。
集成电路的应用非常广泛，可使用于几乎所有的电器和电子设备或装置，执行各类功能，如存储器、微处理器、逻辑、类比与其他个别元件。其应用一般分为电脑及周边设备、办公自动化设备、消费性产品、通讯、汽车、工业及其他应用等。
一般集成电路，即使电路几乎相同，常常会有根据不同厂商、不同应用，需要不同的设定，例如操作频率等等。然而，若仅为了这些设定，集成电路设计厂商生产实质电路相同而操作设定不同的集成电路，不符和成本。因此，集成电路常常会有一个特殊脚位用以进行操作设定。图1绘示为现有技术的集成电路100的脚位图。请参考图1，此集成电路100用于电源控制，其脚位包括栅极(开关)控制接脚VG、电流感测接脚ICS、电源接脚VCC、接地接脚GND、反馈接脚VFB以及切换频率控制接脚OSC。开关控制接脚VG输出脉波宽度调变信号PWM用来控制主开关的导通截止。反馈接脚VFB用来接收反馈信号。电源接脚VCC与接地接脚GND用以接收电源控制集成电路100的操作电压。切换频率控制接脚OSC根据其所耦接的频率决定电路101的阻抗大小，决定电源控制集成电路100的操作频率。
虽然借由额外的切换频率控制接脚OSC，使设计者可以控制电源控制集成电路100的运作频率。然而，现有技术的集成电路一个设定必须要浪费一个接脚。若需要进行多个设定，则必须要有多个接脚，造成接脚的浪费与产品体积的增加。因此，申请人提出一种利用一个接脚可以进行多个设定的方式。
发明内容
本发明的一目的在于提供一种参数控制方法及使用其的集成电路，用以在少数脚位的基础上，可以控制集成电路的多数个参数。
有鉴于此，本发明提供一种参数控制方法，此参数控制方法包括下列步骤：提供第一组至第N组阻抗组与第一个到第N个第一设定的对应关系，其中，每一组阻抗组包括K个子阻抗；提供第一个至第K个子阻抗与第一个到第K个第二设定的对应关系；检测一设定接脚所耦接的阻抗值；根据该设定接脚所检测到的阻抗值与上述第一组至第N组阻抗组进行比对，找出所对应的一特定阻抗组，选择一特定第一设定；根据该设定接脚所检测到的阻抗值与上述特定阻抗组的第一至第K子阻抗进行比对，找出所对应的一特定子阻抗，选择一特定第二设定；以及根据该特定第一设定与该特定第二设定，运作该集成电路。
本发明另外提供一种集成电路，此集成电路包括一设定接脚、一阻抗量测电路以及一阻抗-设定转换电路。阻抗量测电路耦接上述设定接脚，用以检测上述设定接脚的阻抗。阻抗-设定转换电路耦接上述阻抗量测电路，根据上述设定接脚的阻抗，以决定上述集成电路的一运作设定，其中，上述阻抗-设定转换电路内部储存有第一组至第N组阻抗组与第一个到第N个第一设定的对应关系，其中，每一组阻抗组包括K个子阻抗。另外，上述阻抗-设定转换电路内部储存有第一至第K子阻抗与第一个到第K个第二设定的对应关系。再者，上述阻抗-设定转换电路根据上述设定接脚所检测到的阻抗值与上述第一组至第N组阻抗组进行比对，找出所对应的一特定阻抗组，选择一特定第一设定。另外，上述阻抗-设定转换电路根据上述设定接脚所检测到的阻抗值与上述特定阻抗组的第一至第K子阻抗进行比对，找出所对应的一特定子阻抗，选择一特定第二设定。之后，上述集成电路根据上述特定第一设定与上述特定第二设定，进行运作，其中，N与K为自然数。
依照本发明较佳实施例所述的参数控制方法以及使用其的集成电路，上述集成电路还包括一第二设定接脚，其中，上述第二设定接脚耦接上述阻抗量测电路，且上述阻抗量测电路用以检测上述第二设定接脚的阻抗。其中，上述阻抗-设定转换电路内部储存有第一组至第N组第二阻抗组与第一个到第N个第三设定的对应关系，其中，每一组第二阻抗组包括K个第二子阻抗；另外，上述阻抗-设定转换电路内部储存有第一个至第K个子阻抗以及第一个至第K个第二子阻抗与K2个第二设定的对应关系，其中，第I个子阻抗与第J个第二子阻抗对应第(I，J)个第二设定。上述阻抗量测电路根据第二设定接脚所检测到的阻抗值与上述第一组至第N组第二阻抗组进行比对，找出所对应的一特定第二阻抗组，选择一特定第三设定。之后，上述阻抗量测电路根据设定接脚所检测到的阻抗值与上述特定阻抗组的第一个至第K个子阻抗进行比对，并且根据上述第二设定接脚所检测到的阻抗值与上述特定阻抗组的第一个至第K个子阻抗进行比对，找出所对应的上述特定子阻抗以及第二特定子阻抗，选择一特定第二设定。
依照本发明较佳实施例所述的参数控制方法以及使用其的集成电路，上述集成电路是一电源控制集成电路，且上述设定接脚是一开关控制接脚，上述设定接脚所耦接的阻抗值是防浮接电阻的阻抗值，且上述第二设定接脚是电流感测接脚，上述第二设定接脚所耦接的阻抗值是耦接该电流感测接脚的低通滤波器的电阻的阻抗值，其中，上述参数控制方法是在上述电源控制集成电路启动时执行。
本发明的精神在于在集成电路内部设置一阻抗-设定转换电路，且在阻抗-设定转换电路中设立以N组阻抗对应N组第一设定，每一组阻抗又细分为K个阻抗，K个阻抗又对应K个第二设定。借此，集成电路便可以用少数个脚位进行多数个设定。因此，可以节省设定所需要的脚位。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示为现有技术的返驰式电源供应器的电路图。
图2绘示为本发明的第一实施例的集成电路的电路方块图。
图3绘示为本发明的第二实施例的集成电路的电路方块图。
图4绘示为本发明的第三实施例的电源控制集成电路的电路方块图。
图5绘示为本发明第三实施例的切换频率对负载的关系图。
图6绘示为本发明第四实施例的参数控制方法的流程图。
符号说明：
100：集成电路；
VG：栅极(开关)控制接脚；
ICS：电流感测接脚；
VCC：电源接脚；
GND：接地接脚；
VFB：反馈接脚；
OSC：切换频率控制接脚；
PWM：脉波宽度调变信号；
101：频率决定电路；
SPIN：设定接脚；
201、301、501：阻抗量测电路；
202、302、502：阻抗-设定转换电路；
203、303：功能电路；
RSET：设定电阻；
SPIN1：第一设定接脚；
SPIN2：第二设定接脚；
RSET1：第一设定电阻；
RSET2：第二设定电阻；
400：电源转换器；
401：本发明较佳实施例的电源控制集成电路；
402：变压器；
403：切换开关；
404：反馈电路；
405：电流感测电阻；
406：整流滤波电路；
407：防浮接电阻；
408：RC低通滤波器；
503：操作输出电路；
S600～S606：本发明实施例的各步骤。
具体实施方式
在说明书及权利要求范围当中使用了某些词汇来指称特定的元件。所属领域中的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
第一实施例
图2绘示为本发明的第一实施例的集成电路的电路方块图。请参考图2，此集成电路包括一设定接脚SPIN、一阻抗量测电路201、一阻抗-设定转换电路202以及功能电路203。为了简单说明本发明，图式中还绘示了一设定电阻RSET。
表一表示第一实施例的阻抗-设定转换电路202的内部所储存的阻抗与设定的对应关系。在此第一实施例中，第一组阻抗组Group1包括16KΩ以及18KΩ；第二阻抗组Group2包括20KΩ以及22KΩ；第三阻抗组Group3包括24KΩ以及27KΩ。由于共有三组阻抗，第一设定具有三个选项，分别是第一选项S11、第二选项S12以及第三选项S13。每一组阻抗组具有两个子阻抗，因此，第二设定具有两个选项，分别是第一选项S21以及第二选项S22。
表一
假设产品设计者需要此集成电路运作于第一设定内的第二选项S12以及第二设定内的第一选项S21，产品设计者只需要在此集成电路的设定接脚SPIN耦接20KΩ的设定电阻RSET。之后，上述集成电路的阻抗量测电路201测量到设定电阻RSET为20KΩ，并通知阻抗-设定转换电路202。阻抗-设定转换电路202借由例如查表的方式，找到20KΩ对应第二阻抗组，并且对应第二阻抗组的第一个子阻抗。阻抗-设定转换电路202便会输出控制信号CTRL给功能电路203，使集成电路依照第一设定内的第二选项S12以及第二设定内的第一选项S21进行运作。
第二实施例
图3绘示为本发明的第二实施例的集成电路的电路方块图。请参考图3，此集成电路包括一第一设定接脚SPIN1、第二设定接脚SPIN2、一阻抗量测电路301、一阻抗-设定转换电路302以及功能电路303。为了简单说明本发明，图式中还绘示了一第一设定电阻RSET1以及第二设定电阻RSET2。
表二表示第二实施例的阻抗-设定转换电路202的内部所储存的阻抗与第一设定、第二设定的对应关系。在此第二实施例中，第一组阻抗组包括16KΩ以及18KΩ；第二阻抗组包括20KΩ以及22KΩ；第三阻抗组包括24KΩ以及27KΩ。由于共有三组阻抗，第一设定具有三个选项，分别是第一选项S11、第二选项S12以及第三选项S13。第-二组阻抗组包括20KΩ以及24KΩ；第二阻抗组包括30KΩ以及36KΩ；第三阻抗组包括43KΩ以及47KΩ。由于共有三组阻抗，第二设定也具有三个选项，分别是第一选项S21、第二选项S22以及第三选项S23。
表二
第三设定 RSET1L RSET1H
RSET2L LL HL
RSET2H LH HH
表三
表三表示第二实施例的阻抗-设定转换电路202的内部所储存的阻抗与第三设定的对应关系。由表二可以看出，每一组阻抗组具有两个子阻抗，在此实施例中，每一组阻抗分别代表逻辑(H)与逻辑(L)。因此，第二设定具有四个选项，分别是第一选项LL、第二选项LH、第三选项HL以及第四选项HH。
假设产品设计者需要此集成电路运作于第一设定内的第二选项S12、第二设定内的第三选项S23以及第三设定的第四选项，产品设计者只需要在此集成电路的第一设定接脚SPIN1耦接22KΩ的第一设定电阻RSET1。第二设定接脚SPIN2耦接47KΩ的第二设定电阻RSET2。之后，上述集成电路的阻抗量测电路201测量到第一设定电阻RSET1为22KΩ，且第二设定电阻RSET2为47KΩ，并通知阻抗-设定转换电路202。阻抗-设定转换电路202借由例如查表的方式，找到22KΩ对应第二阻抗组，并且对应第二阻抗组的第二个子阻抗，同时，阻抗-设定转换电路202找到47KΩ对应第三阻抗组，并且对应第三阻抗组的第二个子阻抗。阻抗-设定转换电路202便会输出控制信号CTRL给功能电路203，使集成电路依照第一设定内的第二选项S12、第二设定内的第三选项S23以及第三设定的第四选项HH进行运作。
由上述实施例可以看出，本发明可以用较少的脚位执行较多的设定。另外，上述实施例每组的阻抗有两个，因此第三设定仅能有四个选项。然而，所属技术领域的技术人员，参考上述实施例后，应当了解，若每组的阻抗改为三个，第三设定便可以有九个选项。本发明不以上数数字为限。
另外，上述实施例虽然是以三种设定为例，然而，所属技术领域的技术人员应当知道，本发明的两个脚位可以进行四种设定。然而，在此实施例中，选择了增加第三设定的数目，舍弃了第四设定。此为集成电路设计者在设计上的选择，在此不予赘述。
第三实施例
上述实施例是以较为广义的方式说明本发明，以下以电源供应器所使用的电源控制集成电路作为实施例以说明本发明的精神。图4绘示为本发明的第三实施例的电源供应器的电路方块图。请参考图4，此电源供应器包括一电源转换器400以及本发明较佳实施例的电源控制集成电路401。电源转换器400包括一变压器402、一切换开关403、反馈电路404、电流感测电阻405、整流滤波电路406、防浮接电阻407以及一RC低通滤波器408。电源控制集成电路401包括开关控制接脚VG、电流感测接脚ICS、电源接脚VCC、接地接脚GND以及反馈接脚Vfb。
电流感测电阻405耦接在切换开关403与接地之间，用以进行电流补偿。切换开关403的漏极耦接在变压器402的一次侧。切换开关403的源极耦接电流感测电阻405。切换开关403的栅极耦接电源控制集成电路401的开关控制接脚VG。防浮接电阻407耦接于切换开关403的栅极与接地之间，用以防止切换开关403的栅极浮接。RC低通滤波器408耦接于电流感测电阻405与电源控制集成电路401的电流感测接脚ICS之间，用以对电流感测信号进行低通滤波，去除杂讯。
上述第三实施例中，电源控制集成电路401未配置控制内部参数的脚位。以下在此说明本发明的第三实施例如何进行参数控制。图5绘示为本发明第三实施例的电源控制集成电路的电路方块图。请参考图5，在此实施例中，电源控制集成电路包括一开关控制接脚VG、一电流感测接脚ICS、一阻抗量测电路501、一阻抗-设定转换电路502以及一操作输出电路503。
开关控制接脚VG用以耦接上述切换开关403的栅极。电流感测接脚ICS用以耦接上述RC低通滤波器408的输出端。阻抗量测电路501耦接开关控制接脚VG以及电流感测接脚ICS，用以在电源控制集成电路启动时，分别检测开关控制接脚VG以及电流感测接脚ICS的阻抗。阻抗-设定转换电路502耦接阻抗量测电路501。在此实施例中，阻抗-设定转换电路502例如是一个查找表(LUT，Look Up Table)电路。内部储存有开关控制接脚VG的阻抗以及电流感测接脚ICS的阻抗对切换频率的控制关系。
举例来说，在本实施例中，电源控制集成电路401内部有切换频率、过电流保护时间以及进入省电模式的反馈电压需要进行设置。同样的在此实施例中，以两个可以变动，且不影响电路操作的电阻作为设置用电组。由上面的电路可以看到，上述防止浮接电阻407是可以变动的，且不会影响到整体电路操作。另外，上述电流感测接脚所耦接的低通滤波器408的电阻，亦属于可以变动的，且不会影响到整体电路操作的电阻。在此，第三实施例采用上述两个电阻进行电源控制集成电路的设定。
表四
表四表示第三实施例的阻抗-设定转换电路502的内部所储存的阻抗与设定的对应关系。在此表四中，FSW代表切换频率；OCP表示过电流保护；RFL表示防止浮接电阻的电阻值；RCSF表示低通滤波器的电阻的电阻值。由上表可以看出，借由上述防止浮接电阻是RFL可以对切换频率进行60KHz、80KHz、100KHz的选择。另外，由上表可以看出，借由上述低通滤波器的电阻RCSF可以对过电流保护的时间进行500ms、1000ms、1500ms的选择。
表五则是表示了可程序化的省电模式的反馈电压对上述表四的电阻的关系。请参考表五，VFB表示反馈电压，反馈电压与电源供应器输出负载相关。接下来，请同时参考表四与表五，在表四中，S1L为阻抗16KΩ，S1H为阻抗18KΩ，且S1L与S1H同样对应60KHz；M1L为阻抗20KΩ，M1H为阻抗24KΩ，且M1L与M1H同样对应500ms。然而，借由表五可以看出，当由开关控制接脚VG所量测到的阻抗RFL为16KΩ且由电流感测接脚ICS所量测到的阻抗RCSF为20KΩ时，省电模式的反馈电压为V1，也就是说，反馈电压到达电压V1时，电源控制集成电路401进入省电模式。同样的道理，当由开关控制接脚VG所量测到的阻抗RFL为22KΩ且由电流感测接脚ICS所量测到的阻抗RCSF为36KΩ时，省电模式的反馈电压为V4，也就是说，反馈电压到达电压V4时，电源控制集成电路401进入省电模式。
VFB SL SH
ML V1 V3
MH V2 V4
表五
再者，为了不影响电源控制集成电路401的运作，在此实施例中，阻抗量测电路501、阻抗-设定转换电路502以及操作输出电路503皆是在电源控制集成电路401启动时，读取上述防止浮接电阻RFL以及低通滤波器的电阻RCSF的电阻值，以完成上述设定。
由上所述，由于脚位与元件是原本电源供应器中所需要的元件，且防浮接电阻407以及RC低通滤波器408的电阻的电阻值的选取上具有弹性，因此，设计者可以根据表四与表五选取电阻，以上述三种设定。不会因为电阻的电阻值的变化而影响整体电路操作。
再者，由于电流感测电阻，一般来说，电阻值约为0.3Ω～1Ω，因此，阻抗量测电路501通过电流感测接脚ICS所测量到的阻抗相当于RC低通滤波器的阻抗，电流感测电阻的电阻值相对于RC低通滤波器的阻抗值是可忽略的。
上述实施例虽然是以电源控制集成电路启动时进行对电源控制集成电路的设定，然而，上述实施例仅是一个较佳实施方式。本领域技术人员应当知道，集成电路的设定，亦可以不需在启动时，进行设定，也可以在平常运作时，进行设定。故本发明不以此为限。
第四实施例
综合上述实施例，本发明可以被归纳成一个参数控制方法。图6绘示为本发明第四实施例的参数控制方法的流程图。请参考图6，此低脚位参数控制方法包括下列步骤：
步骤S600：开始。
步骤S601：提供第一组至第N组阻抗组与第一个到第N个第一设定的对应关系，其中，每一组阻抗组包括K个子阻抗。
步骤S602：提供第一个至第K个子阻抗与第一个到第K个第二设定的对应关系。
步骤S603：检测一设定接脚所耦接的阻抗值。
步骤S604：根据设定接脚所检测到的阻抗值与上述第一组至第N组阻抗组进行比对，找出所对应的一特定阻抗组，选择一特定第一设定。
步骤S605：根据设定接脚所检测到的阻抗值与上述特定阻抗组的第一至第K子阻抗进行比对，找出所对应的一特定子阻抗，选择一特定第二设定。
步骤S606：根据特定第一设定与特定第二设定，运作集成电路。
同样的道理，当有两个接脚时，上面步骤就会有第三设定甚至第四设定，如上述第二实施例。在此不予赘述。
综上所述，本发明的精神在于在集成电路内部设置一阻抗-设定转换电路，且在阻抗-设定转换电路中设立以N组阻抗对应N组第一设定，每一组阻抗又细分为K个阻抗，K个阻抗又对应K个第二设定。借此，集成电路便可以用少数个脚位进行多数个设定。因此，可以节省设定所需要的脚位。
在较佳实施例的详细说明中所提出的具体实施例仅用以方便说明本发明的技术内容，而非将本发明狭义地限制于上述实施例，在不超出本发明的精神及权利要求范围的情况，所做的种种变化实施，皆属于本发明的范围。因此本发明的保护范围当视权利要求范围所界定的为准。

Claims (6)

1.一种参数控制方法，用以在不增加一集成电路的脚位数目，控制其内部参数，此参数控制方法包括：
提供第一组至第N组阻抗组与第一个到第N个第一设定的对应关系，其中，每一组阻抗组包括K个子阻抗；
提供第一个至第K个子阻抗与第一个到第K个第二设定的对应关系；
检测一设定接脚所耦接的阻抗值；
根据该设定接脚所检测到的阻抗值与上述第一组至第N组阻抗组进行比对，找出所对应的一特定阻抗组，选择一特定第一设定；
根据该设定接脚所检测到的阻抗值与上述特定阻抗组的第一至第K子阻抗进行比对，找出所对应的一特定子阻抗，选择一特定第二设定；以及
根据该特定第一设定与该特定第二设定，运作该集成电路，
其中，N与K为自然数。
2.如权利要求1所记载的参数控制方法，其中，该集成电路还包括一第二设定接脚，且该参数控制方法还包括：
提供第一组至第N组第二阻抗组与第一个到第N个第三设定的对应关系，其中，每一组第二阻抗组包括K个第二子阻抗；
提供第一个至第K个子阻抗以及第一个至第K个第二子阻抗与K2个第二设定的对应关系，其中，第I个子阻抗与第J个第二子阻抗对应第(I，J)个第二设定；
检测该第二设定接脚所耦接的阻抗值；
根据该第二设定接脚所检测到的阻抗值与上述第一组至第N组第二阻抗组进行比对，找出所对应的一特定第二阻抗组，选择一特定第三设定；以及
根据该设定接脚所检测到的阻抗值与上述特定阻抗组的第一个至第K个子阻抗进行比对，并且根据该第二设定接脚所检测到的阻抗值与上述特定阻抗组的第一个至第K个子阻抗进行比对，找出所对应的该特定子阻抗以及一第二特定子阻抗，选择一特定第二设定，
其中，I与J为自然数。
3.如权利要求2所记载的参数控制方法，其中，该集成电路是一电源控制集成电路，该设定接脚是一开关控制接脚，该设定接脚所耦接的阻抗值是防浮接电阻的阻抗值，且该第二设定接脚是电流感测接脚，该第二设定接脚所耦接的阻抗值耦接该电流感测接脚的低通滤波器的电阻的阻抗值，其中，该参数控制方法在该电源控制集成电路启动时执行。
4.一种集成电路，包括：
一设定接脚；
一阻抗量测电路，耦接该设定接脚，用以检测该设定接脚的阻抗；以及
一阻抗-设定转换电路，耦接该阻抗量测电路，根据该设定接脚的阻抗，以决定集成电路的一运作设定，
其中，该阻抗-设定转换电路内部储存有第一组至第N组阻抗组与第一个到第N个第一设定的对应关系，其中，每一组阻抗组包括K个子阻抗；
其中，该阻抗-设定转换电路内部储存有第一至第K子阻抗与第一个到第K个第二设定的对应关系；
其中，该阻抗-设定转换电路根据该设定接脚所检测到的阻抗值与上述第一组至第N组阻抗组进行比对，找出所对应的一特定阻抗组，选择一特定第一设定；
其中，该阻抗-设定转换电路根据该设定接脚所检测到的阻抗值与上述特定阻抗组的第一至第K子阻抗进行比对，找出所对应的一特定子阻抗，选择一特定第二设定；以及
其中，该集成电路根据该特定第一设定与该特定第二设定，进行运作，
其中，N与K为自然数。
5.如权利要求4所记载的集成电路，其中，该集成电路还包括：
一第二设定接脚，其中，该第二设定接脚耦接该阻抗量测电路，且该阻抗量测电路用以检测该第二设定接脚的阻抗；
其中，该阻抗-设定转换电路内部储存有第一组至第N组第二阻抗组与第一个到第N个第三设定的对应关系，其中，每一组第二阻抗组包括K个第二子阻抗；
其中，该阻抗-设定转换电路内部储存有第一个至第K个子阻抗以及第一个至第K个第二子阻抗与K2个第二设定的对应关系，其中，第I个子阻抗与第J个第二子阻抗对应第(I，J)个第二设定；
其中，该阻抗量测电路检测第二设定接脚所耦接的阻抗值；
其中，该阻抗-设定转换电路根据该第二设定接脚所检测到的阻抗值与上述第一组至第N组第二阻抗组进行比对，找出所对应的一特定第二阻抗组，选择一特定第三设定；以及
其中，该阻抗-设定转换电路根据该设定接脚所检测到的阻抗值与上述特定阻抗组的第一个至第K个子阻抗进行比对，并且根据该第二设定接脚所检测到的阻抗值与上述特定阻抗组的第一个至第K个子阻抗进行比对，找出所对应的该特定子阻抗以及一第二特定子阻抗，选择一特定第二设定，
其中，I与J为自然数。
6.如权利要求5所记载的集成电路，其中，该集成电路是一电源控制集成电路，该设定接脚是一开关控制接脚，该设定接脚所耦接的阻抗值是防浮接电阻的阻抗值，且该第二设定接脚是电流感测接脚，该第二设定接脚所耦接的阻抗值耦接该电流感测接脚的低通滤波器的电阻的阻抗值。
CN201510087970.4A 2014-11-27 2015-02-26 参数控制方法以及使用其的集成电路 Expired - Fee Related CN105991007B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103141328 2014-11-27
TW103141328A TWI533573B (zh) 2014-11-27 2014-11-27 參數控制方法以及使用其之積體電路

Publications (2)

Publication Number Publication Date
CN105991007A true CN105991007A (zh) 2016-10-05
CN105991007B CN105991007B (zh) 2019-05-31

Family

ID=56079844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510087970.4A Expired - Fee Related CN105991007B (zh) 2014-11-27 2015-02-26 参数控制方法以及使用其的集成电路

Country Status (3)

Country Link
US (1) US9490816B2 (zh)
CN (1) CN105991007B (zh)
TW (1) TWI533573B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09264924A (ja) * 1996-03-28 1997-10-07 Nec Yamaguchi Ltd Ｉｃ検査装置
CN103472347A (zh) * 2012-06-08 2013-12-25 富泰华工业（深圳）有限公司 辅助测试电路及具有该辅助测试电路的芯片及电路板
CN103714850A (zh) * 2012-09-28 2014-04-09 美国亚德诺半导体公司 用于集成电路的数字配置的装置和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602627B2 (en) * 2005-04-28 2009-10-13 Origin Electric Company, Limited. Electrical power source, operational method of the same, inverter and operational method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09264924A (ja) * 1996-03-28 1997-10-07 Nec Yamaguchi Ltd Ｉｃ検査装置
CN103472347A (zh) * 2012-06-08 2013-12-25 富泰华工业（深圳）有限公司 辅助测试电路及具有该辅助测试电路的芯片及电路板
CN103714850A (zh) * 2012-09-28 2014-04-09 美国亚德诺半导体公司 用于集成电路的数字配置的装置和方法

Also Published As

Publication number Publication date
CN105991007B (zh) 2019-05-31
TWI533573B (zh) 2016-05-11
US20160156359A1 (en) 2016-06-02
TW201620235A (zh) 2016-06-01
US9490816B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
CN106855731B (zh) 双模稳压器电路
US8373406B2 (en) Electrical power quality test circuitry and method
CN103236787A (zh) 一种电容放电方法及放电电路
CN103326568A (zh) 电源控制电路及使用该电源控制电路的环路测试装置
CN105794111B (zh) 在加电和断电序列期间控制电流
US20120218003A1 (en) Systems and Methods for Current Sensing
CN103209506A (zh) 低压旁路取电的交流直接驱动led的方法与集成电路
CN103091590A (zh) 一种串联电容检测方法和设备
CN103812335A (zh) 电子装置、电力供给装置及电力供给方法
CN103777047A (zh) 阻抗源量程调节设备和方法
CN107769519A (zh) 功率变换器的控制电路和控制方法
CN215449506U (zh) 一种电源芯片的测试装置
CN104714176A (zh) 降低涌浪电流的电源测试装置及其控制方法
JP2008232667A (ja) 半導体試験装置および試験方法
CN105991007A (zh) 参数控制方法以及使用其的集成电路
CN108181578A (zh) 一种开关设备的检测电路、检测方法及io控制器
CN104155887A (zh) 多功能故障信号模拟装置
CN201213227Y (zh) 多功能输入终端
CN105974202A (zh) 具有多量程的微电容参比测量电路及方法
CN103472405A (zh) 电源供应器测试电路
CN206147025U (zh) 一种三相不平衡治理***的测试装置
TWM505123U (zh) 可控制參數之積體電路
CN205880061U (zh) 具有多量程的微电容参比测量电路
CN107786187A (zh) 时钟电压提升电路
CN101521395B (zh) 多功能输入终端及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Taiwan City, Taipei China Neihu district

Patentee after: Plinway Technology Co.,Ltd.

Address before: Taiwan City, Taipei China Neihu district

Patentee before: EOSMEM Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190527

Address after: Kaohsiung City, Taiwan, China

Patentee after: PAN-JIT INTERNATIONAL INC.

Address before: Taiwan City, Taipei China Neihu district

Patentee before: Plinway Technology Co.,Ltd.

Effective date of registration: 20190527

Address after: Taiwan City, Taipei China Neihu district

Patentee after: EOSMEM Corp.

Address before: Hsinchu County, Taiwan, China

Patentee before: EOSMEM Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190531

Termination date: 20200226