CN105990344B - 一种cmos集成电路 - Google Patents

一种cmos集成电路 Download PDF

Info

Publication number
CN105990344B
CN105990344B CN201510090701.3A CN201510090701A CN105990344B CN 105990344 B CN105990344 B CN 105990344B CN 201510090701 A CN201510090701 A CN 201510090701A CN 105990344 B CN105990344 B CN 105990344B
Authority
CN
China
Prior art keywords
high pressure
integrated circuits
grid
cmos integrated
symmetric form
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510090701.3A
Other languages
English (en)
Other versions
CN105990344A (zh
Inventor
潘光燃
文燕
王焜
高振杰
石金成
马万里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Major Industry Investment Group Co ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201510090701.3A priority Critical patent/CN105990344B/zh
Publication of CN105990344A publication Critical patent/CN105990344A/zh
Application granted granted Critical
Publication of CN105990344B publication Critical patent/CN105990344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种CMOS集成电路，该电路包括：非对称型高压NMOS、对称型高压NMOS、非对称型高压PMOS、对称型高压PMOS，其中，所述非对称型高压NMOS的栅极为N型多晶硅；所述对称型高压NMOS的栅极为P型多晶硅；所述非对称型高压PMOS的栅极为P型多晶硅；所述对称型高压PMOS的栅极为N型多晶硅。本发明提供的CMOS集成电路通过分别设置不同类别的高压MOS结构的栅极材质，解决了CMOS集成电路中存在的各类别高压MOS的阈值电压不平衡问题。

Description

一种CMOS集成电路
技术领域
本发明涉及半导体集成电路领域，尤其涉及一种CMOS集成电路。
背景技术
金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field EffectTransistor，简称MOS)，按照其导电沟道类型可以分为N沟道MOS(简称NMOS)和P沟道MOS(简称PMOS)。由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型集成电路即为互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称CMOS)集成电路。
CMOS按照其工作电压的高低可以分为低压CMOS和高压CMOS，其中高压CMOS中集成的NMOS和PMOS可工作在12伏以上，称之为高压NMOS和高压PMOS。按照器件结构分类，高压NMOS和高压PMOS都包含非对称型和对称型两种，其中，非对称型高压N/PMOS的漏极可以承受高压，对称型高压N/PMOS的漏极和源极都可以承受高压。也就是说，高压CMOS集成电路中通常都集成了非对称型高压N/PMOS、对称型高压N/PMOS共四种结构的高压MOS。
现有技术中，高压CMOS集成电路的结构都有一个共同点，那就是上述四种结构的高压MOS的栅极都是N型重掺杂的多晶硅材质。然而，由于对称型高压MOS与非对称型高压MOS的结构存在固然差异，从而导致了上述四种结构的高压MOS的阈值电压出现不平衡，最典型的一种现象就是非对称型高压NMOS的阈值电压比对称型高压NMOS的阈值电压大很多，非对称型高压PMOS的阈值电压比对称型高压PMOS的阈值电压大很多。
发明内容
本发明提供一种CMOS集成电路，以解决现有CMOS集成电路中存在的各类别高压MOS的阈值电压不平衡问题。
本发明提供一种CMOS集成电路，包括：
非对称型高压NMOS、对称型高压NMOS、非对称型高压PMOS、对称型高压PMOS，其中，
所述非对称型高压NMOS的栅极为N型多晶硅；
所述非对称型高压PMOS的栅极为P型多晶硅；
所述对称型高压PMOS的栅极为N型多晶硅。
本发明提供的CMOS集成电路，依据N型多晶硅与P型多晶硅的功函数不同这一机理，通过非对称型高压NMOS的栅极采用N型多晶硅，对称型高压NMOS的栅极采用P型多晶硅，可缓解非对称型高压NMOS与对称型高压NMOS结构阈值电压的不平衡；通过非对称型高压PMOS的栅极采用P型多晶硅，对称型高压PMOS的栅极采用N型多晶硅，可缓解非对称型高压PMOS与对称型高压PMOS结构阈值电压的不平衡。
附图说明
图1为本发明实施例一提供的CMOS集成电路的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例一提供的CMOS集成电路的结构示意图，如图1所示，所述CMOS集成电路，包括NMOS和PMOS。NMOS包括：非对称型高压NMOS11和对称型高压NMOS12；PMOS包括：非对称型高压PMOS13和对称型高压PMOS14。其中，非对称型高压NMOS11的栅极为N型多晶硅；对称型高压NMOS12的栅极为P型多晶硅；非对称型高压PMOS13的栅极为P型多晶硅；对称型高压PMOS14的栅极为N型多晶硅。
具体的，MOS的结构可以包括栅氧化层、源(Source)、漏(Drain)、栅(Gate)和衬底，MOS的栅通常采用金属或多晶硅结构。进一步的，按照导电沟道的导电类型，可以把MOS分类为N沟道MOS(NMOS)和P沟道MOS(PMOS)，更进一步的，按照导通的原理，又将MOS分为“耗尽型”和“增强型”两种，具体的，本实施例中的MOS均可为增强型MOS。
实际应用中，通过在半导体材料中掺入杂质元素，可使其导电，相应的，按照半导体的导电类型，可将其分为N型半导体和P型半导体。具体的，掺入了五族元素的半导体，为N型半导体，掺入了三族元素的半导体，为P型半导体。具体的，在本实施例中，所述N型多晶硅中掺入的杂质元素可以包括磷原子、砷原子或者锑原子的多晶硅，可选的，掺杂浓度可以为1×1019～1×1023原子/立方厘米。再具体的，所述P型多晶硅中掺入的杂质元素可以为硼原子，可选的，掺杂浓度可以为1×1019～1×1023原子/立方厘米。
再具体的，MOS的特性参数可以包括阈值电压、工作电压(特指漏源的工作电压)等。其中，NMOS的阈值电压和工作电压为正值，PMOS的阈值电压和工作电压为负值，为了表述方便，本实施例中提及的阈值电压和工作电压均为绝对值。本实施例中，非对称型高压NMOS11与非对称型高压PMOS13的漏极最高工作电压大于12伏，对称型高压NMOS12与对称型高压PMOS14的源极和漏极的最高工作电压都大于12伏。
为了更好的理解本实施例的方案，将本方案的原理介绍如下：当其它物理结构相同时，栅极采用P型多晶硅的NMOS的阈值电压比栅极采用N型多晶硅的NMOS的阈值电压更大，则基于此，本实施例中通过非对称型高压NMOS11的栅极采用N型多晶硅，对称型高压NMOS12的栅极采用P型多晶硅，可缓解非对称型高压NMOS11与对称型高压NMOS12结构差异导致的阈值电压的不平衡；当其它物理结构相同时，栅极采用P型多晶硅的PMOS的阈值电压的绝对值比栅极采用N型多晶硅的PMOS的阈值电压的绝对值更小，则基于此，本实施例中通过非对称型高压PMOS13的栅极采用P型多晶硅，对称型高压PMOS14的栅极采用N型多晶硅，可缓解非对称型高压PMOS13与对称型高压PMOS14结构差异导致的阈值电压的不平衡。
举例来说，当本实施例中的某非对称型高压NMOS11与对称型NMOS12处于导通状态，本实施例通过对非对称型高压NMOS11的栅极采用N型多晶硅来降低非对称型高压NMOS11的阈值电压，通过对对称型高压NMOS12的栅极采用P型多晶硅来提高对称型高压NMOS12的阈值电压，从而弥补了非对称型高压NMOS11与对称型高压NMOS12的阈值电压差，平衡了这两种NMOS结构的阈值电压。
再举例来说，当本实施例中的某非对称型高压PMOS13与对称型高压PMOS14处于导通状态，本实施例通过对非对称型高压PMOS13的栅极采用P型多晶硅来降低非对称型高压PMOS13的阈值电压绝对值，通过对对称型高压PMOS14的栅极采用N型多晶硅来增大对称型高压PMOS14的阈值电压，从而弥补了非对称型高压PMOS13与对称型高压PMOS14的阈值电压差，平衡了这两种PMOS结构的阈值电压。
本实施例提供的CMOS集成电路，依据N型多晶硅与P型多晶硅的功函数不同这一机理，通过非对称型高压NMOS的栅极采用N型多晶硅，对称型高压NMOS的栅极采用P型多晶硅，可缓解非对称型高压NMOS与对称型高压NMOS结构阈值电压的不平衡；通过非对称型高压PMOS的栅极采用P型多晶硅，对称型高压PMOS的栅极采用N型多晶硅，可缓解非对称型高压PMOS与对称型高压PMOS结构阈值电压的不平衡。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种CMOS集成电路，其特征在于，包括：
非对称型高压NMOS、对称型高压NMOS、非对称型高压PMOS、对称型高压PMOS，其中，
所述非对称型高压NMOS的栅极为N型多晶硅；
所述非对称型高压PMOS的栅极为P型多晶硅；
所述对称型高压PMOS的栅极为N型多晶硅。
2.根据权利要求1所述的CMOS集成电路，其特征在于，所述对称型高压NMOS的栅极为P型多晶硅。
3.根据权利要求1所述的CMOS集成电路，其特征在于，所述N型多晶硅为掺入了磷原子、砷原子或者锑原子的多晶硅。
4.根据权利要求3所述的CMOS集成电路，其特征在于，所述N型多晶硅的掺杂浓度为1×1019～1×1023原子/立方厘米。
5.根据权利要求1所述的CMOS集成电路，其特征在于，所述P型多晶硅为掺入了硼原子的多晶硅。
6.根据权利要求5所述的CMOS集成电路，其特征在于，所述P型多晶硅的掺杂浓度为1×1019～1×1023原子/立方厘米。
7.根据权利要求1所述的CMOS集成电路，其特征在于，所述非对称型高压NMOS漏极的最高工作电压大于12伏。
8.根据权利要求1所述的CMOS集成电路，其特征在于，所述对称型高压NMOS的源极和漏极的最高工作电压大于12伏。
9.根据权利要求1所述的CMOS集成电路，其特征在于，所述非对称型高压PMOS漏极的最高工作电压的绝对值大于12伏。
10.根据权利要求1所述的CMOS集成电路，其特征在于，所述对称型高压PMOS的源极和漏极的最高工作电压的绝对值大于12伏。
CN201510090701.3A 2015-02-28 2015-02-28 一种cmos集成电路 Active CN105990344B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510090701.3A CN105990344B (zh) 2015-02-28 2015-02-28 一种cmos集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510090701.3A CN105990344B (zh) 2015-02-28 2015-02-28 一种cmos集成电路

Publications (2)

Publication Number Publication Date
CN105990344A CN105990344A (zh) 2016-10-05
CN105990344B true CN105990344B (zh) 2018-10-30

Family

ID=57038937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510090701.3A Active CN105990344B (zh) 2015-02-28 2015-02-28 一种cmos集成电路

Country Status (1)

Country Link
CN (1) CN105990344B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359156A (zh) * 2000-09-01 2002-07-17 精工电子有限公司 Cmos半导体器件及其制造方法
CN1497724A (zh) * 2002-08-27 2004-05-19 ���ش�洢����ʽ���� 半导体装置和其生产方法
CN1518772A (zh) * 2001-06-21 2004-08-04 �Ҵ���˾ 双栅极晶体管及其制造方法
CN1870298A (zh) * 2006-06-09 2006-11-29 北京大学 一种nrom闪存控制栅及闪存单元的制备方法
CN101740627A (zh) * 2008-11-26 2010-06-16 阿尔特拉公司 非对称金属-氧化物-半导体晶体管
CN103035548A (zh) * 2011-10-10 2013-04-10 上海华虹Nec电子有限公司 一种判定pmosfet器件硼穿通的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359156A (zh) * 2000-09-01 2002-07-17 精工电子有限公司 Cmos半导体器件及其制造方法
CN1518772A (zh) * 2001-06-21 2004-08-04 �Ҵ���˾ 双栅极晶体管及其制造方法
CN1497724A (zh) * 2002-08-27 2004-05-19 ���ش�洢����ʽ���� 半导体装置和其生产方法
CN1870298A (zh) * 2006-06-09 2006-11-29 北京大学 一种nrom闪存控制栅及闪存单元的制备方法
CN101740627A (zh) * 2008-11-26 2010-06-16 阿尔特拉公司 非对称金属-氧化物-半导体晶体管
CN103035548A (zh) * 2011-10-10 2013-04-10 上海华虹Nec电子有限公司 一种判定pmosfet器件硼穿通的方法

Also Published As

Publication number Publication date
CN105990344A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
JP5959220B2 (ja) 基準電圧発生装置
CN103166616B (zh) 模拟开关电路结构
CN108122904B (zh) 一种esd保护结构
CN103178822B (zh) 一种开关电路
CN103855208A (zh) 一种高压ldmos集成器件
CN105990344B (zh) 一种cmos集成电路
CN108199703A (zh) 导通阻抗控制电路、控制方法以及高线性度的模拟开关
CN106099887A (zh) 一种耐高压rc触发式esd电路
CN103367431A (zh) Ldmos晶体管及其制造方法
CN204376867U (zh) 低功耗逻辑电路及具有该逻辑电路的或非门、与非门和反相器
CN103187443B (zh) 横向双扩散金属氧化物半导体场效应晶体管
CN105827224B (zh) 一种高压模拟集成开关电路
CN102318062B (zh) 用单个处理支持高性能逻辑和模拟电路的处理/设计方法
CN104270143B (zh) 多电压域的输入/输出缓冲器
CN103187964B (zh) 负偏压温度不稳定性的恢复电路和恢复方法
CN104638622A (zh) 静电放电保护电路
CN106681418B (zh) 具有宽输入电压范围和可调阈值电压的输入电路
CN103840001B (zh) 具有额外漏极od增加的高压漏极延伸mosfet
CN103066976B (zh) 一种低关断态电流晶体管电路
CN209389698U (zh) 一种过压及欠压保护电路
CN104202024B (zh) 适合高压浮地的开漏电路
CN103532542B (zh) 一种用于时钟树的反相器电路
CN210897291U (zh) 一种隔离型hvpmos结构
CN104600100A (zh) 水平扩散金氧半导体元件
CN102468743B (zh) 一种使能控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220728

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230828

Address after: Building 2, Building A, Shenzhen Bay Innovation Technology Center, No. 3156 Keyuan South Road, Gaoxin District, Yuehai Street, Nanshan District, Shenzhen City, Guangdong Province, 518000, 3901

Patentee after: Shenzhen Major Industry Investment Group Co.,Ltd.

Address before: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.