CN104600100A - 水平扩散金氧半导体元件 - Google Patents

水平扩散金氧半导体元件 Download PDF

Info

Publication number
CN104600100A
CN104600100A CN201410155578.4A CN201410155578A CN104600100A CN 104600100 A CN104600100 A CN 104600100A CN 201410155578 A CN201410155578 A CN 201410155578A CN 104600100 A CN104600100 A CN 104600100A
Authority
CN
China
Prior art keywords
type
region
oxide
horizontal proliferation
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410155578.4A
Other languages
English (en)
Inventor
苏潮源
吴清逸
陈弘斌
张俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YUANJING TECHNOLOGY Co Ltd
Himax Technologies Ltd
Himax Analogic Inc
Original Assignee
YUANJING TECHNOLOGY Co Ltd
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YUANJING TECHNOLOGY Co Ltd, Himax Technologies Ltd filed Critical YUANJING TECHNOLOGY Co Ltd
Publication of CN104600100A publication Critical patent/CN104600100A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明揭露一种水平扩散金氧半导体元件，尤其是揭露一种水平扩散N型金氧半导体元件以及水平扩散P型金氧半导体元件。水平扩散N型金氧半导体元件包括半导体基底、磊晶层在半导体基底上、图案化的隔离层在磊晶层上、N型双扩散区于图案化的隔离层的第一主动区中、N型浓掺杂漏极区设置于N-型双扩散区中、P型体掺杂区设置于图案化的隔离层的第二主动区中、一对相邻的N型浓掺杂源极区和P型浓掺杂源极区设置于P型体掺杂区中、第一栅极结构设置于通道区上以及第二栅极结构设置于第二主动区上。第二栅极结构与第一栅极结构相隔预定距离。N型双扩散区的制作方式包括离子布植及磊晶层掺杂。

Description

水平扩散金氧半导体元件
技术领域
本发明是有关于一种金氧半导体元件，且特别是有关于一种水平扩散N型或P型金氧半导体元件。
背景技术
单芯片***中已被大量地整合控制器、记忆体、低电压电路元件与高电压功率元件等装置。例如，双扩散金氧半导体(double-diffused metal oxidesemiconductor：DMOS)晶体管常以低导通电阻(on-resistance：Ron)及高电压操作以作为功率元件。
在设计晶体管时，具有高崩溃电压(breakdown voltage：BV)与低导通电阻是主要的两个考虑因素。然而，于超大型集成电路逻辑电路(VLSI)的技术中，高电压横向扩散型金氧半导体(lateral double-diffused metal oxidesemiconductor：LDMOS)，相较于惯用的垂直扩散型金氧半导体(verticaldouble-diffused metal oxide semiconductor：VDMOS)，其具有较高的导通电阻。如何降低导通电阻变成促进品质因素(figure of merit：FOM)的一个重要的因素，例如BV/Ron。
发明内容
因此，本发明提供一种水平扩散N型金氧半导体(lateral diffused n-typemetal oxide semiconductor：LDNMOS)元件以及一种水平扩散P型金氧半导体(lateral diffused p-type metal oxide semiconductor：LDPMOS)元件，来降低水平扩散N型金氧半导体元件及水平扩散P型金氧半导体元件的导通电阻。
本发明的一方面提出一种水平扩散N型金氧半导体元件，包含半导体基底、磊晶层(epitaxial layer：epi-layer)、图案化的隔离层、N型双扩散区(N-typedouble diffused drain：NDDD)、N型浓掺杂漏极区、P型体掺杂区(P-bodydiffused region)、一对相邻的N型浓掺杂源极区(N+heavily doped sourceregion)和P型浓掺杂源极区(P+heavily doped source region)、第一栅极结构以及第二栅极结构。磊晶层在半导体基底上。图案化的隔离层设置于磊晶层上，借以定义第一主动区、第二主动区及通道区，其中通道区位于第一主动区及第二主动区之间。N型双扩散区设置于第一主动区中，N型双扩散区的制作方式可包括离子布植(Ion Implant)及磊晶(Epitaxy)层掺杂N型杂质。N型浓掺杂漏极区设置于N-型双扩散区中。P型体掺杂区设置于第二主动区中，其中N-型双扩散区和P-型体掺杂区相隔第一预定距离，以露出磊晶层。一对相邻的N型浓掺杂源极区和P型浓掺杂源极区设置于P型体掺杂区中。第一栅极结构设置于通道区上。第二栅极结构设置于第二主动区上，其中第二栅极结构与第一栅极结构相隔第二预定距离。
在一或多个实施例中，第二栅极结构具有延伸部，延伸部是自一界面朝第一栅极结构延伸，且延伸部设置于通道区上，其中此界面位于P型体掺杂区与通道区之间。
在一或多个实施例中，延伸部的长度与第一预定距离的比例是0.13至0.52。
在一或多个实施例中，延伸部的长度与第一预定距离的比例是0.35至0.52。
在一或多个实施例中，第二特定距离是0.1μm至10μm。
在一或多个实施例中，还包含栅极介电层设置于第一栅极结构与通道区之间。
在一或多个实施例中，栅极介电层的厚度为12nm至100nm。
在一或多个实施例中，栅极介电层的材质为二氧化硅。
在一或多个实施例中，栅极介电层设置于第二栅极结构与第二主动区之间。
在一或多个实施例中，第一栅极结构的长度为1nm至1000nm。
本发明的另一方面提出一种水平扩散P型金氧半导体元件，包含半导体基底、磊晶层、图案化的隔离层、P型双扩散区(P-type double diffused drain：PDDD)、P型浓掺杂漏极区、N型体掺杂区(N-body diffused region)、一对相邻的P型浓掺杂源极区和N型浓掺杂源极区、第一栅极结构及第二栅极结构。磊晶层在半导体基底上。图案化的隔离层设置于磊晶层上，借以定义第一主动区、第二主动区及通道区，其中通道区位于第一主动区及第二主动区之间。P型双扩散区设置于第一主动区中，P型双扩散区的制作方式可包括离子布植及磊晶层掺杂P型杂质。P型浓掺杂漏极区设置于P型双扩散区中。N型体掺杂区于第二主动区中，其中P型双扩散区和N型体掺杂区相隔第一预定距离，以露出磊晶层。一对相邻的P型浓掺杂源极区和N型浓掺杂源极区设置于N-型体掺杂区中。第一栅极结构设置于通道区上。第二栅极结构设置于第二主动区上，且第二栅极结构与第一栅极结构相隔第二预定距离。
在一或多个实施例中，第二栅极结构具有延伸部，延伸部是自一界面朝第一栅极结构延伸，且延伸部设置于通道区上，其中此界面位于N型体掺杂区与通道区之间。
在一或多个实施例中，延伸部的长度与第一预定距离的比例是0.13至0.52。
在一或多个实施例中，延伸部的长度与第一预定距离的比例是0.35至0.52。
在一或多个实施例中，第二特定距离是0.1μm至10μm。
在一或多个实施例中，还包含栅极介电层设置于第一栅极结构与通道区之间。
在一或多个实施例中，栅极介电层的厚度为12nm至100nm。
在一或多个实施例中，栅极介电层的材质为二氧化硅。
在一或多个实施例中，栅极介电层设置于第二栅极结构与第二主动区之间。
在一或多个实施例中，第一栅极结构的长度为1nm至1000nm。
根据上述，与已知技术相比，本发明的技术方案具有明显的优点以及有益的效果。通过前述的技术措施，本发明可制作相当的技术流程且具有广泛的工业应用价值。本发明的元件可以通过第一栅极结构电性连接到一输入电压来达到降低导通电阻。再者，水平扩散N型金氧半导体元件及水平扩散P型金氧半导体元件的品质因素也可以被增益。
附图说明
图1是绘示根据本发明的一实施例的一种水平扩散N型金氧半导体元件的示意图；以及
图2是绘示根据本发明的一实施例的一种水平扩散P型金氧半导体元件的示意图。
具体实施方式
以下将以附图及详细说明清楚说明本发明的精神，任何所属技术领域中具有通常知识者在了解本发明的较佳实施例后，当可由本发明所教示的技术，加以改变及修饰，其并不脱离本发明的精神与范围。
参照图1，图1是绘示根据本发明的一实施例的一种水平扩散N型金氧半导体元件的示意图。在图1中，一种水平扩散N型金氧半导体元件10包括半导体基底100，例如P型硅基底，其上有磊晶层110。磊晶层110包括高电压N型井(high voltage N-well：HVNW)区120，被高电压P型井(highvoltage P-well HVPW)区130环绕。高电压P型井区130的表面包括P型浓扩散区140，其中P型浓扩散区140被施加基底电压Vsub1。
图案化的隔离区150a、150b及150c设置于磊晶层110上，借以定义第一主动区OD1、第二主动区OD2以及通道区CR，其中通道区CR位于第一主动区OD1及第二主动区OD2之间。在一些实施例中，图案化的隔离区150a、150b及150c的材质是场氧化物(field oxide：FOX)。N型双扩散区160设置于第一主动区OD1中。在一例子中，N型双扩散区160的制作方式包括离子布植及磊晶层110掺杂N型杂质。N型浓掺杂漏极区162设置于N型双扩散区160中，其中N型浓掺杂漏极区162被施加漏极电压VD1。P型体掺杂区170设置于第二主动区OD2中，其中N型双扩散区160和P型体掺杂区170相隔第一预定距离R1，借以露出半导体基底100。一对相邻的N型浓掺杂源极区172和P型浓掺杂源极区174设置于P型体掺杂区170中，其中此对相邻的N型浓掺杂源极区172和P型浓掺杂源极区174被施加电压VSB1(源极到基体电压)。第一栅极结构180设置于通道区CR上，以及第二栅极结构190设置于第二主动区OD2上，其中第二栅极结构190与第一栅极结构180相距第二预定距离R2。在一些实施例中，第二预定距离R2的范围实质上为0.1μm至10μm。在其他实施例中，第一栅极结构180的长度实质上为1nm至1000nm。
根据一些实施例，一直提供输入电压VI1予第一栅极结构180，但是当需要的时候才提供栅极电压VG1予第二栅极结构190以导通被定义的通道区CR。选择地，输入电压VI1由漏极电极或单一电极所提供。详细而言，水平扩散N型金氧半导体元件10可以作为开关。例如，第二栅极结构190具有自一界面朝第一栅极结构180延伸且设置在通道区CR上的延伸部192，其中此界面位于P型体掺杂区170及通道区CR之间。当输入电压VI1一直导通(ON)且栅极电压VG1切断(OFF)，由于位于通道区CR上的延伸部192没有导通，所以通道区CR就不会被导通。然而，位于通道区CR上的第一栅极结构180是一直导通的。因此，水平扩散N型金氧半导体元件10的导通电阻(RON)就会降低。
在一些实施例中，延伸部192的长度与第一预定距离R1的比例的范围实质上为0.13至0.52。在其他实施例中，前述的比例的范围实质上为0.35至0.52。
在某些实施例中，设置在第一栅极结构180及通道区CR之间的栅极介电层195的材质例如是二氧化硅的介电材料。其他常见的高介电(high-k)材料，如碳、锗、硅锗、镓、氮、铟、磷及/或类似的材料，也可以用来形成栅极介电层195。根据提供予第一栅极结构180的输入电压VI1，栅极介电层195的厚度的范围实质上为12nm至100nm。一般而言，当输入电压VI1越高，就需要越厚的栅极介电层195来避免水平扩散N型金氧半导体元件10受到损害。例如，第一栅极结构180被输入40伏特，则栅极介电层195的厚度较佳为100nm；或是第一栅极结构180被输入50伏特，则栅极介电层195的厚度较佳为12nm。在一些实施例中，栅极介电层195更设置在第二栅极结构190及第二主动区OD2之间。
在一些实施例中，相对于不具有分开的栅极结构的已知的水平扩散N型金氧半导体元件，本发明的水平扩散N型金氧半导体元件10具有较低的导通电阻。例如，本发明的水平扩散N型金氧半导体元件10的导通电阻的范围实质上是502.87至541.48欧姆，其中前述的延伸部192是0.8至1.2μm、第一栅极结构180的长度是0.5至0.9μm、第一预定距离R1是2.3μm、第二预定距离R2是0.6μm、栅极电压VG1是5伏特至40伏特以及前述的输入电压VI1的范围实质上是5伏特至40伏特。再者，较大的输入电压VI1可产生较低的导通电阻。相反地，已知的水平扩散N型金氧半导体元件的导通电阻是573.72欧姆，其中未分开的栅极结构的长度是2.3μm以及施加在未分开的栅极结构上的栅极电压是4伏特。因此，本发明的水平扩散N型金氧半导体元件10具有大约6%至12%范围的导通电阻降低百分率。
参照图2，图2是绘示根据本发明的一实施例的一种水平扩散P型金氧半导体元件的示意图。在图2中，一种水平扩散P型金氧半导体元件20包括半导体基底200，例如N型硅基底，其上有磊晶层210。磊晶层210包括高电压P型井区220，被高电压N型井区230环绕。高电压N型井区230的表面包括N型浓扩散区240，其中N型浓扩散区240被施加基底电压Vsub2。
图案化的隔离区250a、250b及250c设置于磊晶层210上，借以定义第一主动区OD1、第二主动区OD2以及通道区CR，其中通道区CR位于第一主动区OD1及第二主动区OD2之间。在一些实施例中，图案化的隔离区250a、250b及250c的材质是场氧化物。P型双扩散区260设置于第一主动区OD1中。在一例子中，P型双扩散区260的制作方式包括离子布植及磊晶层210掺杂P型杂质。P型浓掺杂漏极区262设置于P型双扩散区260中，其中P型浓掺杂漏极区262被施加漏极电压VD2。N型体掺杂区270设置于第二主动区OD2中，其中P型双扩散区260和N型体掺杂区270相隔第一预定距离R1，借以露出半导体基底200。一对相邻的P型浓掺杂源极区272和N型浓掺杂源极区274设置于N型体掺杂区270中，其中此对相邻的P型浓掺杂源极区272和N型浓掺杂源极区274被施加电压VSB2(源极到基体电压)。第一栅极结构280设置于通道区CR上，以及第二栅极结构290设置于第二主动区OD2上，其中第二栅极结构290与第一栅极结构280相距第二预定距离R2。
相似于前述实施例的水平扩散N型金氧半导体元件10，第一栅极结构280被施加输入电压VI2来降低水平扩散P型金氧半导体元件20的导通电阻，以及当需要时，第二栅极结构290被施加栅极电压VG2来导通被定义的通道区CR。因此，可以被增益水平扩散N型金氧半导体元件10以及水平扩散P型金氧半导体元件20的品质因素。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，在本发明所属技术领域中任何具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (20)

1.一种水平扩散N型金氧半导体元件，其特征在于，包括：
一半导体基底；
一磊晶层在该半导体基底上；
一图案化的隔离层设置于该磊晶层上，借以定义一第一主动区、一第二主动区及一通道区，其中该通道区位于该第一主动区及该第二主动区之间；
一N型双扩散区设置于该第一主动区中；
一N型浓掺杂漏极区设置于该N-型双扩散区中；
一P型体掺杂区设置于该第二主动区中，其中该N-型双扩散区和该P-型体掺杂区相隔一第一预定距离，以露出该磊晶层；
一对相邻的一N型浓掺杂源极区和一P型浓掺杂源极区设置于该P型体掺杂区中；
一第一栅极结构设置于该通道区上；以及
一第二栅极结构设置于该第二主动区上，其中该第二栅极结构与该第一栅极结构相隔一第二预定距离。
2.根据权利要求1所述的水平扩散N型金氧半导体元件，其特征在于，该第二栅极结构具有一延伸部，该延伸部是自一界面朝该第一栅极结构延伸，且该延伸部设置于该通道区上，其中该界面位于该P型体掺杂区与该通道区之间。
3.根据权利要求2所述的水平扩散N型金氧半导体元件，其特征在于，该延伸部的一长度与该第一预定距离的一比例是0.13至0.52。
4.根据权利要求2所述的水平扩散N型金氧半导体元件，其特征在于，该延伸部的一长度与该第一预定距离的一比例是0.35至0.52。
5.根据权利要求1所述的水平扩散N型金氧半导体元件，其特征在于，该第二特定距离是0.1μm至10μm。
6.根据权利要求1所述的水平扩散N型金氧半导体元件，其特征在于，还包含一栅极介电层设置于该第一栅极结构与该通道区之间。
7.根据权利要求6所述的水平扩散N型金氧半导体元件，其特征在于，该栅极介电层的一厚度为12nm至100nm。
8.根据权利要求6所述的水平扩散N型金氧半导体元件，其特征在于，该栅极介电层的材质为二氧化硅。
9.根据权利要求6所述的水平扩散N型金氧半导体元件，其特征在于，该栅极介电层设置于该第二栅极结构与该第二主动区之间。
10.根据权利要求1所述的水平扩散N型金氧半导体元件，其特征在于，该第一栅极结构的一长度为1nm至1000nm。
11.一种水平扩散P型金氧半导体元件，其特征在于，包括：
一半导体基底；
一磊晶层在该半导体基底上；
一图案化的隔离层设置于该磊晶层上，借以定义一第一主动区、一第二主动区及一通道区，其中该通道区位于该第一主动区及该第二主动区之间；
一P型双扩散区设置于该第一主动区中；
一P型浓掺杂漏极区设置于该P型双扩散区中；
一N型体掺杂区于该第二主动区中，其中该P型双扩散区和该N型体掺杂区相隔一第一预定距离，以露出该磊晶层；
一对相邻的一P型浓掺杂源极区和一N型浓掺杂源极区设置于该N-型体掺杂区中；
一第一栅极结构设置于该通道区上；以及
一第二栅极结构设置于该第二主动区上，且该第二栅极结构与该第一栅极结构相隔一第二预定距离。
12.根据权利要求11所述的水平扩散P型金氧半导体元件，其特征在于，该第二栅极结构具有一延伸部，该延伸部是自一界面朝该第一栅极结构延伸，且该延伸部设置于该通道区上，其中该界面位于该N型体掺杂区与该通道区之间。
13.根据权利要求12所述的水平扩散P型金氧半导体元件，其特征在于，该延伸部的一长度与该第一预定距离的一比例是0.13至0.52。
14.根据权利要求12所述的水平扩散P型金氧半导体元件，其特征在于，该延伸部的一长度与该第一预定距离的一比例是0.35至0.52。
15.根据权利要求11所述的水平扩散P型金氧半导体元件，其特征在于，该第二特定距离是0.1μm至10μm。
16.根据权利要求11所述的水平扩散P型金氧半导体元件，其特征在于，还包含一栅极介电层设置于该第一栅极结构与该通道区之间。
17.根据权利要求16所述的水平扩散P型金氧半导体元件，其特征在于，该栅极介电层的一厚度为12nm至100nm。
18.根据权利要求16所述的水平扩散P型金氧半导体元件，其特征在于，该栅极介电层的材质为二氧化硅。
19.根据权利要求16所述的水平扩散P型金氧半导体元件，其特征在于，该栅极介电层设置于该第二栅极结构与该第二主动区之间。
20.根据权利要求11所述的水平扩散P型金氧半导体元件，其特征在于，该第一栅极结构的长度为1nm至1000nm。
CN201410155578.4A 2013-10-30 2014-04-18 水平扩散金氧半导体元件 Pending CN104600100A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/066,891 US20150115361A1 (en) 2013-10-30 2013-10-30 Lateral Diffused Metal Oxide Semiconductor
US14/066,891 2013-10-30

Publications (1)

Publication Number Publication Date
CN104600100A true CN104600100A (zh) 2015-05-06

Family

ID=52994421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410155578.4A Pending CN104600100A (zh) 2013-10-30 2014-04-18 水平扩散金氧半导体元件

Country Status (2)

Country Link
US (1) US20150115361A1 (zh)
CN (1) CN104600100A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352404A (zh) * 2015-11-02 2018-07-31 德州仪器公司 ***栅侧向扩展漏极mos晶体管结构和过程

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799763B2 (en) * 2015-08-31 2017-10-24 Intersil Americas LLC Method and structure for reducing switching power losses

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941416A (zh) * 2005-09-28 2007-04-04 东部电子株式会社 Ldmos器件及其制造方法
CN101414630A (zh) * 2007-10-15 2009-04-22 天钰科技股份有限公司 横向扩散金属氧化物晶体管
US20120228705A1 (en) * 2011-03-11 2012-09-13 Globalfoundries Singapore Pte. Ltd. Ldmos with improved breakdown voltage
CN102870218A (zh) * 2010-03-31 2013-01-09 沃特拉半导体公司 具有减小电容的双栅ldmos装置
CN103208522A (zh) * 2012-01-17 2013-07-17 台湾积体电路制造股份有限公司 具有伪栅极的横向dmos器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101864889B1 (ko) * 2012-01-20 2018-06-05 에스케이하이닉스 시스템아이씨 주식회사 수평형 디모스 트랜지스터 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941416A (zh) * 2005-09-28 2007-04-04 东部电子株式会社 Ldmos器件及其制造方法
CN101414630A (zh) * 2007-10-15 2009-04-22 天钰科技股份有限公司 横向扩散金属氧化物晶体管
CN102870218A (zh) * 2010-03-31 2013-01-09 沃特拉半导体公司 具有减小电容的双栅ldmos装置
US20120228705A1 (en) * 2011-03-11 2012-09-13 Globalfoundries Singapore Pte. Ltd. Ldmos with improved breakdown voltage
CN103208522A (zh) * 2012-01-17 2013-07-17 台湾积体电路制造股份有限公司 具有伪栅极的横向dmos器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352404A (zh) * 2015-11-02 2018-07-31 德州仪器公司 ***栅侧向扩展漏极mos晶体管结构和过程
CN108352404B (zh) * 2015-11-02 2022-07-01 德州仪器公司 ***栅侧向扩展漏极mos晶体管结构和过程

Also Published As

Publication number Publication date
US20150115361A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
EP2860762B1 (en) High voltage junction field effect transistor
CN110176454B (zh) 多晶体管器件
US8759912B2 (en) High-voltage transistor device
CN103208522A (zh) 具有伪栅极的横向dmos器件
CN102201444B (zh) 半导体装置
JP2015523723A5 (zh)
US10121891B2 (en) P-N bimodal transistors
US10777544B2 (en) Method of manufacturing a semiconductor device
DE102010014370B4 (de) LDMOS-Transistor und LDMOS - Bauteil
CN103094350A (zh) 一种高压ldmos器件
US20150115362A1 (en) Lateral Diffused Metal Oxide Semiconductor
CN104600100A (zh) 水平扩散金氧半导体元件
TWI478343B (zh) 半導體結構及其製程
CN102694020B (zh) 一种半导体装置
EP2058862B1 (en) Field-effect transistor and method for producing a field-effect transistor.
CN103426881B (zh) 一种bcd集成器件及其制造方法
US8476705B2 (en) High voltage semiconductor device
CN202196782U (zh) 半导体器件
US20180286860A1 (en) Cmos compatible low gate charge high voltage pmos
CN107359119B (zh) 一种超结功率器件及其制造方法
TWI527233B (zh) 分離式閘極橫向雙重擴散金屬氧化物半導體結構
TWI527240B (zh) 水平擴散金氧半導體元件
CN102394246A (zh) 可升级的横向双扩散金属氧化物半导体晶体管及制造方法
US8691653B2 (en) Semiconductor structure with reduced surface field effect and manufacturing process thereof
KR20110078885A (ko) 수평형 디모스 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150506

WD01 Invention patent application deemed withdrawn after publication