CN105990331A - 一种静电放电保护结构和电子装置 - Google Patents

一种静电放电保护结构和电子装置 Download PDF

Info

Publication number
CN105990331A
CN105990331A CN201510053595.1A CN201510053595A CN105990331A CN 105990331 A CN105990331 A CN 105990331A CN 201510053595 A CN201510053595 A CN 201510053595A CN 105990331 A CN105990331 A CN 105990331A
Authority
CN
China
Prior art keywords
draw
out area
esd
ldmos device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510053595.1A
Other languages
English (en)
Other versions
CN105990331B (zh
Inventor
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510053595.1A priority Critical patent/CN105990331B/zh
Priority to US15/008,737 priority patent/US11417645B2/en
Publication of CN105990331A publication Critical patent/CN105990331A/zh
Application granted granted Critical
Publication of CN105990331B publication Critical patent/CN105990331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种静电放电保护结构和电子装置，所述静电放电保护结构包括：一LDMOS器件，所述LDMOS器件包括一嵌入式双极结型晶体管，其中所述LDMOS器件的栅极、源极、埋层引出区和衬底引出区均接地，所述LDMOS器件的漏极和体区引出区均与焊垫输入/输出端电连接。本发明的静电放电保护结构在NLDMOS中形成嵌入式PNP型三极管用于传输反向ESD电流，而同时漏极、栅极、源极和p+衬底引出区又会构成GGNMOS用于传输正向ESD电流，实现对正反两方向静电电流的泄放，因此本发明的静电放电结构具有更好的ESD防护性能。

Description

一种静电放电保护结构和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种静电放电保护结构和电子装置。
背景技术
在集成电路芯片制造和最终应用***中，随着超大规模集成电路工艺技术的不断提高，目前互补金属氧化物半导体管(CMOS)集成电路已经进入了超深亚微米阶段，MOS器件的尺寸不断缩小，静电放电(electro-static Discharge，ESD)对集成电路的危害变的越来越显著。据统计，集成电路失效的产品中35％是由于ESD问题所引起的。因此，对集成电路进行ESD保护设计也变得尤为重要。
目前，对于高压电路的静电保护解决方案，一般是采取自保护的方案，即被保护电路本身即具有一定的静电泄放能力，不需要额外的静电保护措施。图1A为现有的一种栅接地N型横向双扩散绝缘栅场效应管(GGNLDMOS)的示意图，NLDMOS器件的栅极103、源极102和体引出区101均接地，漏极104连接输入/输出焊垫，从而减小静电对集成电路带来的损伤。图1B示出了GGNLDMOS的等效电路图。然而随着半导体工艺的不断发展，晶体管的尺寸显著减小导致LDMOS器件自身静电放电保护能力显著降低。
为了使器件具有更好的稳健性，通常会在集成电路中增加额外的ESD保护器件来传递反向电流。鉴于此一种既能传递正向电流又能传递反向电流的GGMOS器件应运而生，图1C为现有的一种用于静电放电保护结构的GGMOS器件，其利用GGNMOS传输正向电流，而利用GDPMOS传输反向电流。然而ESD保护器件的增加又会增大半导体芯片的尺寸。
因此，如何在不增加芯片尺寸的前提下又能提高高压LDMOS器件的静电保护能力，一直是高压静电设计的难题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例一提供一种静电放电保护结构，包括：一LDMOS器件，所述LDMOS器件包括一嵌入式双极结型晶体管，其中所述LDMOS器件的栅极、源极、埋层引出区和衬底引出区均接地，所述LDMOS器件的漏极和体区引出区均与焊垫输入/输出端电连接。
进一步，所述双极结型晶体管为PNP型三极管，所述LDMOS器件为NLDMOS器件。
进一步，所述NLDMOS器件包括：
P型衬底，位于所述P型衬底上的N型埋层，和位于所述N型埋层上的外延层；
形成于所述外延层内的N深阱、第一P深阱和第二P深阱，间隔位于所述第一P深阱内的第一P阱和N型漂移区；
间隔位于所述第一P阱内的P+体引出区和N+源极；
位于所述N型漂移区内的N+漏极；
位于所述N深阱内的N阱，位于所述N阱内的N+埋层引出区；
位于所述第二P深阱内的第二P阱，位于第二P阱内的P+衬底引出区；
位于所述第一P阱和所述N型漂移区之间的外延层表面上的栅极。
进一步，所述P+体引出区作为PNP型三极管的集电极，所述N+埋层引出区作为PNP型三极管的基极，所述P+衬底引出区作为PNP型三极管的发射极。
进一步，所述PNP型三极管用于传输反向ESD电流。
进一步，所述N+漏极、栅极、N+源极和P+衬底引出区构成GGNMOS。
进一步，所述GGNMOS用于传输正向ESD电流。
本发明实施例二提供一种电子装置，该电子装置包括静电放电保护结构以及与所述静电放电保护结构相连接的电子组件，其中所述静电放电保护结构包括一LDMOS器件，所述LDMOS器件包括一嵌入式双极结型晶体管，其中所述LDMOS器件的栅极、源极、埋层引出区和衬底引出区均接地，所述LDMOS器件的漏极和体区引出区均与焊垫输入/输出端电连接。
综上所述，本发明的静电放电保护结构在NLDMOS中形成嵌入式PNP型三极管用于传输反向ESD电流，而同时漏极、栅极、源极和p+衬底引出区又会构成GGNMOS用于传输正向ESD电流，实现对正反两方向静电电流的泄放，因此本发明的静电放电结构具有更好的ESD防护性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A示出了现有的一种GGNLDMOS静电放电保护结构的局部剖面示意图；
图1B示出了图1A中GGNLDMOS静电放电保护结构的等效电路图；
图1C示出了现有的一种GGMOS静电放电保护结构的等效电路图；
图2A示出了本发明的静电放电保护结构的局部剖面示意图；
图2B示出了图2A中静电放电保护结构的等效电路图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参考图2A和图2B对本发明的静电放电保护结构进行详细说明。
本发明的静电放电保护结构包括一LDMOS器件，所述LDMOS器件包括一嵌入式双极结型晶体管，其中所述LDMOS器件的栅极、源极、埋层引出区和衬底引出区均接地，所述LDMOS器件的漏极和体区引出区均与焊垫输入/输出端电连接。示例性地，所述双极结型晶体管为PNP型三极管。
在一个示例中，参考图2A，所述LDMOS器件为NLDMOS器件，所述NLDMOS器件包括：
P型衬底200，位于所述P型衬底200上的N型埋层201，和位于所述N型埋层201上的外延层202；形成于所述外延层202内的N深阱205、第一P深阱203和第二P深阱204，间隔位于所述第一P深阱203内的第一P阱和N型漂移区，所述第一P阱作为P型体区；间隔位于所述第一P阱内的P+体引出区209和N+源极207；其中P+体引出区209为P型体区提供欧姆接触。位于所述N型漂移区内的N+漏极208；位于所述N深阱205内的N阱，位于所述N阱内的N+埋层引出区210，N+埋层引出区210为N型埋层201提供欧姆接触；位于所述第二P深阱204内的第二P阱，位于第二P阱内的P+衬底引出区211，P+衬底引出区211为P型衬底200提供欧姆接触；位于所述第一P阱和所述N型漂移区之间的外延层202表面上的栅极206。栅极206、N+源极207、N+埋层引出区210和P+衬底引出区211均接地，N+漏极208和P+体区引出区209均与焊垫输入/输出端电连接。图2A中仅示出了上述NLDMOS器件结构的一部分，其还可以包括与图2A中结构成镜像对称的部分结构。
图2B为静电放电保护结构的等效电路，上述静电放电保护结构可以等效为两个晶体管，即一嵌入式PNP型三极管和一GGNMOS晶体管。
其中，P+体引出区作为PNP型三极管的集电极，所述N+埋层引出区作为PNP型三极管的基极，所述P+衬底引出区作为PNP型三极管的发射极。所述PNP型三极管用于传输反向ESD电流。嵌入式PNP型三极管可显著的提高反向ESD电流的传输能力。
所述N+漏极、栅极、N+源极和P+衬底引出区构成GGNMOS。GGNMOS用于传输正向ESD电流。
本发明的静电放电保护结构的制作时无需增加额外的光罩，在现有NLDMOS结构的基础上即可实现，且不会增加芯片的尺寸。
本发明的静电放电保护结构在NLDMOS中形成嵌入式PNP型三极管用于传输反向ESD电流，而同时漏极、栅极、源极和p+衬底引出区又会构成GGNMOS用于传输正向ESD电流，实现对正反两方向静电电流的泄放，因此本发明的静电放电结构具有更好的ESD防护性能。
实施例二
本发明另外还提供一种电子装置，其包括前述的静电放电保护结构以及与所述静电放电保护结构相连接的电子组件。
其中所述静电放电保护结构包括一LDMOS器件，所述LDMOS器件包括一嵌入式双极结型晶体管，其中所述LDMOS器件的栅极、源极、埋层引出区和衬底引出区均接地，所述LDMOS器件的漏极和体区引出区均与焊垫输入/输出端电连接。在一个示例中，所述双极结型晶体管为PNP型三极管，所述LDMOS器件为NLDMOS器件。
由于包括的静电放电保护结构具有更好的ESD防护性能，该电子装置同样具有上述优点。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种静电放电保护结构，包括：一LDMOS器件，所述LDMOS器件包括一嵌入式双极结型晶体管，其中所述LDMOS器件的栅极、源极、埋层引出区和衬底引出区均接地，所述LDMOS器件的漏极和体区引出区均与焊垫输入/输出端电连接。
2.根据权利要求1所述的结构，其特征在于，所述双极结型晶体管为PNP型三极管，所述LDMOS器件为NLDMOS器件。
3.根据权利要求2所述的结构，其特征在于，所述NLDMOS器件包括：
P型衬底，位于所述P型衬底上的N型埋层，和位于所述N型埋层上的外延层；
形成于所述外延层内的N深阱、第一P深阱和第二P深阱，间隔位于所述第一P深阱内的第一P阱和N型漂移区；
间隔位于所述第一P阱内的P+体引出区和N+源极；
位于所述N型漂移区内的N+漏极；
位于所述N深阱内的N阱，位于所述N阱内的N+埋层引出区；
位于所述第二P深阱内的第二P阱，位于第二P阱内的P+衬底引出区；
位于所述第一P阱和所述N型漂移区之间的外延层表面上的栅极。
4.根据权利要求3所述的结构，其特征在于，所述P+体引出区作为PNP型三极管的集电极，所述N+埋层引出区作为PNP型三极管的基极，所述P+衬底引出区作为PNP型三极管的发射极。
5.根据权利要求4所述的结构，其特征在于，所述PNP型三极管用于传输反向ESD电流。
6.根据权利要求3所述的结构，其特征在于，所述N+漏极、栅极、N+源极和P+衬底引出区构成GGNMOS。
7.根据权利要求6所述的结构，其特征在于，所述GGNMOS用于传输正向ESD电流。
8.一种电子装置，其特征在于，包括静电放电保护结构以及与所述静电放电保护结构相连接的电子组件，其中所述静电放电保护结构包括一LDMOS器件，所述LDMOS器件包括一嵌入式双极结型晶体管，其中所述LDMOS器件的栅极、源极、埋层引出区和衬底引出区均接地，所述LDMOS器件的漏极和体区引出区均与焊垫输入/输出端电连接。
CN201510053595.1A 2015-02-02 2015-02-02 一种静电放电保护结构和电子装置 Active CN105990331B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510053595.1A CN105990331B (zh) 2015-02-02 2015-02-02 一种静电放电保护结构和电子装置
US15/008,737 US11417645B2 (en) 2015-02-02 2016-01-28 Electrostatic discharge protection structure in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510053595.1A CN105990331B (zh) 2015-02-02 2015-02-02 一种静电放电保护结构和电子装置

Publications (2)

Publication Number Publication Date
CN105990331A true CN105990331A (zh) 2016-10-05
CN105990331B CN105990331B (zh) 2019-04-09

Family

ID=56553345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510053595.1A Active CN105990331B (zh) 2015-02-02 2015-02-02 一种静电放电保护结构和电子装置

Country Status (2)

Country Link
US (1) US11417645B2 (zh)
CN (1) CN105990331B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305873A (zh) * 2017-01-12 2018-07-20 中芯国际集成电路制造(上海)有限公司 静电放电钳位器件以及静电放电钳位电路
CN108321144A (zh) * 2017-01-18 2018-07-24 中芯国际集成电路制造(上海)有限公司 静电放电钳位器件以及静电放电钳位电路
CN108336085A (zh) * 2018-03-21 2018-07-27 湖南静芯微电子技术有限公司 一种栅极嵌入小岛式可控硅静电防护器件
CN111799257A (zh) * 2020-07-17 2020-10-20 上海华力微电子有限公司 提升高压集成电路防负电流闩锁能力的保护环及实现方法
CN113035937A (zh) * 2021-03-12 2021-06-25 电子科技大学 一种高侧功率管的esd保护结构
TWI777971B (zh) * 2017-08-28 2022-09-21 聯華電子股份有限公司 雙極性電晶體及其製作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347621B2 (en) * 2016-10-12 2019-07-09 Texas Instruments Incorporated Electrostatic discharge guard ring with snapback protection
CN108461488B (zh) * 2017-02-21 2021-02-23 中芯国际集成电路制造(上海)有限公司 静电放电钳位器件、电路及静电放电保护电路
TWI652768B (zh) 2018-05-24 2019-03-01 台灣類比科技股份有限公司 高靜電放電耐受力之靜電保護元件佈局結構
US11545481B2 (en) 2019-04-02 2023-01-03 Vanguard International Semiconductor Corporation Electrostatic discharge protection devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072677A (en) * 1998-11-03 2000-06-06 United Microelectronics Corp. Electrostatic discharge protective circuit formed by use of a silicon controlled rectifier
US20140054696A1 (en) * 2012-08-21 2014-02-27 Globalfoundries Singapore Pte. Ltd. Novel latch-up immunity nldmos
CN103872039A (zh) * 2012-12-11 2014-06-18 中芯国际集成电路制造(上海)有限公司 静电放电保护电路及其制作方法
US20140252470A1 (en) * 2013-03-11 2014-09-11 Freescale Semiconductor, Inc. Semiconductor Device with Integrated Electrostatic Discharge (ESD) Clamp

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548401B2 (en) * 2001-03-16 2009-06-16 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
TW493265B (en) * 2001-08-16 2002-07-01 Winbond Electronics Corp ESD protection circuit with high trigger current
CN100536132C (zh) * 2005-06-20 2009-09-02 昂宝电子（上海）有限公司 对多种电压下的信号的静电放电保护***与方法
US7619262B2 (en) * 2006-11-16 2009-11-17 Delphi Technologies, Inc. Method and device for electrostatic discharge protection
US8859361B1 (en) * 2013-04-05 2014-10-14 Alpha And Omega Semiconductor Incorporated Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
KR101975608B1 (ko) * 2013-06-12 2019-05-08 매그나칩 반도체 유한회사 고전압용 esd 트랜지스터 및 그 정전기 보호 회로
KR102138385B1 (ko) * 2014-03-06 2020-07-28 매그나칩 반도체 유한회사 저 비용의 반도체 소자 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072677A (en) * 1998-11-03 2000-06-06 United Microelectronics Corp. Electrostatic discharge protective circuit formed by use of a silicon controlled rectifier
US20140054696A1 (en) * 2012-08-21 2014-02-27 Globalfoundries Singapore Pte. Ltd. Novel latch-up immunity nldmos
CN103872039A (zh) * 2012-12-11 2014-06-18 中芯国际集成电路制造(上海)有限公司 静电放电保护电路及其制作方法
US20140252470A1 (en) * 2013-03-11 2014-09-11 Freescale Semiconductor, Inc. Semiconductor Device with Integrated Electrostatic Discharge (ESD) Clamp

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305873A (zh) * 2017-01-12 2018-07-20 中芯国际集成电路制造(上海)有限公司 静电放电钳位器件以及静电放电钳位电路
CN108321144A (zh) * 2017-01-18 2018-07-24 中芯国际集成电路制造(上海)有限公司 静电放电钳位器件以及静电放电钳位电路
TWI777971B (zh) * 2017-08-28 2022-09-21 聯華電子股份有限公司 雙極性電晶體及其製作方法
CN108336085A (zh) * 2018-03-21 2018-07-27 湖南静芯微电子技术有限公司 一种栅极嵌入小岛式可控硅静电防护器件
CN108336085B (zh) * 2018-03-21 2023-12-19 湖南静芯微电子技术有限公司 一种栅极嵌入小岛式可控硅静电防护器件
CN111799257A (zh) * 2020-07-17 2020-10-20 上海华力微电子有限公司 提升高压集成电路防负电流闩锁能力的保护环及实现方法
CN113035937A (zh) * 2021-03-12 2021-06-25 电子科技大学 一种高侧功率管的esd保护结构

Also Published As

Publication number Publication date
US11417645B2 (en) 2022-08-16
CN105990331B (zh) 2019-04-09
US20160225757A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
CN105990331A (zh) 一种静电放电保护结构和电子装置
CN106298764B (zh) 一种半导体器件和电子装置
CN101221952B (zh) 用以保护一内部集成电路的半导体结构及其制造方法
CN106328644B (zh) 一种半导体器件和电子装置
CN104218077B (zh) Esd晶体管
CN100463175C (zh) 高电压静电放电防护装置及其制作方法
US9673189B2 (en) ESD unit
CN106158959B (zh) 一种半导体器件和电子装置
CN103579224A (zh) Esd保护
CN102214916A (zh) 静电放电保护电路
CN108063133A (zh) 一种基于soi工艺的静电保护器件及其构成的静电保护电路
CN104347621A (zh) 一种多电源系、多封装形式的芯片静电放电保护方法
CN106653736A (zh) Esd保护电路及其半导体器件
CN100514678C (zh) 在接合焊盘下的低电容静电放电保护结构
CN102064173B (zh) 一种可控硅整流器静电防护器件
CN104392992B (zh) 一种基于soi的硅控整流器esd保护器件结构
KR101626613B1 (ko) 반도체 장치
US9449959B2 (en) ESD protection circuit cell
CN101236967B (zh) 一种反相器内嵌的可控硅
CN201041806Y (zh) 一种增大静电电流有效流通面积的esd防护器件
CN102544068B (zh) 一种基于pnp型三极管辅助触发的双向可控硅器件
CN104143549B (zh) 一种静电释放保护电路版图及集成电路
CN105655333A (zh) 一种高维持电压的双向scr保护结构
CN105633071A (zh) 一种半导体器件和电子装置
CN113838847B (zh) 一种用于低压esd防护的双向dcscr器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant