CN105990128B - 绝缘层的形成方法、eeprom及其形成方法 - Google Patents

Abstract

本发明提供了一种绝缘层的形成方法、EEPROM及其形成方法。绝缘层的形成方法包括：在形成第一绝缘层上形成第一掩模后，以第一掩模为掩模刻蚀所述第一绝缘层，在所述第一掩模和第一绝缘层内形成第一凹槽，之后在所述第一凹槽的侧壁上形成的侧墙，且所述侧墙露出部分位于所述第一凹槽底部的第一绝缘层；在以所述侧墙为掩模去除第一凹槽底部的第一绝缘层，露出半导体衬底后，在露出的所述半导体衬底上形成第二绝缘层；之后，去除侧墙，以第二绝缘层为掩模减薄第一绝缘层，至露出第一凹槽底部的半导体衬底，并在露出的半导体衬底上形成第三绝缘层。采用上述技术方案中，可在采用现有的光刻机条件下，进一步缩小形成的第三绝缘层尺寸。

Description

绝缘层的形成方法、EEPROM及其形成方法

技术领域

本发明涉及半导体技术领域，尤其是涉及一种绝缘层的形成方法、EEPROM及其形成方法。

背景技术

随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸(Critical Dimension，CD)越来越小，这对半导体器件制备要求不断提高。

为此，业界往往需要通过更新半导体器件的制造设备，以提高半导体器件制造设备精度。比如在光刻领域，需要提高光刻机的解析能力，以在曝光显影工艺后，获得尺寸更小、精度更高的光刻胶图案，以提高降低制的半导体器件的尺寸。然而，半导体器件制造设备昂贵，更新半导体器件的制造设备需花费巨大的成本。

尤其是对于带电可擦可编程只读存储器(Electrically Erasable programmableRead-Only Memory，简称EEPROM)，相比于普通的闪存存储器(Flash Memory)EEPROM的隧穿层尺寸较小。因而EPROM制备工艺中，制备小尺寸的隧穿层一直是EEPROM制备工艺的难点，相比于常规的Flash存储器制备设备要求，EEPROM存储器的制造设备精度要求更高。

半导体器件特征尺寸(Critical Dimension，CD)不断减小，给EEPROM制备工艺提出新的挑战，不断改进EEPROM的制造设备，无疑会增加生产成本，增加了产业发展负担。

为此，本领域技术人员尝试通过改进EEPROM的制备工艺，以进一步减小EEPROM的隧穿层尺寸同时，降低EEPROM的制造工艺成本。

发明内容

本发明解决的问题是提供一种绝缘层的形成方法、EEPROM及其形成方法，采用所述绝缘层的形成方法可以在突破光刻机等半导体制造设备的解析能力限制，获取尺寸更小的绝缘层，并以所述绝缘层作为隧穿层以制得尺寸更小的EEPROM。

为解决上述问题，本发明提供的绝缘层的形成方法包括：

提供半导体衬底；

在所述半导体衬底上形成第一绝缘层；

在所述第一绝缘层上形成第一掩模，以所述第一掩模为掩模刻蚀所述第一绝缘层以去除部分厚度的所述第一绝缘层，在所述第一绝缘层和所述第一掩模内形成第一凹槽；

在所述第一凹槽的侧壁上形成侧墙；

以所述第一掩模和侧墙为掩模，去除所述第一凹槽底部的第一绝缘层，以露出所述半导体衬底；

在所述第一掩模和侧墙露出的半导体衬底上形成第二绝缘层；

去除所述侧墙，露出第一凹槽底部的第一绝缘层；

以所述第二绝缘层为掩模，减薄所述第一绝缘层至露出第一凹槽底部的所述半导体衬底；

在露出的半导体衬底表面形成第三绝缘层。

可选地，减薄所述第一绝缘层至露出第一凹槽底部的所述半导体衬底的步骤包括：进行第一湿法刻蚀工艺，以减薄所述第一绝缘层至露出第一凹槽底部的所述半导体衬底，且至少保留部分厚度的所述第二绝缘层。

可选地，所述第一绝缘层的材料为氧化硅，所述第二绝缘层的材料为氧化硅，形成第二绝缘层的步骤包括：使所述第二绝缘层的厚度大于所述侧墙下方的第一绝缘层的厚度。

可选地，所述第二绝缘层的形成方法为热氧化工艺，所述热氧化工艺的温度为850～950℃。

可选地，所述第一绝缘层的材料为氧化硅，所述第一湿法刻蚀工艺包括：采用稀释的氢氟酸溶液作为湿法刻蚀剂。

可选地，所述稀释的氢氟酸溶液中，氢氟酸与水的体积比小于或等于1:60，温度为22～24℃。

可选地，去除部分厚度的所述第一绝缘层，在所述第一绝缘层和所述第一掩模内形成第一凹槽的步骤包括：使所述第一凹槽底部剩余的第一绝缘层的厚度为

可选地，以所述第一掩模和侧墙为掩模，去除所述第一凹槽底部的第一绝缘层，以露出所述半导体衬底的步骤包括：进行第二湿法刻蚀工艺以去除所述侧墙下方的第一绝缘层。

可选地，所述第一绝缘层的材料为氧化硅，所述第二湿法刻蚀工艺包括：采用稀释的氢氟酸溶液作为湿法刻蚀剂。

可选地，所述稀释的氢氟酸溶液中，氢氟酸与水的体积比小于或等于1:60。

可选地，所述侧墙的材料为氮化硅，去除所述侧墙的步骤包括：进行第三湿法刻蚀工艺去除所述侧墙。

可选地，所述第三湿法刻蚀工艺以磷酸溶液作为湿法刻蚀剂。

可选地，形成侧墙的步骤包括：使所述侧墙厚度为80～90nm。

可选地，所述第三绝缘层的形成方法为热氧化工艺，所述热氧化工艺的温度为850～950℃。

可选地，在所述第一凹槽的侧壁上形成侧墙的步骤包括：

在所述第一掩模上形成第二掩模，且所述第二掩模保型覆盖在所述第一掩模上；

采用无掩模自对准刻蚀工艺刻蚀所述第二掩模，以形成所述侧墙。

可选地，在形成所述侧墙后，以所述第一掩模和侧墙为掩模，去除所述第一凹槽底部的第一绝缘层前，所述绝缘层的形成方法还包括：以所述第一掩模和侧墙为掩模，去除所述第一凹槽底部部分厚度的第一绝缘层，且剩余的第一绝缘层的厚度大于或等于

本发明还提供了一种EEPROM的形成方法，包括：

采用上述的绝缘层的形成方法形成第三绝缘层，且以所述第三绝缘层作为隧穿层；

在所述半导体衬底上形成浮栅层，所述浮栅层覆盖至少一个所述第三绝缘层；

在所述浮栅层上形成控制栅层。

此外，本发明又提供了一种通过上述的EEPROM的形成方法形成的EEPROM。

与现有技术相比，本发明的技术方案具有以下优点：

本发明绝缘层的形成方法中，在形成第一绝缘层上形成第一掩模后，以第一掩模为掩模刻蚀所述第一绝缘层，在所述第一掩模和第一绝缘层内形成第一凹槽，之后在所述第一凹槽的侧壁上形成的侧墙，且所述侧墙露出部分位于所述第一凹槽底部的第一绝缘层；在以所述侧墙为掩模去除第一凹槽底部的第一绝缘层，露出半导体衬底后，在露出的所述半导体衬底上形成第二绝缘层；之后，去除侧墙，以第二绝缘层为掩模减薄第一绝缘层，至露出第一凹槽底部的半导体衬底，并在露出的半导体衬底上形成第三绝缘层。在上述技术方案中，由光刻机确定第一掩模的第一凹槽尺寸后，由第一凹槽侧壁的侧墙的尺寸定义所述第三绝缘层的尺寸，其中，在形成所述第一凹槽后，所述侧墙的尺寸不再受限于光刻机的最小尺寸精度限定，从而在采用现有的光刻机的条件下，进一步缩小形成的第三绝缘层尺寸。

在EEPROM的形成方法中，以采用上述绝缘层的形成方法所形成的第三绝缘层作为EEPROM的隧穿层。基于所述第三绝缘层不再受限于光刻机最小尺寸限定，从而可在采用现有的光刻机的条件下，进一步缩小形成的第三绝缘层尺寸，进而缩小形成的EEPROM的尺寸。

附图说明

图1～图12是本发明绝缘层的形成方法一实施例的结构示意图。

具体实施方式

如背景技术所述，随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸越来越小，为了降低半导体器件的尺寸，往往需要采用解析能力更强的光刻机等设备。但光刻机等半导体器件制造设备昂贵，更换光刻机设备大大增加工艺成本。

如何采用现有的光刻机设备条件下，减小半导体器件制备工艺中各步骤中形成的半导体器件的结构尺寸，如进一步减小EEPROM的隧穿层尺寸，是本领域技术人员亟需攻克的难点。

为此，本发明提供了一种绝缘层的形成方法、EEPROM及其形成方法。

所述绝缘层的形成方法包括：提供半导体衬底；在所述半导体衬底上形成第一绝缘层后，在所述第一绝缘层上形成第一掩模，再以所述第一掩模为掩模刻蚀所述第一绝缘层以去除部分厚度的所述第一绝缘层，在所述第一掩模和所述第一绝缘层内形成第一凹槽；；

在所述第一凹槽的侧壁上形成侧墙；之后，再以所述第一掩模和侧墙为掩模，去除所述第一凹槽底部的第一绝缘层，以露出所述半导体衬底后，再于露出的半导体衬底上形成第二绝缘层；

之后，去除所述侧墙，露出所第一凹槽底部的第一绝缘层，并减薄所述第一绝缘层至露出第一凹槽底部的出所述半导体衬底，在露出的所述半导体衬底表面形成第三绝缘层。

在上述绝缘层的形成方法中，由光刻机确定第一凹槽的尺寸后，由第一凹槽侧壁的侧墙的尺寸定义所述第三绝缘层的尺寸，其中，在形成所述第一凹槽后，所述侧墙的尺寸不再受限于光刻机的最小尺寸精度限定，从而采用现有的光刻机条件下，进一步缩小形成的第三绝缘层尺寸；在EEPROM的形成方法中，以所述第三绝缘层作为EEPROM的隧穿层，使所述EEPROM的隧穿层尺寸不再受限于光刻机最小尺寸限定，从而可在采用现有的光刻机的条件下，进一步缩小EEPROM隧穿层尺寸，进而缩小EEPROM的尺寸。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图以EEPROM的形成方法为实施例，对本发明的具体实施方式做详细的说明。

图1～图12是本发明EPPROM的形成方法一实施例的结构示意图。

本实施例提供的绝缘层的形成方法包括：

先参考图1，提供半导体衬底10。

本实施例中，所述半导体衬底10为硅衬底。

但除本实施例外的其他实施例中，所述半导体衬底还可以是硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或其他III-V族化合物衬底。

此外，所述半导体衬底10还可包括晶体管以及互连结构等半导体元件，所述半导体衬底的结构并不限定本发明的保护范围。

在所述半导体衬底10上形成第一绝缘层11。

可选地，所述第一绝缘层11为氧化硅层，形成工艺可选为热氧化工艺。

可选地，本实施例中，所述第一绝缘层11的厚度为40～50纳米(nm)，进一步可选地为45纳米左右。

本实施例中，形成所述第一绝缘层11的热氧化工艺参数包括：控制温度为850～950℃，进一步可选地为900℃左右；持续时间为10～11小时，可选为10小时左右。

在上述温度条件下，可提高所述第一绝缘层11的形成效率同时，降低高温对于所述半导体衬底10结构损伤。

结合参考图1和图2，在所述第一绝缘层11上形成第一掩模121。

本实施例中，所述第一掩模121的形成工艺包括：

先参考图1，在所述第一绝缘层11上形成第一掩模材料层12，之后在所述第一掩模材料层12上形成抗反射层13；之后在所述抗反射层13上形成光刻胶层(图中未显示)，并采用光刻机等设备进行曝光显影等步骤后，由所述光刻胶层形成光刻胶掩模14。

可选地，所述抗反射层13为电介质抗反射涂层(Dielectric Anti-ReflectCoating，简称DARC)，进一步可选地，所述DARC层的材料为含氧的氮化硅(SiON)。

本实施例中，所述第一掩模材料层12的材料为氮化硅(SiN)，形成方法可选为化学气相沉积(Chemical Vapor Deposition，简称CVD)。但在除本实施例外的其他实施例中，所述第一掩模材料层12还可以是采用其他工艺形成的氮化硅或是其他材料，本发明对所述第一掩模材料层12不做限定。

接着参考图2，以所述光刻胶掩模14为掩模刻蚀所述抗反射层13和第一掩模材料层12，刻蚀后的所述第一掩模材料层12和抗反射层13组成所述第一掩模121，所述第一掩模121包括第一开口151。所述第一开口151露出部分所述第一绝缘层11。

本实施例中，在刻蚀所述抗反射层13和掩模材料层12过程中，所述光刻胶掩模14被去除。

本实施例中，所述第一开口151的宽度D1为450nm。

刻蚀所述抗反射层13和掩模材料层12的工艺为本领域成熟工艺，在此不再赘述。

值得注意的是，本实施例中，所述抗反射层13可有效减小曝光显影工艺中，所述光刻胶层内的光线反射、折射等现象，从而提高形成的光刻胶掩模的精度。但在其他实施例中，可直接在所述第一掩模材料层12上形成光刻胶掩模，之后以所述光刻胶掩模为掩模刻蚀所述第一掩模材料层12，并以刻蚀后的第一掩模材料层12作为第一掩模121。是否形成所述抗反射层13并不影响本发明的目的实现。

再结合参考图3，在形成所述第一掩模121后，以所述第一掩模121为掩模，沿着所述第一开口151，采用干法刻蚀工艺刻蚀所述第一绝缘层11以去除部分厚度的所述第一绝缘层11，从而在所述第一掩模121和所述第一绝缘层11内形成第一凹槽111。所述采用干法刻蚀工艺刻蚀所述第一绝缘层11的工艺为本领域成熟工艺，在此不再赘述。

本实施例中，在所述第一凹槽111底部，剩余部分的第一绝缘层11的厚度为所述第一凹槽111底部剩余的第一绝缘层11的厚度根据后续形成的EEPROM的具体结构确定，本发明对此不做具体限定。

之后，参考图4和图5，在所述第一凹槽111的侧壁上形成侧墙161，且所述侧墙161露出部分位于所述第一凹槽111底部的第一绝缘层11。

本实施例中，所述侧墙161的形成步骤包括：

先参考图4，在刻蚀后的抗反射层13上形成第二掩模16。

本实施例中，所述第二掩模16的材料为氮化硅，且所述第二掩模16保型覆盖在所述抗反射层13上。

可选地，所述第二掩模16的形成工艺为CVD。

再参考图5，刻蚀所述第二掩模16，在所述第一凹槽111的侧壁上形成侧墙161。

本实施例中，所述侧墙161位于所述第一凹槽111侧壁上，且覆盖部分所述第一凹槽111底部的第一绝缘层11。

本实施例中，刻蚀所述第二掩模16的步骤包括，采用无掩模自对准刻蚀工艺刻蚀所述第二掩模，以形成所述侧墙161；且通过调整所述自对准刻蚀工艺的刻蚀气体流量、刻蚀时间等参数调整所述侧墙161的厚度等参数。

本实施例中，所述侧墙161的厚度D2为90nm。

刻蚀所述第二掩模16的工艺为本领域成熟工艺，在此不再赘述。

参考图6，本实施例中，可选地，在形成所述侧墙161后，以所述第一掩模121和侧墙161为掩模，继续刻蚀所述第一凹槽111底部露出的部分第一绝缘层11，以进一步去除部分厚度的所述第一绝缘层11。从而为后续去除所述第一凹槽111露出的第一绝缘层11做准备，降低去除所述第一凹槽111露出第一绝缘层11的难度。

本实施例中，采用干法刻蚀工艺刻蚀所述第一绝缘层11，所述干法刻蚀工艺为本领域成熟工艺，在此不再赘述。

在以所述第一掩模121和侧墙161为掩模，继续刻蚀所述第一凹槽111底部露出的部分第一绝缘层11步骤中，若剩余的第一绝缘层11厚度过小，会损伤所述第一绝缘层11下方的半导体衬底10。

继续参考图6，可选地，在以所述第一掩模121和侧墙161为掩模刻蚀所述第一绝缘层11后，所述第一凹槽111内，剩余的露出的第一绝缘层116的厚度大于或等于进一步可选地，剩余的露出的第一绝缘层11的厚度为左右，以降低后续去除所述第一凹槽111露出的第一绝缘层11的难度。

接着参考图7，去除所述第一凹槽111底部露出的第一绝缘层11，以露出所述半导体衬底10。

本实施例中，去除所述第一凹槽111露出的第一绝缘层11的步骤包括：进行第二湿法刻蚀工艺去除所述第一凹槽111露出的第一绝缘层11。

可选地，本实施例中，所述第二湿法刻蚀工艺包括，采用稀释的氢氟酸溶液作为湿法刻蚀剂以去除所述第一凹槽111露出的第一绝缘层11。

在上述湿法刻蚀工艺中，若稀释的氢氟酸的浓度过大，会损伤所述半导体衬底10上的其他结构，尤其是造成所述侧墙161下方的第一绝缘层11损伤。

本实施例中，所述稀释的氢氟酸溶液中，氢氟酸与水的体积比小于或等于1:60。

进一步可选地，所述第二湿法刻蚀工艺中，所采用的湿法刻蚀剂的温度为22～24℃，更进一步可选地为23℃。

在上述第二湿法刻蚀工艺中，持续进行湿法刻蚀1～3分钟(min)，可选地，进行2min左右，以去除所述第一凹槽111露出的第一绝缘层11，同时减小所述侧墙161下方的第一绝缘层11损伤。

再参考图8，在露出的所述半导体衬底10上形成第二绝缘层112，即在所述第一凹槽111底部露出的半导体衬底10上形成第二绝缘层112。所述第二绝缘层112用于形成EEPROM浮栅的栅介质层。

本实施例中，所述第二绝缘层112为氧化硅层，可选地，所述第二绝缘层112的形成工艺为热氧化工艺。

本实施例中，所述第二绝缘层112的厚度大于所述侧墙161下方的第一绝缘层11的厚度。可选地，所述第二绝缘层112的厚度为30～35nm，进一步可选地，所述第二绝缘层112的厚度为32nm左右，形成所述第二绝缘层112的热氧化工艺的温度为850～1000℃(优选为900℃)，热氧化工艺时间持续7～9小时(优选为8小时左右)。

之后参考图8～图10，减薄所述第一绝缘层11，至露出所述第一凹槽111底部的所述半导体衬底10。

本实施例中，减薄所述第一绝缘层11的步骤包括：

先结合参考图8和图9，去除所述第一绝缘层11上的侧墙161。

本实施例中，去除所述侧墙161的步骤包括：进行第三湿法刻蚀工艺去除所述侧墙161。

本实施例中，所述侧墙161的材料为氮化硅，所述第三湿法刻蚀工艺可选为采用磷酸溶液作为湿法刻蚀剂。

进一步可选地，所述第三湿法刻蚀工艺采用的湿法刻蚀剂的温度为90～105℃(优选地温度为100℃左右)，湿法刻蚀的持续时间为1.8～2.2小时(优选地，为2小时左右)。

本实施例中，所述第三湿法刻蚀工艺采用的磷酸溶液中，磷酸与水的体积比为1000:1左右。

本实施例中，所述第一掩模121中的第一掩模材料层12的材料为氮化硅、抗反射层13的材料为含氧的氮化硅，进行第三湿法刻蚀工艺以去除所述侧墙161的同时，去除所述第一掩模121露出所述第一绝缘层11。

此外，本实施例中，在形成所述第一掩模121后，形成侧墙161前，已去除了部分厚度的位于所述第一开口151底部的第一绝缘层11，在所述第一掩模121和第一绝缘层11内形成第一凹槽111(参考图3～图8)；且所述第二绝缘层112的厚度大于位于侧墙161下方的第一绝缘层11的厚度，所以位于所述侧墙161下方的第一绝缘层11的厚度小于第一侧墙161周边的第一绝缘层11和第二绝缘层112的厚度。在去除所述侧墙161后，在所述第一绝缘层11和第二绝缘层112之间形成第二凹槽17。

接着，参考图10，进行第一湿法刻蚀工艺，以减薄所述第一绝缘层11，至去除所述第一凹槽111(参考图3～图8)底部的第一绝缘层11(即，去除所述第二凹槽17底部的第一绝缘层)，至露出所述半导体衬底10，在剩余的所述第一绝缘层113以及第二绝缘层112之间形成第三凹槽171。

可选地，所述第一湿法刻蚀工艺采用稀释的氢氟酸溶液作为湿法刻蚀剂，以去除所述第二凹槽17底部的第一绝缘层，进一步可选地，所述稀释的氢氟酸溶液中，氢氟酸与水的体积比小于或等于1:60，温度为22～24℃(优选为23℃左右)。

在去除所述第二凹槽17底部的第一绝缘层11同时，会去除部分厚度的第二绝缘层112和位于所述第二凹槽17周边的第一绝缘层。本实施例中，去除所述第二凹槽17底部的第一绝缘层11同时，通过控制所述第一湿法刻蚀时间，以保留部分厚度的第二绝缘层112以及位于所述第二凹槽17周边的第一绝缘层。

本实施例中，所述第二凹槽17内(即侧墙下方)的第一绝缘层11的厚度为所述第一湿法刻蚀时间持续2min左右。

本实施例中，在所述第一湿法刻蚀工艺后，剩余的第二绝缘层115的厚度为22nm左右，位于所述第三凹槽171周边剩余的第一绝缘层113的厚度为44nm左右。剩余的第二绝缘层115和第一绝缘层113用以形成EEPROM的栅介质层。

结合参考图11，形成所述第三凹槽171，露出所述半导体衬底10后，在露出的半导体衬底10的表面，形成第三绝缘层114，即在所述第三凹槽171内形成第三绝缘层114。所述第三绝缘层114用于形成EEPROM的隧穿层。

本实施例中，所述第三绝缘层114的材料为氧化硅，形成方法可选为热氧化工艺，所述热氧化工艺的温度为850～950℃之间，进一步可选的为900℃左右。

本实施例中，所述第三绝缘层114的厚度为进一步可选为左右；形成所述第三绝缘层114的热氧化工艺的时间持续为1.8～2.2小时，进一步可选为2小时左右。

本实施例中，所述第三绝缘层114的宽度取决于所述侧墙161的宽度。在所述侧墙161的形成工艺中，由所述光刻设备确定所述第一掩模121内的第一开口151的尺寸后，以所述第一掩模121为掩模刻蚀所述第一绝缘层11，在所述第一掩模121和第一绝缘层11内形成第一凹槽111；再于所述第一掩模121上形成第二掩模并刻蚀所述第二掩模，在所述第一凹槽111侧壁上形成所述侧墙161，并以所述侧墙161尺寸定义后续形成的第三绝缘层尺寸。上述技术方案中，所述侧墙161尺寸不再受限于光刻机解析能力，即，使得第三绝缘层114的尺寸不再受限于光刻机的解析能力，使得所述侧墙161的尺寸精度可突破光刻设备的解析能力极限，即在现有光刻机条件下，突破光刻机的最小尺寸精度限定等解析能力限制获取更小尺寸的侧墙161，从而获得更小尺寸的第三绝缘层114。

再结合参考图12，本实施例中，在形成所述第三绝缘层114后，在所述半导体衬底10上形成浮栅层18，所述浮栅层18至少覆盖一个所述第三绝缘层114。

本实施例中，所述浮栅层18覆盖一个所述第三绝缘层114，以及部分所述第二绝缘层115和部分剩余的第一绝缘层113。

之后，再于所述浮栅层18上形成控制栅层等结构，从而形成EEPROM。形成浮栅层18，以及后续的形成控制栅层等工艺与现有技术相同，在此不再赘述。

本实施例中，在现有的光刻机等设备下，可通过上述技术方案可获取突破光刻机解析能力极限，进一步缩小形成的第三绝缘层(即隧穿层)的尺寸，进而缩小形成的EEPROM的尺寸。

此外，本发明还提供了一种采用上述实施例EEPROM的形成方法形成的EEPROM。

相比于现有技术形成的EEPROM，采用本发明可获取隧穿层尺寸更小的EEPROM，从而可相应地减小EEPROM的尺寸。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种绝缘层的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成第一绝缘层；

在所述第一绝缘层上形成第一掩模，以所述第一掩模为掩模刻蚀所述第一绝缘层以去除部分厚度的所述第一绝缘层，在所述第一绝缘层和所述第一掩模内形成第一凹槽；

在所述第一凹槽的侧壁上形成侧墙；

以所述第一掩模和侧墙为掩模，去除所述第一凹槽底部的第一绝缘层，以露出所述半导体衬底；

在侧墙露出的第一凹槽底部的半导体衬底上形成第二绝缘层；

去除所述侧墙和第一掩模，露出第一凹槽底部的第一绝缘层；

以所述第二绝缘层为掩模，减薄所述第一绝缘层至露出第一凹槽底部的所述半导体衬底；

在露出的半导体衬底表面形成第三绝缘层。

2.如权利要求1所述的绝缘层的形成方法，其特征在于，减薄所述第一绝缘层至露出第一凹槽底部的所述半导体衬底的步骤包括：进行第一湿法刻蚀工艺，以减薄所述第一绝缘层至露出第一凹槽底部的所述半导体衬底，且至少保留部分厚度的所述第二绝缘层。

3.如权利要求2所述的绝缘层的形成方法，其特征在于，所述第一绝缘层的材料为氧化硅，所述第二绝缘层的材料为氧化硅，形成第二绝缘层的步骤包括：使所述第二绝缘层的厚度大于所述侧墙下方的第一绝缘层的厚度。

4.如权利要求3所述的绝缘层的形成方法，其特征在于，所述第二绝缘层的形成方法为热氧化工艺，所述热氧化工艺的温度为850～950℃。

5.如权利要求2所述的绝缘层的形成方法，其特征在于，所述第一绝缘层的材料为氧化硅，所述第一湿法刻蚀工艺包括：采用稀释的氢氟酸溶液作为湿法刻蚀剂。

6.如权利要求5所述的绝缘层的形成方法，其特征在于，所述稀释的氢氟酸溶液中，氢氟酸与水的体积比小于或等于1:60，温度为22～24℃。

7.如权利要求1所述的绝缘层的形成方法，其特征在于，去除部分厚度的所述第一绝缘层，在所述第一绝缘层和所述第一掩模内形成第一凹槽的步骤包括：使所述第一凹槽底部剩余的第一绝缘层的厚度为

8.如权利要求1所述的绝缘层的形成方法，其特征在于，以所述第一掩模和侧墙为掩模，去除所述第一凹槽底部的第一绝缘层，以露出所述半导体衬底的步骤包括：进行第二湿法刻蚀工艺以去除所述侧墙下方的第一绝缘层。

9.如权利要求8所述的绝缘层的形成方法，其特征在于，所述第一绝缘层为的材料氧化硅，所述第二湿法刻蚀工艺包括：采用稀释的氢氟酸溶液作为湿法刻蚀剂。

10.如权利要求9所述的绝缘层的形成方法，其特征在于，所述稀释的氢氟酸溶液中，氢氟酸与水的体积比小于或等于1:60。

11.如权利要求1所述的绝缘层的形成方法，其特征在于，所述侧墙的材料为氮化硅，去除所述侧墙的步骤包括：进行第三湿法刻蚀工艺去除所述侧墙。

12.如权利要求11所述的绝缘层的形成方法，其特征在于，所述第三湿法刻蚀工艺以磷酸溶液作为湿法刻蚀剂。

13.如权利要求1所述的绝缘层的形成方法，其特征在于，形成侧墙的步骤包括：使所述侧墙厚度为80～90nm。

14.如权利要求1所述的绝缘层的形成方法，其特征在于，所述第三绝缘层的形成方法为热氧化工艺，所述热氧化工艺的温度为850～950℃。

15.如权利要求1所述的绝缘层的形成方法，其特征在于，在所述第一凹槽的侧壁上形成侧墙的步骤包括：

在所述第一掩模上形成第二掩模，且所述第二掩模保型覆盖在所述第一掩模上；

采用无掩模自对准刻蚀工艺刻蚀所述第二掩模，以形成所述侧墙。

16.如权利要求15所述的绝缘层的形成方法，其特征在于，在形成所述侧墙后，以所述第一掩模和侧墙为掩模，去除所述第一凹槽底部的第一绝缘层前，所述绝缘层的形成方法还包括：以所述第一掩模和侧墙为掩模，去除所述第一凹槽底部部分厚度的第一绝缘层，且剩余的第一绝缘层的厚度大于或等于

17.一种EEPROM的形成方法，其特征在于，包括：

采用权利要求1～16任一项所述的绝缘层的形成方法形成第三绝缘层，且以所述第三绝缘层作为隧穿层；

在所述半导体衬底上形成浮栅层，所述浮栅层覆盖至少一个所述第三绝缘层；

在所述浮栅层上形成控制栅层。

18.一种通过权利要求17所述的EEPROM的形成方法形成的EEPROM。