CN105955385B - 基于标准cmos工艺的耐高压线性稳压器 - Google Patents

基于标准cmos工艺的耐高压线性稳压器 Download PDF

Info

Publication number
CN105955385B
CN105955385B CN201610293842.XA CN201610293842A CN105955385B CN 105955385 B CN105955385 B CN 105955385B CN 201610293842 A CN201610293842 A CN 201610293842A CN 105955385 B CN105955385 B CN 105955385B
Authority
CN
China
Prior art keywords
voltage
pmos transistor
standard cmos
transistor
cmos process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610293842.XA
Other languages
English (en)
Other versions
CN105955385A (zh
Inventor
乐忠明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI HOLYCHIP ELECTRONIC Co.,Ltd.
Original Assignee
Shanghai Sovan Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sovan Electronic Technology Co Ltd filed Critical Shanghai Sovan Electronic Technology Co Ltd
Priority to CN201610293842.XA priority Critical patent/CN105955385B/zh
Publication of CN105955385A publication Critical patent/CN105955385A/zh
Application granted granted Critical
Publication of CN105955385B publication Critical patent/CN105955385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明公开了一种基于标准CMOS工艺的耐压线性稳压器，应用于电源***中。本发明包括：预稳压器，根据输入电压，产生稳定电压，为带隙放大器供电；带隙放大器，根据反馈信号，输出驱动信号；驱动器，当接收到驱动信号，根据输入电压，产生输出电压；反馈单元，根据输出电压，输出反馈信号；驱动器包括N个标准CMOS工艺中的PMOS晶体管；N个PMOS晶体管依次串联连接，带隙放大器对各个PMOS晶体管的栅极电压进行驱动控制，将输入电压均匀地分布到N个PMOS晶体管的源漏两端，每个PMOS晶体管所需承担的电压不至于让其损坏，N为大于1的正整数。本发明将7805等专用线性稳压芯片的功能在标准CMOS上实现，降低整机成本。

Description

基于标准CMOS工艺的耐高压线性稳压器
技术领域
本发明涉及涉及一种线性稳压器，尤其涉及一种基于标准CMOS工艺的耐高压线性稳压器。
背景技术
线性稳压器在芯片设计中经常被采用，用于将一个输入DC电压转换为另一个较低的输出DC电压，比如将5V转换为1.8V，来给多电源***供电，如图1。在标准CMOS工艺上实现的传统线性稳压器，受到器件耐压的限制，只能承受5V电压输入。
很多应用中电源***为9V或12V，无法直接给CMOS工艺制造的MCU等主控芯片供电，需要一颗额外的稳压芯片(如7805)将电压降低到5V，如图2，这样就增加整机的成本。
发明内容
针对上述问题，现提供一种旨在节约成本的的基于标准CMOS工艺的耐高压线性稳压器。
一种基于标准CMOS工艺的耐高压线性稳压器，包括：
预稳压器，根据输入电压，产生稳定电压，为带隙放大器供电；
带隙放大器，根据反馈信号，输出驱动信号；
驱动器，当接收到所述驱动信号，根据输入电压，产生输出电压；
反馈单元，根据所述输出电压，输出所述反馈信号；
所述驱动器包括N个标准CMOS工艺中的PMOS晶体管；
N个PMOS晶体管依次串联连接，带隙放大器对各个PMOS晶体管的栅极电压进行驱动控制，将输入电压均匀地分布到N个PMOS晶体管的源漏两端，每个PMOS晶体管所需承担的电压不至于让其损坏，N为大于1的正整数。
优选的，所述线性稳压器还包括栅极偏置电路；
所述栅极偏置电路，根据带隙放大器的驱动信号，为N个PMOS晶体管的栅极提供偏置电压。
优选的，所述栅极偏置电路包括PMOS晶体管MP0、N-1个稳压管、电流源I1和N个NMOS晶体管；
串联连接的N个PMOS晶体管中的第一个PMOS晶体管与PMOS晶体管MP0构成电流镜像偏置；N个PMOS晶体管中相连的两个PMOS晶体管的栅极之间分别串联一个稳压管；电流源I1为N-1个稳压管提供偏置电流；
N个NMOS晶体管依次串联连接，其中第一个NMOS晶体管的漏极与所述第一个PMOS晶体管的漏极和其栅极同时连接；
带隙放大器的驱动信号输入至串联的N个NMOS晶体管的第N个
NMOS晶体管的栅极。
优选的，所述NMOS晶体管增加一层DNW，兼容标准CMOS工艺。
优选的，所述预稳压器包括N个电阻和第N稳压管；
N个电阻依次串联连接，第一个电阻还用于接入输入电压，第N个电阻还用于与第N稳压管的阴极连接，第N稳压管的阳极接地。
优选的，串联的N个NMOS晶体管中前N-1个NMOS晶体管的栅极偏置电压分别从预稳压器的N个电阻中N-1个抽头上获得。
优选的，所述输入电压为15V，所述驱动器产生的输出电压为5V、3.3V或2.5V。
优选的，所述稳压管均用二极管连接的MOS晶体管实现。
上述技术方案的有益效果：
本发明将7805等专用线性稳压芯片的功能在标准CMOS上实现，从而可以集成到MCU等低压工艺设计的芯片中。这样此类芯片就可以直接接收12V/9V/15V等高压输入，于是降低整机成本。
附图说明
图1为传统的线性稳压器的电气连接示意图。
图2为传统的电源***的原理示意图。
图3为具体实施方式中的基于标准CMOS工艺的耐高压线性稳压器的原理示意图。
图4为具体实施方式中栅极偏置电路的原理示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图3所示，基于标准CMOS工艺的耐高压线性稳压器，包括：
预稳压器，根据输入电压VIN，产生一个低精度、弱驱动能力的稳定电压preg，为带隙放大器供电；本实施方式中的VIN＝15V；
带隙放大器，根据反馈信号VFB，输出驱动信号；
驱动器，当接收到驱动信号，根据输入电压，产生输出电压VOUT；
反馈单元，根据输出电压VOUT，输出反馈信号VFB；
进一步地，驱动器包括三个PMOS晶体管：PMOS晶体管MP1、PMOS晶体管MP2和PMOS晶体管MP3；
本实施方式中的PMOS晶体管为标准5V CMOS工艺中的PMOS晶体管，且为四端器件，任何两端之间的电压不宜超过5.5V，利用这一特性，PMOS晶体管MP1、PMOS晶体管MP2和PMOS晶体管MP3依次串联连接，带隙放大器对各个PMOS晶体管的栅极电压进行驱动控制，将输入电压均匀地分布到三个PMOS晶体管的源漏两端，每个PMOS晶体管所需承担的电压不至于让其损坏。
理论上，更多的PMOS晶体管串联就可以承受更高的输入电压，最终受限的是PMOS晶体管的衬底，即NWELL到硅衬底反偏二极管的耐压。
为了让PMOS晶体管MP1、PMOS晶体管MP2和PMOS晶体管MP3均匀分担高压输入，它们的栅极的偏置是关键。
进一步的，本实施方式中，线性稳压器还包括栅极偏置电路；
如图4，栅极偏置电路包括PMOS晶体管MP0、稳压管D1、稳压管D2、电流源I1、NMOS晶体管MN1、NMOS晶体管MN2和NMOS晶体管MN3；
PMOS晶体管MP1与PMOS晶体管MP0构成电流镜像偏置，确保PMOS晶体管MP1的栅源电压看不到高压；PMOS晶体管MP0的漏极与NMOS晶体管MN1的漏极、稳压管D1的阴极、PMOS晶体管MP1的栅极与PMOS晶体管MP0的栅极同时连接；
稳压管D1的阳极与稳压管D2的阴极和PMOS晶体管MP2的栅极同时连接；稳压管D1则为PMOS晶体管MP2提供偏置，确保PMOS晶体管MP1的源漏和PMOS晶体管MP2的栅源看不到高压；
稳压管D2的阳极与电流源I1的电流输入端和PMOS晶体管MP3的栅极同时连接，稳压管D2则为PMOS晶体管MP3提供偏置，确保PMOS晶体管MP2的源漏和PMOS晶体管MP3的栅源看不到高压；电流源I1的电流输出端接地；电流源I1是偏置电流，用于设定稳压管D1和稳压管D2的稳压电压在5V附近。
NMOS晶体管MN1、NMOS晶体管MN2和NMOS晶体管MN3依次串联连接，流经PMOS晶体管MP0的电流由带隙放大器控制NMOS晶体管MN3来调整，以完成闭环控制。
同样，为了避免NMOS晶体管MN3看到高压，NMOS晶体管MN1和NMOS晶体管串联于NMOS晶体管MN3上方来均匀分担高压。同理，NMOS晶体管也为四端器件，任何两端的电压不宜超过5.5V。为此必须让NMOS从硅衬底上独立出来，这只需额外增加一层DNW(Deep NWell)，兼容标准CMOS工艺。
进一步地，如图4所示，预稳压器包括电阻R1、电阻R2、电阻R3和稳压管D3；
电阻R1的一端用于连接输入电压，电阻R1的另一端与电阻R2的一端连接，电阻R2的另一端与电阻R3的一端连接，电阻R3的另一端与稳压管D3的阴极连接，稳压管D3的阳极接地。
本实施方式中的稳压管D1、稳压管D2和稳压管D3还可用二极管连接的MOS晶体管实现。
NMOS晶体管MN1和NMOS晶体管MN2的栅极电压偏置从预稳压器的电阻抽头上获得，无需额外增加电路，合理选择抽头的位置即可实现
NMOS晶体管MN1、NMOS晶体管MN2和NMOS晶体管MN3均匀分担高压的目的。
本实施方式利用标准CMOS芯片设计工艺中的5V器件设计实现了15V高压输入，该线性稳压器可将高压输入转换为稳定的低压5V/3.3V/2.5V可调输出。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (6)

1.一种基于标准CMOS工艺的耐高压线性稳压器，包括：
预稳压器，根据输入电压，产生稳定电压，为带隙放大器供电；
带隙放大器，根据反馈信号，输出驱动信号；
驱动器，当接收到所述驱动信号，根据输入电压，产生输出电压；
反馈单元，根据所述输出电压，输出所述反馈信号；
所述驱动器包括N个标准CMOS工艺中的PMOS晶体管；
N个PMOS晶体管依次串联连接，带隙放大器对各个PMOS晶体管的栅极电压进行驱动控制，将输入电压均匀地分布到N个PMOS晶体管的源漏两端，每个PMOS晶体管所需承担的电压不至于让其损坏，N为大于1的正整数；
所述线性稳压器还包括栅极偏置电路；
所述栅极偏置电路，根据带隙放大器的驱动信号，为N个PMOS晶体管的栅极提供偏置电压；
其特征在于，所述栅极偏置电路包括PMOS晶体管MP0、N-1个稳压管、电流源I1和N个NMOS晶体管；
串联连接的N个PMOS晶体管中的第一个PMOS晶体管与PMOS晶体管MP0构成电流镜像偏置；N个PMOS晶体管中相连的两个PMOS晶体管的栅极之间分别串联一个稳压管，第N-1个稳压管的阳极与第N个PMOS晶体管的栅极连接，第N-1个稳压管的阴极与第N-1个PMOS晶体管的栅极连接；电流源I1为N-1个稳压管提供偏置电流；
N个NMOS晶体管依次串联连接，其中第一个NMOS晶体管的漏极与所述第一个PMOS晶体管的漏极和其栅极同时连接；
带隙放大器的驱动信号输入至串联的N个NMOS晶体管的第N个NMOS晶体管的栅极。
2.如权利要求1所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，所述NMOS晶体管增加一层DNW，兼容标准CMOS工艺。
3.如权利要求1或2所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，所述预稳压器包括N个电阻和第N稳压管；
N个电阻依次串联连接，第一个电阻还用于接入输入电压，第N个电阻还用于与第N稳压管的阴极连接，第N稳压管的阳极接地。
4.如权利要求3所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，串联的N个NMOS晶体管中前N-1个NMOS晶体管的栅极偏置电压分别从预稳压器的N个电阻中N-1个抽头上获得。
5.如权利要求4所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，所述输入电压为15V，所述驱动器产生的输出电压为5V、3.3V或2.5V。
6.如权利要求3所述的基于标准CMOS工艺的耐高压线性稳压器，其特征在于，所述稳压管均用二极管连接的MOS晶体管实现。
CN201610293842.XA 2016-05-05 2016-05-05 基于标准cmos工艺的耐高压线性稳压器 Active CN105955385B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610293842.XA CN105955385B (zh) 2016-05-05 2016-05-05 基于标准cmos工艺的耐高压线性稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610293842.XA CN105955385B (zh) 2016-05-05 2016-05-05 基于标准cmos工艺的耐高压线性稳压器

Publications (2)

Publication Number Publication Date
CN105955385A CN105955385A (zh) 2016-09-21
CN105955385B true CN105955385B (zh) 2017-07-28

Family

ID=56913995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610293842.XA Active CN105955385B (zh) 2016-05-05 2016-05-05 基于标准cmos工艺的耐高压线性稳压器

Country Status (1)

Country Link
CN (1) CN105955385B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821816B (zh) * 2015-05-21 2018-02-13 苏州锴威特半导体有限公司 一种用于半桥驱动中的电平位移电路
CN109814648B (zh) * 2018-12-27 2020-12-04 西安紫光国芯半导体有限公司 一种适用于高压环境的线性稳压器和线性稳压方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516350A (zh) * 2012-06-27 2014-01-15 三星电子株式会社 输出驱动器以及使用所述输出驱动器的数据输出驱动电路
CN104881070A (zh) * 2014-02-27 2015-09-02 无锡华润上华半导体有限公司 一种适用于mems应用的超低功耗ldo电路
CN205608579U (zh) * 2016-05-05 2016-09-28 上海铄梵电子科技有限公司 基于标准cmos工艺的耐高压线性稳压器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1669831A1 (en) * 2004-12-03 2006-06-14 Dialog Semiconductor GmbH Voltage regulator output stage with low voltage MOS devices
US8289054B2 (en) * 2009-08-26 2012-10-16 Alfred E. Mann Foundation For Scientific Research High voltage differential pair and op amp in low voltage process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516350A (zh) * 2012-06-27 2014-01-15 三星电子株式会社 输出驱动器以及使用所述输出驱动器的数据输出驱动电路
CN104881070A (zh) * 2014-02-27 2015-09-02 无锡华润上华半导体有限公司 一种适用于mems应用的超低功耗ldo电路
CN205608579U (zh) * 2016-05-05 2016-09-28 上海铄梵电子科技有限公司 基于标准cmos工艺的耐高压线性稳压器

Also Published As

Publication number Publication date
CN105955385A (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
EP2133912B1 (en) Semiconductor device and bias generating circuit
US8575986B2 (en) Level shift circuit and switching regulator using the same
CN207490875U (zh) 电压生成器电路
US8878387B1 (en) Multi-level stack voltage system for integrated circuits
US8896367B1 (en) Charge pump system
CN113703513B (zh) 防倒灌保护模块、低压差线性稳压器、芯片及供电***
CN110275051A (zh) 具有经扩展的电压范围的电流传感器
CN107272818B (zh) 一种高压带隙基准电路结构
US7626447B2 (en) Generation of analog voltage using self-biased capacitive feedback stage
JP2005148942A (ja) 定電圧回路
CN106200735B (zh) 负基准电压产生电路及负基准电压产生***
CN108733119A (zh) 低压降稳压器及其启动方法
CN101510107A (zh) 恒流电路
CN104699162A (zh) 一种快速响应的低压差线性稳压器
CN105955385B (zh) 基于标准cmos工艺的耐高压线性稳压器
KR20140029060A (ko) 전원 선택 회로
JP2009303313A (ja) 反転型ｄｃ／ｄｃコンバータ
US8471548B2 (en) Power supply circuit configured to supply stabilized output voltage by avoiding offset voltage in error amplifier
CN1476169A (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN205608579U (zh) 基于标准cmos工艺的耐高压线性稳压器
CN110045777A (zh) 逆流防止电路以及电源电路
CN103472881A (zh) 超低功耗高性能低压差线性稳压器
WO2022057026A1 (zh) 一种内部电源产生电路
US20070272988A1 (en) Voltage regulating apparatus
CN202257343U (zh) 低压带隙基准电压产生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210402

Address after: 201600 room 404, room 1, No.10 Shanxi Road, Xiaokunshan Town, Songjiang District, Shanghai

Patentee after: SHANGHAI HOLYCHIP ELECTRONIC Co.,Ltd.

Address before: 201611 room 2404, room 1, No.10 Shanxi Road, Xiaokunshan Town, Songjiang District, Shanghai

Patentee before: SHANGHAI SOVAN ELECTRONIC TECHNOLOGY Co.,Ltd.