CN105912782B - 一种使用编译器自动生成位宽可配置总线版图的方法 - Google Patents

一种使用编译器自动生成位宽可配置总线版图的方法 Download PDF

Info

Publication number
CN105912782B
CN105912782B CN201610225027.XA CN201610225027A CN105912782B CN 105912782 B CN105912782 B CN 105912782B CN 201610225027 A CN201610225027 A CN 201610225027A CN 105912782 B CN105912782 B CN 105912782B
Authority
CN
China
Prior art keywords
bus
metal
domain
hole
compiler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610225027.XA
Other languages
English (en)
Other versions
CN105912782A (zh
Inventor
熊保玉
拜福君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610225027.XA priority Critical patent/CN105912782B/zh
Publication of CN105912782A publication Critical patent/CN105912782A/zh
Application granted granted Critical
Publication of CN105912782B publication Critical patent/CN105912782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明一种使用编译器自动生成位宽可配置总线版图的方法，工作效率高，配置灵活，其通过编译器将总线基本单元版图按照设定的总线位宽依次进行横向和纵向的拼接，然后通过打孔将横向金属传输线和总线金属传输线对应连接；总线基本单元版图的长和高分别标识为X和Y，其包括相互垂直布置的多条横向金属图形Metal_H和相同条数的纵向金属图形Metal_V，横向金属图形Mrtal_H和纵向金属图形Metal_V数量与每个位宽中包含的信号数量相等；表示相同信号的横向金属图形Metal_H和纵向金属图形Metal_V的交叉位置为对应的通孔位置；并在总线基本单元版图标识有编译器能够识别的通孔名称及坐标，以及单元边界信息。

Description

一种使用编译器自动生成位宽可配置总线版图的方法
技术领域
本发明涉及集成电路版图生成领域，具体为一种使用编译器自动生成位宽可配置总线版图的方法.
背景技术
在集成电路版图领域，总线是连接各个版图模块之间的传送信息的公共通信干线，它由多条金属传输线组成。如图1所示，其为一个连接两个模块的位宽为n的总线实例。模块A有端口DA<n-1:0>，模块B有端口DB<n-1:0>。总线BUS<n-1:0>横向连接端口DA<n-1:0>和端口DB<n-1:0>，纵向通过打孔引线连接到BUS<n-1:0>。传统的总线版图是由工程师手工设计，费时费力。且当需要多个位宽不同的总线时，需要重新设计多个总线版图，缺少灵活性和可配置性。
发明内容
针对现有技术中存在的问题，本发明提供一种使用编译器自动生成位宽可配置总线版图的方法，能够减少工程师的工作时间，提高工作效率，同时使用编译器对总线位宽进行配置，可生成任意位宽大小的总线版图，减少了重复设计并提高了灵活性。
本发明是通过以下技术方案来实现：
一种使用编译器自动生成位宽可配置总线版图的方法，通过编译器将总线基本单元版图按照设定的总线位宽依次进行横向和纵向的拼接，然后通过打孔将横向金属传输线和总线金属传输线对应连接；总线基本单元版图的长和高分别标识为X和Y，其包括相互垂直布置的多条横向金属图形Metal_H和相同条数的纵向金属图形Metal_V，横向金属图形Mrtal_H和纵向金属图形Metal_V数量与每个位宽中包含的信号数量相等；表示相同信号的横向金属图形Metal_H和纵向金属图形Metal_V的交叉位置为对应的通孔位置；并在总线基本单元版图标识有编译器能够识别的通孔名称及坐标，以及单元边界信息。
优选的，在总线基本单元版图的TXT层标识通孔名称及坐标via_name(via_x,via_y)，在BODER层标识边界层图形作为单元边界信息。
优选的，具体包括如下步骤，
第一步，通过编译器设定需要生成的总线位宽n；
第二步，编译器提取总线基本单元版图中版图单元边界信息，通孔名称，以及通孔坐标信息；
第三步，编译器将n个总线基本单元版图按边界横向拼接，生成单条总线版图，并将其中包含的通孔名称和坐标更新；单条总线版图中表示相同信号的横向金属图形组成一条横向金属传输线；将单条总线版图从0开始递增到n-1进行编号；
第四步，编译器将n个单条总线版图按边界纵向拼接，生成初始总线版图，同时更新其中包含的通孔的坐标；初始总线版图中相同横坐标通孔对应的纵向金属图形组成一条纵向金属传输线；编译器并根据通孔名称和设定的总线索引号进行匹配，在匹配上的通孔的坐标处打孔，连接对应的表示相同信号的横向金属传输线和纵向金属传输线得到所需的总线版图。
进一步，通孔的默认状态为打开，当在匹配上的通孔的坐标处添加通孔时，并将同一纵向单条总线版图中的其他通孔状态更新为关闭。
进一步，所述的总线索引号从0号开始递增到n-1，总线索引号表示与总线索引号相同编号的单条总线版图中，与总线索引号相同名称的通孔进行打孔。
再进一步，所有打孔的通孔连线位于初始总线版图中横向金属传输线和纵向金属传输线组成区域的对角线上。
与现有技术相比，本发明具有以下有益的技术效果：
本发明通过设置的总线基本单元版图，利用其中能够被编译器识别的标记信息，经编译器的处理对总线基本单元版图进行拼接，自动生成总线版图，节省了人力和时间；其次，本发明通过使用编译器对总线位宽进行按设定和需求配置，可生成任意位宽大小的总线版图，减少了重复设计并提高了灵活性。
附图说明
图1为现有技术中一个连接两个模块的位宽为n的总线实例。
图2为本发明实例中所述方法的流程图。
图3为本发明实例中所述总线基本单元版图及其标记信息。
图4为本发明实例中所述使用编译器横向拼接的多个总线基本单元版图及其标记信息。
图5为本发明实例中所述使用编译器纵向拼接的位宽为n的总线版图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明一种使用编译器自动生成位宽可配置总线版图的方法，如图2所示，具体包括如下步骤。
第一步、由工程师设计总线基本单元版图，并在该版图中加入版图单元边界、通孔名称，通孔坐标等编译器可识别的信息；工程师提供给编译器需要生成的总线位宽n；其中如图3所示，总线基本单元版图的标记信息包括通孔名称及坐标via_name(via_x,via_y)；其包含横向金属图形Metal_H，纵向金属图形Metal_V，由TXT层标识的通孔名称，以及由BODER层标识的边界层图形，本优选实例以一条横向金属图形Metal_H，和一条纵向金属图形Metal_V为例进行说明。TXT层为文字层，用来标识文字，便于版图设计者在版图中添加文字标注信息，制版时不会出现。BODER层为边界层，用来标识版图模块的边界，也是辅助层，方便版图设计者了解版图的边界，在画版图时不要超过这个边界，制版时同样不会出现。
第二步、编译器提取总线基本单元版图中版图单元边界为(0,0)和(x，y)、通孔名称及通孔坐标为via_name(via_x,via_y)；
第三步、编译器根据工程师提供的总线位宽n，将n个总线基本单元版图按边界横向拼接，生成单条总线版图，并将其中包含的通孔名称和坐标更新；并将单条总线版图从0开始递增到n-1进行编号；如图4所示，多个基本单元版图沿横向依次相邻拼接，其通孔名称及坐标依次更新，最左为VIA<0>(VIA_X,VIA_Y),向右依次递增VIA<1>(VIA_X+X,VIA_Y)……，最右为VIA<n-1>(VIA_X+(n-1)*X,VIA_Y)。同时横向拼接的多个总线基本单元版图边界图形也更新为大小为n*X×Y的图形。其中(VIA_X，VIA_Y)为图3所示单个总线版图单元的中通孔的坐标，X,Y为单个总线版图单元的长和高。
第四步、编译器根据工程师提供的总线位宽n，将n个单条总线版图按边界纵向拼接，生成多条总线版图，同时更新其中包含的通孔的坐标，每条总线版图中相同纵坐标的点的名称相同；并根据通孔名称和总线索引号进行匹配，在匹配上的通孔的坐标处添加通孔。总线索引号从0开始递增到n-1。当索引号为0时，即将第0行中的第0个通孔标记上打孔，并将第0行的其余的通孔关闭。总线索引号包括两方面信息，一方面是单条总线版图的编号，另一方面是对应单条总线版图上通孔的名称，这两个方面且都与总线索引号相同。依次类推，即在对角线上的通孔标记上打孔。
如图5所示，编译器根据工程师提供的总线位宽n，将n条单条总线版图按边界纵向拼接，生成多条总线版图，同时更新其中总线基本单元版图中通孔的坐标，并根据通孔名称和设定的总线索引号进行匹配，在匹配上的通孔(VIAOPEN)的坐标处打孔，例如当索引号为1时，将编号为1的单条总线版图上名称为VIA<1>坐标为(VIA_X+X,VIA_Y+Y)处添加通孔版图单元，并将其他通孔状态更新为关闭VIA CLOS，通孔默认状态为打开。并依次通过总线索引号2，3……n-1与单条总线版图及通孔名称一一对应打孔后，连接对应的表示相同信号的横向金属传输线和纵向金属传输线得到所需的总线版图。

Claims (6)

1.一种使用编译器自动生成位宽可配置总线版图的方法，其特征在于，通过编译器将总线基本单元版图按照设定的总线位宽依次进行横向和纵向的拼接，然后通过打孔将横向金属传输线和纵向金属传输线对应连接；
所述的总线基本单元版图的长和高分别标识为X和Y，其包括相互垂直布置的多条横向金属图形Metal_H和相同条数的纵向金属图形Metal_V，横向金属图形Me tal_H和纵向金属图形Metal_V数量与每个位宽中包含的信号数量相等；表示相同信号的横向金属图形Metal_H和纵向金属图形Metal_V的交叉位置为对应的通孔位置；并在总线基本单元版图标识有编译器能够识别的通孔名称及坐标，以及单元边界信息。
2.根据权利要求1所述的一种使用编译器自动生成位宽可配置总线版图的方法，其特征在于，在总线基本单元版图的TXT层标识通孔名称及坐标via_name(via_x，via_y)，在BODER层标识边界层图形作为单元边界信息。
3.根据权利要求1所述的一种使用编译器自动生成位宽可配置总线版图的方法，其特征在于，具体包括如下步骤，
第一步，通过编译器设定需要生成的总线位宽n；
第二步，编译器提取总线基本单元版图中版图单元边界信息，通孔名称，以及通孔坐标信息；
第三步，编译器将n个总线基本单元版图按边界横向拼接，生成单条总线版图，并将其中包含的通孔名称和坐标更新；单条总线版图中表示相同信号的横向金属图形组成一条横向金属传输线；将单条总线版图从0开始递增到n-1进行编号；
第四步，编译器将n个单条总线版图按边界纵向拼接，生成初始总线版图，同时更新其中包含的通孔的坐标；初始总线版图中相同横坐标通孔对应的纵向金属图形组成一条纵向金属传输线；编译器并根据通孔名称和设定的总线索引号进行匹配，在匹配上的通孔的坐标处打孔，连接对应的表示相同信号的横向金属传输线和纵向金属传输线得到所需的总线版图。
4.根据权利要求3所述的一种使用编译器自动生成位宽可配置总线版图的方法，其特征在于，通孔的默认状态为打开，当在匹配上的通孔的坐标处添加通孔时，并将同一纵向单条总线版图中的其他通孔状态更新为关闭。
5.根据权利要求3所述的一种使用编译器自动生成位宽可配置总线版图的方法，其特征在于，所述的总线索引号从0号开始递增到n-1，总线索引号表示在与总线索引号相同编号的单条总线版图中，对与总线索引号相同名称的通孔进行打孔。
6.根据权利要求5所述的一种使用编译器自动生成位宽可配置总线版图的方法，其特征在于，所有打孔的通孔连线位于初始总线版图中横向金属传输线和纵向金属传输线组成区域的对角线上。
CN201610225027.XA 2016-04-12 2016-04-12 一种使用编译器自动生成位宽可配置总线版图的方法 Active CN105912782B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610225027.XA CN105912782B (zh) 2016-04-12 2016-04-12 一种使用编译器自动生成位宽可配置总线版图的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610225027.XA CN105912782B (zh) 2016-04-12 2016-04-12 一种使用编译器自动生成位宽可配置总线版图的方法

Publications (2)

Publication Number Publication Date
CN105912782A CN105912782A (zh) 2016-08-31
CN105912782B true CN105912782B (zh) 2019-01-25

Family

ID=56745976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610225027.XA Active CN105912782B (zh) 2016-04-12 2016-04-12 一种使用编译器自动生成位宽可配置总线版图的方法

Country Status (1)

Country Link
CN (1) CN105912782B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103106294A (zh) * 2012-12-24 2013-05-15 西安华芯半导体有限公司 一种用于静态随机存储器编译器的版图编程方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003030266A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体集積回路の配線経路設定方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103106294A (zh) * 2012-12-24 2013-05-15 西安华芯半导体有限公司 一种用于静态随机存储器编译器的版图编程方法

Also Published As

Publication number Publication date
CN105912782A (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
ATE373922T1 (de) Integrierter schaltkreis und verfahren zum erstellen von transaktionen
CN102169513A (zh) 布线设计***及方法
CN110175363A (zh) 集散控制***的生产图纸的生成方法
EP2442309A3 (en) Power management for memory circuit system
ATE527560T1 (de) Verfahren und vorrichtung zur modellierung einer radialen strömung neben einer singularität unter verwendung einer koordinatentransformation
CN102009198A (zh) 一种pcb板短槽孔的制作方法
CN104268319A (zh) 卫星电缆三维标注方法
CN205029958U (zh) V-cut防呆图形结构
CN105808856B (zh) 电气设备布线信息的显示方法和装置
CN102855337A (zh) 自动化布线检查***及方法
CN102841953A (zh) 一种基于宏设计集成电路版图的方法
CN105912782B (zh) 一种使用编译器自动生成位宽可配置总线版图的方法
CN103846557A (zh) 一种pcb板的钻孔分块的切割路径设置方法
CN106294916A (zh) 一种电缆网电路图的自动布图方法
CN108011317A (zh) 一种地铁车辆电气柜线束制作方法
CN108833165A (zh) 一种光传输网波分***波道自动编排方法及装置
CN111241775B (zh) 集成电路版图拼接方法
CN102103644A (zh) 具有版本号的芯片及修改芯片版本号的方法
JP2012164087A (ja) ワイヤハーネスの２次元図面作成方法
JP3412745B2 (ja) 半導体回路におけるクロック供給装置およびその設計方法
CN106874543A (zh) 版图的lef图形处理方法
ATE406015T1 (de) Verfahren und vorrichtung zur konstruktion eines datennetzes
CN206879292U (zh) 固定装置及电子设备
CN104464554A (zh) 一种led显示拼接***拼接单元标识id生成方法
TW200513930A (en) Method for checking test points of printed circuit board layout text data before the printed circuit board layout map being plotted

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant