CN105895541A - 封装结构的形成方法 - Google Patents

封装结构的形成方法 Download PDF

Info

Publication number
CN105895541A
CN105895541A CN201610422656.1A CN201610422656A CN105895541A CN 105895541 A CN105895541 A CN 105895541A CN 201610422656 A CN201610422656 A CN 201610422656A CN 105895541 A CN105895541 A CN 105895541A
Authority
CN
China
Prior art keywords
connecting key
plastic packaging
packaging layer
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610422656.1A
Other languages
English (en)
Other versions
CN105895541B (zh
Inventor
高国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201610422656.1A priority Critical patent/CN105895541B/zh
Publication of CN105895541A publication Critical patent/CN105895541A/zh
Application granted granted Critical
Publication of CN105895541B publication Critical patent/CN105895541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装结构的形成方法，包括：形成具有相对的第一表面和第二表面的基板核心层，基板核心层包括塑封结构和位于塑封结构内的连接键结构；塑封结构内包覆有第一芯片，第一芯片具有功能面，且功能面朝向第一表面设置；连接键结构包括电学连接的第一连接键和第二连接键，第二连接键到第一表面的距离大于第一连接键到第一表面的距离，第二连接键到第一芯片的距离大于第一连接键到第一芯片的距离，第一连接键与所述功能面电学连接；在第二表面固定第二芯片，第二芯片和第一芯片位于连接键结构的同一侧；采用打线工艺形成键合金属线，键合金属线的一端与第二连接键电学连接，键合金属线的另一端与第二芯片电学连接。所述方法提高了封装结构的可靠性。

Description

封装结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种封装结构的形成方法。
背景技术
晶圆级封装(Wafer Level Packaging，简称WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术。与陶瓷无引线芯片载具(CeramicLeadless Chip Carrier)或有机无引线芯片载具(Organic Leadless Chip Carrier)等模式相比，晶圆级封装技术具有更轻、更小、更短、更薄以及更廉价等优点。晶圆级封装技术是能够将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，因而成为当前封装领域的热点和未来发展的趋势。
扇出晶圆封装是晶圆级封装的一种。扇出晶圆封装方法包括以下工艺步骤：在载体表面形成剥离膜，并在剥离膜表面形成第一介质层，在第一介质层上形成第一图形层，所述第一图形层具有第一开口；在第一开口内形成用于与基板端连接的第一金属电极，在第一图形层表面形成再布线金属层；在第一金属电极表面、再布线金属层表面以及第一介质层表面形成第二介质层，并在第二介质层表面形成第二图形层，所述第二图形层具有第二开口；在第二开口内形成用于与芯片端连接的第二金属电极；将芯片倒装至第二金属电极后，在第二介质层和芯片表面形成塑封层，所述塑封层包围所述芯片，形成封装结构；将载体和剥离膜与封装结构分离；植球回流，形成焊球；单片切割，形成扇出芯片封装结构。
然而，现有的晶圆级封装技术形成的封装结构的可靠性较差。
发明内容
本发明解决的问题是提供一种封装结构的形成方法，以提高封装结构的可靠性。
为解决上述问题，本发明提供一种封装结构的形成方法，包括：形成基板核心层，所述基板核心层具有相对的第一表面和第二表面，基板核心层包括塑封结构和位于塑封结构内的连接键结构；所述塑封结构内包覆有第一芯片，所述第一芯片具有功能面，且所述功能面朝向第一表面设置；所述连接键结构包括电学连接的第一连接键和第二连接键，第二连接键到第一表面的距离大于第一连接键到第一表面的距离，所述第二连接键到第一芯片的距离大于第一连接键到第一芯片的距离，所述第一连接键与所述功能面电学连接；在所述第二表面固定第二芯片，所述第二芯片和第一芯片位于连接键结构的同一侧；采用打线工艺形成键合金属线，所述键合金属线的一端与第二连接键电学连接，键合金属线的另一端与第二芯片电学连接。
可选的，所述塑封结构包括第一塑封层和中间塑封层；形成所述基板核心层的方法包括：提供载板和第一芯片，所述第一芯片具有功能面；在所述载板表面固定第一芯片，所述功能面朝向载板表面设置；在所述载板表面形成第一塑封层和贯穿第一塑封层的第一连接键，第一塑封层包围第一芯片，第一连接键具有第一端，第一端朝向载板表面设置；在所述第一塑封层和第一连接键的表面、以及第一芯片上形成中间塑封层和位于中间塑封层中的第二连接键，所述中间塑封层暴露出第二连接键的表面；形成中间塑封层和第二连接键后，去除所述载板，从而暴露出功能面和第一连接键的第一端表面；去除所述载板后，形成底层连接键，所述底层连接键分别与功能面和第一端表面连接。
可选的，所述连接键结构还包括中间连接键，所述第一连接键和第二连接键通过中间连接键电学连接；所述中间塑封层包括位于第一塑封层表面的第二塑封层、以及位于第二塑封层和中间连接键表面的第三塑封层；所述中间连接键贯穿第二塑封层，所述第二连接键位于第三塑封层中。
可选的，所述第一连接键还具有与第一端相对的第二端；形成所述中间连接键、第二连接键和中间塑封层的方法包括：在所述第一塑封层和第一连接键的表面、以及第一芯片上形成第二塑封层和贯穿所述第二塑封层的中间连接键，所述中间连接键具有相对的第一连接端和第二连接端，第一连接端到第一芯片的距离小于第二连接端到第一芯片的距离，第一连接端与第二端连接；在所述第二塑封层和中间连接键的表面形成第三塑封层和贯穿第三塑封层的第二连接键，第二连接端具有相对的第三端和第四端，第三端与第二连接端连接，所述第二塑封层暴露出第四端表面。
可选的，第一连接键、第二连接键和中间连接键的材料为铜、钨、铝、金或银。
可选的，所述塑封结构还包括第四塑封层；形成所述基板核心层的方法还包括：在形成中间塑封层和第二连接键之后，且去除所述载板之前，在第二连接键和中间塑封层的表面形成第一焊盘和包围第一焊盘的第四塑封层，所述第一焊盘具有相对的第一焊面和第二焊面，第一焊面与第二连接键连接，所述第四塑封层暴露出第二焊面；所述键合金属线的一端与第二焊面连接。
可选的，所述塑封结构还包括第五塑封层和第六塑封层；所述底层连接键包括第二焊盘和多个第三连接键，所述第二焊盘通过多个第三连接键分别与第一连接键的第一端表面以及功能面连接，所述第三连接键贯穿第五塑封层，所述第二焊盘贯穿第六塑封层。
可选的，形成第五塑封层、第六塑封层和底层连接键的方法包括：去除所述载板后，在所述第一塑封层和第一端的表面、以及功能面形成第五塑封层和多个第三连接键，第三连接键贯穿第五塑封层，第三连接键分别连接于第一端表面和功能面；在所述第五塑封层和第三连接键的表面形成第六塑封层和贯穿所述第六塑封层的第二焊盘，所述第二焊盘通过多个第三连接键分别与第一端表面以及功能面连接。
可选的，所述功能面包括功能区；去除所述载板后，暴露出功能区的表面和第一端表面；所述底层连接键分别与功能区的表面和第一端表面连接。
可选的，还包括：在所述底层连接键的表面形成焊球。
可选的，所述键合金属线的材料为铜、钨、铝、金或银。
可选的，还包括：形成覆盖所述第二芯片、键合金属线和第二表面的保护层。
可选的，所述第二芯片的表面具有引线端；所述键合金属线的另一端与所述引线端连接。
可选的，所述塑封结构中还包裹无源器件，所述无源器件与第一连接键电学连接；所述第一连接键位于所述无源器件和第一芯片之间。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的封装结构的形成方法，由于形成的连接键结构包括第一连接键和第二连接键，第二连接键到第一芯片的距离大于第一连接键到第一芯片的距离，且第二芯片和第一芯片位于连接键结构的同一侧，因此使得第二连接键到第二芯片的距离大于第一连接键到第二芯片的距离。由于第二连接键到第二芯片的距离较大，因此为所述键合金属线提供了足够的空间，使得键合金属线容易形成。因此键合金属线的可靠性提高，从而提高了封装结构的可靠性。
附图说明
图1是一种封装结构的示意图；
图2至图12为本发明提供的封装结构的形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的封装结构的可靠性有待提高。
图1是一种封装结构的剖面结构示意图，封装结构包括：第一芯片100，所述第一芯片100具有功能面；塑封层130，所述塑封层130具有相对的第一表面和第二表面，所述塑封层130包围所述第一芯片100，所述第一芯片100的功能面朝向第一表面设置；导电插塞120，位于塑封层130内，所述导电插塞120具有相对的第一总端面和第二总端面，第一总端面朝向第一表面设置，第一总端面与功能面电学连接；第二芯片160，位于第二表面，所述第二芯片160和第一芯片100位于导电插塞120的同一侧；键合金属线170，所述键合金属线170的一端与第二总端面电学连接，所述键合金属线170的另一端与第二芯片160电学连接。
所述键合金属线170采用打线工艺形成。
然而，上述封装结构的可靠性较差，原因在于：
随着特征尺寸的不断减小，导电插塞120到第二芯片160的距离不断减小，导致第二总端面到第二芯片160的距离减小。另外，导电插塞120的第一总端面到第一芯片100的距离等于导电插塞120的第二总端面到第一芯片100的距离。当第二芯片160在第二表面的投影面积大于第一芯片100在第二表面的投影面积时，第二总端面到第二芯片160的距离减小。
由于第二总端面到第二芯片160的距离减小，导致提供给键合金属线170的空间较小，导致形成键合金属线170采用打线工艺不能正常进行，影响键合金属线170的形成。从而导致封装结构的可靠性降低。
在此基础上，本发明提供一种封装结构的形成方法，包括：形成基板核心层，所述基板核心层具有相对的第一表面和第二表面，基板核心层包括塑封结构和位于塑封结构内的连接键结构；所述塑封结构内包覆有第一芯片，所述第一芯片具有功能面，且所述功能面朝向第一表面设置；所述连接键结构包括电学连接的第一连接键和第二连接键，第二连接键到第一表面的距离大于第一连接键到第一表面的距离，所述第二连接键到第一芯片的距离大于第一连接键到第一芯片的距离，所述第一连接键与所述功能面电学连接；在所述第二表面固定第二芯片，所述第二芯片和第一芯片位于连接键结构的同一侧；采用打线工艺形成键合金属线，所述键合金属线的一端与第二连接键电学连接，键合金属线的另一端与第二芯片电学连接。
由于连接键结构包括第一连接键和第二连接键，第二连接键到第一芯片的距离大于第一连接键到第一芯片的距离，且第二芯片和第一芯片位于连接键结构的同一侧，因此使得第二连接键到第二芯片的距离大于第一连接键到第二芯片的距离。使得第二连接键到第二芯片的距离较大，为所述键合金属线提供了足够的空间，使得键合金属线容易形成，因此键合金属线的可靠性提高。从而提高了封装结构的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图12为本发明提供的封装结构的形成过程的结构示意图。
参考图2，提供载板200和第一芯片210，所述第一芯片210具有功能面211。
所述载板200为后续工艺提供工作平台，用于承载第一芯片、后续形成的部分塑封结构、以及后续形成的部分连接键结构。
所述载板200具有相对的第五表面201和第六表面202。
在本实施例中，所述载板200为硬性基板，所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。所述硬性基板具有较高的硬度，不易发生形变，在后续工艺中提供足够的支撑力。
在其它实施例中，所述载板还能够为软性基板。
所述第一芯片210能够为传感器芯片、逻辑电路芯片、存储芯片等。所述功能面211的功能区内能够具有晶体管、无源器件(例如电阻、电容和电感等)、存储器件、传感器、电互连结构中的一者或多者。
所述第一芯片210具有相对的功能面211和非功能面212。
所述第一芯片210的形成步骤包括：提供衬底，所述衬底具有若干芯片区，所述衬底包括相对的第一初始表面和第二初始表面，所述衬底的第二初始表面的芯片区内具有功能区；对所述衬底进行切割，使若干芯片区相互分离，形成独立的第一芯片210。
继续参考图2，在所述载板200表面固定第一芯片210，所述功能面211朝向载板200表面设置。
具体的，在所述载板200的第五表面201固定第一芯片210，所述第一芯片210的功能面211朝向第五表面201设置。
所述功能面211包括功能区。
在本实施例中，所述第一芯片210的功能区表面暴露出初始焊盘；所述初始焊盘表面具有凸块213，所述凸块213突出于所述第一芯片210的功能面211，所述第一芯片210的功能区表面即所述凸块213的底部表面。
所述凸块213的材料包括铜、金或锡，所述凸块213具有预设厚度。所述凸块213能够与功能区内的电路或器件实现电连接。所述凸块213用于与后续设置的连接键结构进行电连接，从而实现第一芯片210的功能区与后续形成的第二芯片和无源器件、以及外部电路之间的电连接。
所述第一芯片210的功能面211通过粘结层(未图示)固定于所述载板200的第五表面201。
本实施例中，所述粘结层的材料为UV胶，所述UV胶经紫外线照射后粘性降低，以便后续将载板200从封装结构中剥离。所述粘结层的材料还可以为其它粘性材料。
在一个实施例中，在所述第一芯片210的功能面211粘附粘结层，再将所述粘结层粘附于载板200的第五表面201，以实现第一芯片210与载板200之间的粘结。在另一个实施例中，在所述载板的第五表面需要固定第一芯片的对应位置形成粘结层，再将第一芯片的功能面粘附于所述粘结层表面，使所述第一芯片固定于载板的第五表面。
在本实施例中，所述载板200的第五表面201全局覆盖所述粘结层。
本实施例中，还包括：在所述载板200的第五表面201固定无源器件220。所述无源器件220通过所述粘结层固定于所述载板200的第五表面201。
所述无源器件220具有相对的第三表面和第四表面，所述第三表面和第五表面201固定。
所述无源器件220可以为电阻、电容、电感、转换器、渐变器、谐振器、滤波网、混频器或开关。
参考图3，在所述载板200表面形成第一塑封层230和贯穿第一塑封层230的第一连接键240，第一塑封层230包围第一芯片210，第一连接键240具有第一端，第一端朝向载板200表面设置。
具体的，在所述第五表面201形成第一塑封层230和贯穿第一塑封层230的第一连接键240，第一端朝向第五表面201设置。
本实施例中，所述第一塑封层230还覆盖所述无源器件220。
所述第一连接键240用于后续构成连接键结构的一部分。所述第一连接键240的材料为导电材料，所述导电材料为铜、钨、铝、金或银。
所述第一塑封层230为感光干膜、非感光干膜或者塑封材料膜。
在一实施例中，所述第一塑封层230为感光干膜，所述第一塑封层230的形成工艺为真空贴膜工艺。在另一实施中，所述第一塑封层230的材料为塑封材料，所述塑封材料包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其它合适的聚合物材料。在其它实施例中，所述第一塑封层230材料也可以为其它绝缘材料。
本实施例中，在所述第五表面201形成第一塑封层230，所述第一塑封层230包围所述第一芯片210且暴露出所述非功能面212，所述第一塑封层230还覆盖所述无源器件220，所述第一塑封层230中具有第一开口(未图示)，所述第一开口暴露出载板200的第五表面201；采用电镀工艺或者溅射工艺在所述第一开口中形成第一连接键240。
所述第一连接键240具有相对的第一端和第二端，第一端朝向第五表面201设置，第一塑封层230暴露出第一连接键240的第二端。后续形成的中间连接键与第一连接键240的第二端连接。
具体的，形成第一塑封层230的步骤包括：在所述第五表面201形成覆盖所述第一芯片210和无源器件220的第一塑封膜；对所述第一塑封膜进行抛光，直至暴露出所述第一芯片210的非功能面212；然后图形化所述初始塑封层，从而形成第一塑封层230，第一塑封层230中具有第一开口。
在其它实施例中，所述第一塑封层还可以覆盖所述非功能面。相应的，形成第一塑封层的步骤为：在所述第一子表面形成覆盖所述第一芯片和无源器件的第一塑封膜；图形化所述第一塑封膜，从而形成第一塑封层，第一塑封层中具有第一开口。
所述第一塑封膜的形成工艺包括注塑工艺(injection molding)、转塑工艺(transfer molding)或丝网印刷工艺。
形成第一塑封膜采用的注塑工艺包括：提供模具；在所述模具中填充塑封材料，使所述塑封材料包覆所述第一芯片210和无源器件220；对所述塑封材料进行升温固化，形成第一塑封膜。
在其它实施例中，可以是：在所述第一芯片周围的第五表面固定第一连接键，所述第一连接键具有相对的第一端和第二端，所述第一端与第五表面固定，所述第一连接键的第二端部高于非功能面或者与所述非功能面齐平；在所述第五表面形成包围所述第一芯片的第一塑封层，所述第一塑封层暴露出第二端。
具体的，所述第一连接键的第一端部通过所述粘结层固定在第五表面。
接着，在所述第一塑封层和第一连接键的表面、以及第一芯片上形成中间塑封层和位于中间塑封层中的第二连接键，所述中间塑封层暴露出第二连接键的表面，所述第二连接键与第一连接键电学连接，第二连接键与第一芯片的距离大于第一连接键与第一芯片的距离。
所述塑封结构包括第一塑封层和中间塑封层。所述中间塑封层包括位于第一塑封层表面的第二塑封层、以及位于第二塑封层和中间连接键表面的第三塑封层。
下面介绍形成中间塑封层和第二连接键的具体过程。
参考图4，在所述第一塑封层230和第一连接键240的表面、以及第一芯片210上形成第二塑封层250和贯穿所述第二塑封层250的中间连接键260，所述中间连接键260与第一连接键240连接。
所述第二塑封层250的材料参照第一塑封层230的材料；所述中间连接键260的材料参照第一连接键240的材料，不再详述。
所述中间连接键260用于后续构成连接键结构的一部分。
所述第一连接键240通过中间连接键260与后续形成的第二连接键连接，从而实现第一连接键240和后续形成的第二连接键的电学连接。
所述中间连接键260具有相对的第一连接端和第二连接端，第一连接端到第一芯片210的距离小于第二连接端到第一芯片210的距离，第一连接端与第一连接键240连接，第二连接端与后续形成的第二连接键连接。
具体的，所述中间连接键260的第一连接端与第一连接键240的第二端连接。
本实施例中，在所述第一塑封层230和第一连接键240的表面、以及第一芯片210上形成第二塑封层250，所述第二塑封层250中具有暴露出第一连接键240的第二开口(未图示)，具体的，所述第二开口暴露出第一连接键240第二端；采用电镀工艺或者溅射工艺在所述第二开口中形成中间连接键260。
具体的，所述第二塑封层250的形成步骤包括：在所述第一塑封层230和第一连接键240的表面、以及第一芯片210上形成第二塑封膜；对所述第二塑封膜进行图形化，形成第二塑封层250，且所述第二塑封层250内具有第二开口。
在其它实施例中，可以是：在所述第一连接键的表面和部分第一塑封层的表面先形成中间连接键；然后在所述第一塑封层的表面和第一芯片上形成包围所述中间连接键的第二塑封层，所述第二塑封层暴露出中间连接键的表面。
参考图5，在所述第二塑封层250和中间连接键260的表面形成第三塑封层270和贯穿第三塑封层270的第二连接键280，第二连接键280与中间连接键260连接。
所述第三塑封层270的材料参照第一塑封层230的材料，第二连接键280的材料参照第一连接键240的材料，不再详述。
所述第二连接键280具有相对的第三端和第四端。
具体的，第二连接键280的第三端与中间连接键260的第二连接端连接。所述第二塑封层270暴露出第四端表面。
所述第二连接键280用于后续构成连接键结构的一部分。
由于第二连接端到第一芯片210的距离大于第一连接端到第一芯片210的距离，第一连接键240与第一连接端连接，第二连接键280与第二连接端连接，因此使得在平行于第一子表面201的方向上，第二连接键280到第一芯片210的距离大于第一连接键240到第一芯片210的距离。
本实施例中，在所述第二塑封层250和中间连接键260的表面形成第三塑封层270，所述第三塑封层270中具有暴露出中间连接键260的第三开口(未图示)，具体的，所述第三开口暴露出第二连接端；采用电镀工艺或者溅射工艺在所述第三开口中形成第二连接键280。
具体的，所述第三塑封层270的形成步骤包括：在所述第二塑封层250和中间连接键260的表面形成第三塑封膜；对所述第三塑封膜进行图形化，形成第三塑封层270，且所述第三塑封层270内具有第三开口。
在其它实施例中，可以是：在所述第二连接端固定连接第二连接键；之后，在所述第二塑封层和中间连接键的表面形成包围所述第二连接键的第三塑封层，所述第三塑封层暴露出第二连接键的表面。
所述第一连接键240、中间连接键260和第二连接键280构成连接键结构。
本实施例中，还包括：参考图6，在形成中间塑封层和第二连接键280之后，在第二连接键280和中间塑封层的表面形成第一焊盘300和包围第一焊盘300的第四塑封层290，所述第一焊盘300具有相对的第一焊面和第二焊面，第一焊面与第二连接键280连接，所述第四塑封层290暴露出第二焊面。
所述塑封结构还包括第四塑封层290。
具体的，在形成中间塑封层和第二连接键280之后，在第二连接键280和第三塑封层270的表面形成第一焊盘300和包围第一焊盘300的第四塑封层290。
所述第一焊盘300的材料为金属，如铜、钨、铝、金或银。
具体的，第一焊面与第四端连接，第二焊面与后续形成的键合金属线连接。
本实施例中，先形成第一焊盘300，第一焊盘300位于第二连接键280表面和部分第三塑封层270的表面；然后在所述第三塑封层270的表面形成包围所述第一焊盘300的第四塑封层290，所述第四塑封层290暴露出第一焊盘300的第二焊面。
形成所述第四塑封层290的工艺为丝网印刷工艺，如丝网印刷绿油工艺。
本实施例中，所述第四塑封层290还覆盖部分第一焊盘300的第二焊面。
在其它实施例中，可以是：先形成第四塑封层，所述第四塑封层中具有暴露出第二连接键表面的第四开口，在所述第四开口中形成第一焊盘。
参考图7，形成第一焊盘300和第四塑封层290后，去除载板200(参考图6)，从而暴露出功能面211和第一连接键240的第一端表面。
具体的，去除载板200后，暴露出功能区的表面。
本实施例中，去除载板200后，还暴露出无源器件220的第三表面。
在本实施例中，由于所述载板200的第五表面201全局覆盖所述粘结层，所述粘结层的材料为UV胶，所述第一芯片210、第一连接键240和无源器件220通过所述粘结层与所述载板200的第五表面201固定，且所述第一塑封层230形成于所述粘结层表面，因此能够通过对所述粘结层进行紫外光照射，使粘结层的粘性降低，然后将所述载板200从所述第一芯片210的功能面211、第一连接键240的第一端和第一塑封层230表面剥离，从而暴露出第一芯片210的功能面、第一连接键240的第一端表面和无源器件220的第三表面。
在剥离所述载板200之后，采用清洗工艺以去除残留的粘结层。
在其它实施例中，还能够通过刻蚀工艺或化学机械抛光工艺去除所述载板200。
去除所述载板后，形成底层连接键，所述底层连接键分别与功能面和第一端表面连接。
所述塑封结构还包括第五塑封层和第六塑封层；所述底层连接键包括第二焊盘和多个第三连接键，所述第二焊盘通过多个第三连接键分别与第一连接键的第一端表面以及功能面连接，所述第三连接键贯穿第五塑封层，所述第二焊盘贯穿第六塑封层。
下面具体介绍形成第五塑封层、第六塑封层和底层连接键的形成过程。
参考图8，去除所述载板200后，在所述第一塑封层230和第一连接键240的第一端表面、以及功能面211形成第五塑封层310和多个第三连接键320，所述第三连接键320贯穿所述第五塑封层310，所述第三连接键320分别连接于第一连接键240的第一端表面和功能面211。
具体的，所述第三连接键320连接于功能区的表面。
本实施例中，所述无源器件220的第三表面也连接有第三连接键320。
具体的，在所述第一塑封层230和第一连接键240的第一端表面、无源器件220的第三表面、以及功能面211形成第五塑封层310，所述第五塑封层310中具有多个第五开口(未图示)，第一连接键240的第一端表面、无源器件220的第三表面以及功能面211均对应有第五开口；采用电镀工艺或者溅射工艺在所述第五开口中形成第三连接键320。
在其它实施例中，将第三连接键320分别固定于第一连接键240的第一端表面、无源器件220的第三表面、以及功能面211；之后，在所述第一塑封层230的表面、功能面211和无源器件220的第三表面形成包围所述第三连接键320的第五塑封层310，所述第五塑封层310暴露出第三连接键320的表面。
参考图9，在所述第五塑封层310和第三连接键320的表面形成第六塑封层330和贯穿所述第六塑封层330的第二焊盘340，所述第二焊盘340通过多个第三连接键320分别与第一连接键240的第一端表面以及功能面连接。
所述功能区的表面连接有第三连接键320，所述第二焊盘340通过功能区表面的第三连接键320与功能区连接。
所述第二焊盘340的材料参照第一焊盘300的材料。
本实施例中，所述第二焊盘340还与无源器件220的第三表面的第三连接键320连接。
具体的，在所述第五塑封层310和第三连接键320的表面形成第六塑封层330，所述第六塑封层330中具有多个第六开口(未图示)，所述第六开口暴露出所述第三连接键320；采用电镀工艺或者溅射工艺在所述第六开口中形成第二焊盘340。
在其它实施例中，将第二焊盘340固定于第三连接键320和第五塑封层310表面；之后，在所述第五塑封层310表面形成包围所述第二焊盘340的第六塑封层330，所述第六塑封层330暴露出第二焊盘340的表面。
其中，所述第一塑封层230、第二塑封层250、第三塑封层270、第四塑封层290、第五塑封层310和第六塑封层330构成塑封结构；第一连接键240、中间连接键260和第二连接键280构成连接键结构。
所述塑封结构、连接键结构、第一焊盘300，第三连接键320和第二焊盘340构成基板核心层。
所述基板核心层具有相对的第一表面和第二表面。
所述第二表面对应暴露出的第四塑封层的表面和第一焊盘300的第二焊面。
参考图10，在所述基板核心层的第二表面形成第二芯片350，所述第二芯片350和第一芯片210位于连接键结构的同一侧。
所述第二芯片350能够为传感器芯片、逻辑电路芯片、存储芯片等。
所述第二芯片350通过主粘结剂(未图示)固定在第二表面。所述主粘结剂的材料参照所述粘结剂的材料，不再详述。
由于第二连接键280与第一芯片210的距离大于第一连接键240与第一芯片210的距离，且第二芯片350和第一芯片210位于连接键结构的同一侧，因此使得第二连接键280与第二芯片350的距离大于第一连接键240与第二芯片400的距离。
继续参考图10，采用打线工艺形成键合金属线360，所述键合金属线360的一端与第一焊盘300连接，所述键合金属线360的另一端与第二芯片350连接。
所述键合金属线360的材料为金属，如铜、钨、铝、金或银。
本实施例中，所述键合金属线360的一端连接第二焊面，所述键合金属线360的一端通过第一焊盘300与第二连接键280电学连接。所述第二芯片350表面具有引线端，所述键合金属线360的另一端与所述引线端连接。
本实施例中，所述打线工艺要求键合金属线360具有一定的弧度，因此需要第一焊盘300表面的打线点与第二芯片350表面的打线点之间的距离不能过小，若第一焊盘300表面的打线点与第二芯片350表面的打线点之间的距离过小，则导致打线工艺不能正常进行，使得封装结构的可靠性降低。
当第二芯片350投影在第二表面的面积大于第一芯片210投影在第二表面的面积时，若连接键结构靠近第二表面的一端与第二芯片350的距离等于连接键结构远离第二表面的一端与第二芯片350的距离，导致连接键结构靠近第二表面的一端与第二芯片350的距离过小，不能为键合金属线360提供足够的空间，影响键合金属线360的形成。
本实施例中，由于第二连接键280与第二芯片350的距离大于第一连接键240与第二芯片350的距离，使得第二连接键280与第二芯片350的距离较大，为形成键合金属360线提供了足够的空间，使得打线工艺能够正常进行，从而提高了封装结构的可靠性。
参考图11，形成覆盖所述第二芯片350、键合金属线360和第二表面的保护层370。
所述保护层370覆盖第一焊盘300和第四塑封层290。
所述保护层370的材料为绝缘材料，所述绝缘材料为有机绝缘材料或无机绝缘材料。
在一实施例中，所述保护层370的材料为有机绝缘材料时，所述有机绝缘材料包括聚氯乙烯或树脂；所述树脂包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂。相应的，所述保护层370的形成工艺能够为喷涂工艺或注塑工艺。
在另一实施例中，所述保护层370的材料为无机绝缘材料，所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。相应的，所述保护层370的形成工艺能够化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺。
参考图12，形成保护层370后，在所述第二焊盘340表面形成焊球380。
所述焊球380的材料包括锡。
本实施例中，所述焊球380的形成步骤包括：在所述第二焊盘340的表面印刷锡膏；对所述锡膏进行高温回流，在表面张力作用下，形成焊球380。在另一实施例中，还能够先在第二焊盘的表面印刷助焊剂和焊球颗粒，再高温回流形成焊球。在又一实施例中，在所述第二焊盘的表面电镀锡柱，再高温回流形成焊球。
在所述第二焊盘340与所述焊球380之间，还能形成有球下金属结构(Under Ball Metal，简称UBM)。所述球下金属结构能够包括单层金属层或多层重叠的金属层；所述单层金属层或多层金属层的材料包括铜、铝、镍、钴、钛、钽中的一种或多种组合。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种封装结构的形成方法，其特征在于，包括：
形成基板核心层，所述基板核心层具有相对的第一表面和第二表面，基板核心层包括塑封结构和位于塑封结构内的连接键结构；
所述塑封结构内包覆有第一芯片，所述第一芯片具有功能面，且所述功能面朝向第一表面设置；
所述连接键结构包括电学连接的第一连接键和第二连接键，第二连接键到第一表面的距离大于第一连接键到第一表面的距离，所述第二连接键到第一芯片的距离大于第一连接键到第一芯片的距离，所述第一连接键与所述功能面电学连接；
在所述第二表面固定第二芯片，所述第二芯片和第一芯片位于连接键结构的同一侧；
采用打线工艺形成键合金属线，所述键合金属线的一端与第二连接键电学连接，键合金属线的另一端与第二芯片电学连接。
2.根据权利要求1所述的封装结构的形成方法，其特征在于，所述塑封结构包括第一塑封层和中间塑封层；
形成所述基板核心层的方法包括：
提供载板和第一芯片，所述第一芯片具有功能面；
在所述载板表面固定第一芯片，所述功能面朝向载板表面设置；
在所述载板表面形成第一塑封层和贯穿第一塑封层的第一连接键，第一塑封层包围第一芯片，第一连接键具有第一端，第一端朝向载板表面设置；
在所述第一塑封层和第一连接键的表面、以及第一芯片上形成中间塑封层和位于中间塑封层中的第二连接键，所述中间塑封层暴露出第二连接键的表面；
形成中间塑封层和第二连接键后，去除所述载板，从而暴露出功能面和第一连接键的第一端表面；
去除所述载板后，形成底层连接键，所述底层连接键分别与功能面和第一端表面连接。
3.根据权利要求2所述的封装结构的形成方法，其特征在于，所述连接键结构还包括中间连接键，所述第一连接键和第二连接键通过中间连接键电学连接；所述中间塑封层包括位于第一塑封层表面的第二塑封层、以及位于第二塑封层和中间连接键表面的第三塑封层；所述中间连接键贯穿第二塑封层，所述第二连接键位于第三塑封层中。
4.根据权利要求3所述的封装结构的形成方法，其特征在于，所述第一连接键还具有与第一端相对的第二端；
形成所述中间连接键、第二连接键和中间塑封层的方法包括：
在所述第一塑封层和第一连接键的表面、以及第一芯片上形成第二塑封层和贯穿所述第二塑封层的中间连接键，所述中间连接键具有相对的第一连接端和第二连接端，第一连接端到第一芯片的距离小于第二连接端到第一芯片的距离，第一连接端与第二端连接；
在所述第二塑封层和中间连接键的表面形成第三塑封层和贯穿第三塑封层的第二连接键，第二连接端具有相对的第三端和第四端，第三端与第二连接端连接，所述第二塑封层暴露出第四端表面。
5.根据权利要求3所述的封装结构的形成方法，其特征在于，第一连接键、第二连接键和中间连接键的材料为铜、钨、铝、金或银。
6.根据权利要求2所述的封装结构的形成方法，其特征在于，所述塑封结构还包括第四塑封层；
形成所述基板核心层的方法还包括：
在形成中间塑封层和第二连接键之后，且去除所述载板之前，在第二连接键和中间塑封层的表面形成第一焊盘和包围第一焊盘的第四塑封层，所述第一焊盘具有相对的第一焊面和第二焊面，第一焊面与第二连接键连接，
所述第四塑封层暴露出第二焊面；
所述键合金属线的一端与第二焊面连接。
7.根据权利要求2所述的封装结构的形成方法，其特征在于，所述塑封结构还包括第五塑封层和第六塑封层；所述底层连接键包括第二焊盘和多个第三连接键，所述第二焊盘通过多个第三连接键分别与第一连接键的第一端表面以及功能面连接，所述第三连接键贯穿第五塑封层，所述第二焊盘贯穿第六塑封层。
8.根据权利要求7所述的封装结构的形成方法，其特征在于，形成第五塑封层、第六塑封层和底层连接键的方法包括：
去除所述载板后，在所述第一塑封层和第一端的表面、以及功能面形成第五塑封层和多个第三连接键，第三连接键贯穿第五塑封层，第三连接键分别连接于第一端表面和功能面；
在所述第五塑封层和第三连接键的表面形成第六塑封层和贯穿所述第六塑封层的第二焊盘，所述第二焊盘通过多个第三连接键分别与第一端表面以及功能面连接。
9.根据权利要求2所述的封装结构的形成方法，其特征在于，所述功能面包括功能区；去除所述载板后，暴露出功能区的表面和第一端表面；所述底层连接键分别与功能区的表面和第一端表面连接。
10.根据权利要求2所述的封装结构的形成方法，其特征在于，还包括：在所述底层连接键的表面形成焊球。
11.根据权利要求1所述的封装结构的形成方法，其特征在于，所述键合金属线的材料为铜、钨、铝、金或银。
12.根据权利要求1所述的封装结构的形成方法，其特征在于，还包括：形成覆盖所述第二芯片、键合金属线和第二表面的保护层。
13.根据权利要求1所述的封装结构的形成方法，其特征在于，所述第二芯片的表面具有引线端；所述键合金属线的另一端与所述引线端连接。
14.根据权利要求1所述的封装结构的形成方法，其特征在于，所述塑封结构中还包裹无源器件，所述无源器件与第一连接键电学连接；所述第一连接键位于所述无源器件和第一芯片之间。
CN201610422656.1A 2016-06-15 2016-06-15 封装结构的形成方法 Active CN105895541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610422656.1A CN105895541B (zh) 2016-06-15 2016-06-15 封装结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610422656.1A CN105895541B (zh) 2016-06-15 2016-06-15 封装结构的形成方法

Publications (2)

Publication Number Publication Date
CN105895541A true CN105895541A (zh) 2016-08-24
CN105895541B CN105895541B (zh) 2018-10-23

Family

ID=56730556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610422656.1A Active CN105895541B (zh) 2016-06-15 2016-06-15 封装结构的形成方法

Country Status (1)

Country Link
CN (1) CN105895541B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326528A (zh) * 2017-08-01 2019-02-12 台虹科技股份有限公司 晶粒封装方法
CN111952197A (zh) * 2020-08-25 2020-11-17 济南南知信息科技有限公司 一种半导体装置及其封装方法
CN113014223A (zh) * 2021-03-03 2021-06-22 无锡市好达电子股份有限公司 一种声表器件的微型化叠层多芯片封装结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272464A1 (en) * 2007-05-04 2008-11-06 Stats Chippac, Ltd. Semiconductor Wafer Having Through-Hole Vias on Saw Streets with Backside Redistribution Layer
CN101814474A (zh) * 2009-02-20 2010-08-25 联发科技股份有限公司 线接合芯片封装结构
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package
KR101237587B1 (ko) * 2011-08-08 2013-02-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101238213B1 (ko) * 2011-01-31 2013-03-04 하나 마이크론(주) 적층형 반도체 패키지 및 이의 제조 방법
CN104538375A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种扇出PoP封装结构及其制造方法
CN104733463A (zh) * 2013-12-18 2015-06-24 瑞萨电子株式会社 半导体器件
CN105428334A (zh) * 2014-09-15 2016-03-23 联发科技股份有限公司 半导体封装结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272464A1 (en) * 2007-05-04 2008-11-06 Stats Chippac, Ltd. Semiconductor Wafer Having Through-Hole Vias on Saw Streets with Backside Redistribution Layer
CN101814474A (zh) * 2009-02-20 2010-08-25 联发科技股份有限公司 线接合芯片封装结构
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package
KR101238213B1 (ko) * 2011-01-31 2013-03-04 하나 마이크론(주) 적층형 반도체 패키지 및 이의 제조 방법
KR101237587B1 (ko) * 2011-08-08 2013-02-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN104733463A (zh) * 2013-12-18 2015-06-24 瑞萨电子株式会社 半导体器件
CN105428334A (zh) * 2014-09-15 2016-03-23 联发科技股份有限公司 半导体封装结构
CN104538375A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种扇出PoP封装结构及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326528A (zh) * 2017-08-01 2019-02-12 台虹科技股份有限公司 晶粒封装方法
CN111952197A (zh) * 2020-08-25 2020-11-17 济南南知信息科技有限公司 一种半导体装置及其封装方法
CN111952197B (zh) * 2020-08-25 2022-05-27 青岛融合装备科技有限公司 一种半导体装置及其封装方法
CN113014223A (zh) * 2021-03-03 2021-06-22 无锡市好达电子股份有限公司 一种声表器件的微型化叠层多芯片封装结构及其制备方法
CN113014223B (zh) * 2021-03-03 2023-02-28 无锡市好达电子股份有限公司 一种声表器件的微型化叠层多芯片封装结构及其制备方法

Also Published As

Publication number Publication date
CN105895541B (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
CN105845672A (zh) 封装结构
CN103515260B (zh) 封装内封装及其形成方法
US9935072B2 (en) Semiconductor package and method for manufacturing the same
US9653397B2 (en) Semiconductor package and method of manufacturing the same
US11742327B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN103515314B (zh) 集成电路封装及其形成方法
CN106356340B (zh) 半导体器件及其制造方法
CN107393865A (zh) 半导体器件
TWI411075B (zh) 半導體封裝件及其製造方法
CN105355569A (zh) 封装方法
CN108122876A (zh) 芯片封装结构
CN108335986A (zh) 一种晶圆级***封装方法
CN108074872A (zh) 封装件结构及其形成方法
TW201743422A (zh) 半導體結構及其製造方法
CN106206529A (zh) 半导体器件和制造方法
CN106328602A (zh) 封装件结构
CN104835808A (zh) 芯片封装方法及芯片封装结构
CN107644847A (zh) 半导体封装
CN105374731A (zh) 封装方法
CN109786350A (zh) 半导体封装件和方法
CN105225974A (zh) 封装方法
CN103839918A (zh) 半导体封装及其制造方法
CN104517905B (zh) 用于模塑衬底的金属重分布层
CN105225973A (zh) 封装方法
CN105895541A (zh) 封装结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant