CN105891651B - 低功率开路检测*** - Google Patents
低功率开路检测*** Download PDFInfo
- Publication number
- CN105891651B CN105891651B CN201510101463.1A CN201510101463A CN105891651B CN 105891651 B CN105891651 B CN 105891651B CN 201510101463 A CN201510101463 A CN 201510101463A CN 105891651 B CN105891651 B CN 105891651B
- Authority
- CN
- China
- Prior art keywords
- circuit
- wiring
- logic
- signal
- binary sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
- G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
Abstract
一种用于包括布线(例如,用于装置保护的金属网格的部分)以及电路的集成电路(IC)的用于检测布线中开路情形的开路检测***。第一信号发生器(例如,线性反馈移位寄存器)将二进制序列施加到该布线的第一端。开关式电阻器连接在布线的第二端与电压源以及地之间。比较器比较该二进制序列以及根据布线的第二端上的电压的信号以检测开路情形。逻辑电路根据二进制序列中的值来闭合该第一和第二开关中的一个。该比较器随机并且间歇地检测布线中的开路情形,降低了功率消耗。
Description
技术领域
本发明涉及保护集成电路中的电子部件和数据免受未经授权的访问,并且,更具体地,涉及采用篡改检测***、装置和技术来保护电子部件和数据。
背景技术
组合了布线网格保护***的封装的集成电路(IC)装置可使用在自动柜员机(ATM)或者电子销售点(ePOS)终端中,以处理***和/或借记卡信息。该封装的IC装置还可用于为要求密码操作的各种应用(例如,机顶盒)存储和使用密钥。
图1是具有无源布线网格保护***的封装IC装置100的简化分解等视图。装置100包括接地平面102、上布线网格104、被保护的集成电路的一层或多层106、下布线网格110、以及基板112。尽管在图1中未明确示出,但是,除了常规的要保护的逻辑和存储器以外,层106还可包括用于检测篡改事件的检测电路以及用于响应这种事件的检测的控制电路。
上布线网格104使得能够检测从顶部物理破坏装置100而访问被保护层106的尝试。类似地,下布线网格110使得能够检测从底部物理破坏装置100而访问被保护层106的检测。
布线网格保护***(诸如,在图1的封装的IC装置100中使用的)通过检测布线网格(诸如,布线网格104和110)中的开路或短路情形(其在黑客钻孔侵入封装的IC装置时生成)。一旦检测到布线网格中的开路或短路的线路,控制逻辑就清除封装的IC装置的存储器和/或使得装置掉电并停止处理数据。例如,如果封装的IC装置在存储器中存储了信用***或者密钥,那么该数据可被删去,以确保***露敏感数据。本领域技术人员应该清楚,本文中所描述的保护***可用于保护任何类型的控制逻辑、集成电路或者存储安全或敏感数据的装置。
图2是假设实施例示出的典型的无源布线网格篡改检测***200的部件级框图,该无源布线网格篡改检测***200可用在图1的封装的IC装置100的篡改保护***中。该布线网格篡改检测***200包括:布线网格210,诸如,图1的上布线网格104或者下布线网格110;以及篡改检测电路220,其可在图1的保护层106中实现。
布线网格210具有两条布线引线212a和212b,以矩形蛇形图案示出。引线212a与下拉电阻器214a串联连接在接地节点216和篡改检测电路220的输入端口222a之间。类似地,引线212b与上拉电阻器214b串联连接在具有DC电压电平VBAT的DC电压源218(诸如电池)和篡改检测电路220的输入端口222b之间。在一个实施方式中,在两个相邻网格层中,蛇形引线212a和212b彼此电隔离。
在篡改检测电路220内,输入端口222a通过节点224a连接到去毛刺电路226a,并通过上拉电阻器230a连接DC电压源228(也具有DC电压电平VBAT)。类似地,输入端口222b通过节点224b连接到去毛刺电路226b,并通过下拉电阻器230b连接到接地节点232。
这种设置有效地建立了流过布线网格210的两个恒定直流电流,这两个恒定直流电流分别以相反的方向行进通过引线212a和212b。在正常操作期间,这两个单独的恒定电流根据电压电平VBAT以及电阻器214a、214b、230a、和230b的电阻值在节点224a和224b处建立两个可预测的、理想的电压电平。
节点224a和224b处的信号分别由去毛刺电路226a和226b进行处理,并分别施加到比较器电路234a和234b。去毛刺电路226a和226b滤出模拟信号224a和224b中的伪电压电平。
每个比较器电路234a、234b将其对应的电压电平224a、224b与适当的参考电压电平(未示出)进行比较,其中该参考电压电平等于相应节点224a、224b处的理想电压电平。只要电压电平224a、224b两者都位于理想电压电平的设定容差内,比较器电路234a、234b就产生具有指示在网格210中不存在短路或开路情形的逻辑值的数字输出信号236a、236b。否则,比较器电路234a、234b中的一个或两者产生具有指示在网格210中存在短路或开路情形的逻辑值的输出信号236a、236b中的一个或两者。
当出现可检测的篡改时,布线网格210将具有短路情形(即,引线212a与引线212b短路),或者开路情形(即,引线212a、212b中的一条或两条断开)。在任何一种情形下,节点224a和224b中的一个或两者节点处的电压将从其期望的电平充分地改变,从而使得比较器234a和234b中的一个或两者将检测该短路/开路情形。然后可以由控制电路来执行关机或者甚至进行破坏程序。
例如,如果在引线212a中存在开路情形,那么节点224a处的电压将被向电压电平VBAT拉高。类似地,如果在引线212b中存在开路情形,那么节点224b处的电压将被向地拉低。如果在引线212a和212b之间存在短路情形,那么节点224a和224b处的电压将全部为由电压电平VBAT和电阻器230a和230b的电阻所确定的电平。通过为电压电平VBAT以及电阻器214a、214b、230a和230b的电阻选择合适的值,篡改检测***200可被设计来检测由篡改所导致的这些不同情形中的每一种情形。
尽管电阻器230a和230b可以在由篡改检测***200保护的集成电路内实现,但是电阻器214a和214b也可以实现为在片外(off chip)。
图2的布线网格篡改检测***200遇到这样的问题:用于确定在布线网格210中是否已发生篡改情形的信号总是存在,并因此要求从电压源218和228的恒定的功率提取。该功率提取限制了布线网格篡改检测***的应用,并且要求更高成本来为***200供电,而且制造成本高,例如,当采用大电阻器时,其要求更大面积来实现。
发明内容
根据本公开的一个实施例,提供了一种用于检测布线中开路情形的检测电路,所述检测电路包括:第一信号发生器,产生并施加二进制序列到所述布线的第一端;连接在电压源节点和所述布线的第二端之间的第一电阻器和第一开关的第一串联组合;连接在所述布线的第二端和接地节点之间的第二电阻器和第二开关的第二串联组合;比较器电路,比较(i)由第一信号发生器产生的二进制序列以及(ii)基于所述布线的第二端处的电压的信号,以检查所述布线中的开路情形;以及,逻辑电路,从第一信号发生器接收所述二进制序列,并且根据所述二进制序列的值闭合第一和第二开关中的一个,其中所述比较器电路仅在第一和第二开关中的一个被所述逻辑电路闭合时检查布线中的开路情形。
附图说明
将从下面的详细描述、所附的权利要求以及附图,本方面的其它实施例将更加全面清楚,在附图中相同的附图标记标识类似或相同的元件。
图1是具有常规无源布线网格保护***的封装的IC装置的简化分解等视图;
图2是可以使用在图1的封装的IC装置的篡改保护***中的常规无源布线网格篡改检则***的部件级图表;以及
图3是根据本公开的发明的特定实施例的示意性的低功率有源开路检测***的部件级图表。
具体实施方式
在公开了本发明的示意性实施例。然而在此公开的特定结构和功能细节仅仅是代表性的,其目的在于描述本发明的实施例。本发明可以各种替换形式来实施,并且不应被认为仅限于在此提出的实施例。此外,在此所使用的术语仅仅用于描述特定实施例的目的,并不意图作为对本发明的示意性实施例的限制。
如在此所使用的,单数形式“一”(“a”和“an”)以及“所述”旨在也包括复数形式,除非上下文明确相反说明。还应理解,术语“包括”和/或“包含”指明所说明的特征、步骤或部件的存在,但是并不排除一个或多个其他特征、步骤或部件的存在或添加。还应注意,在某些替代实现方式中,所指出的功能/动作可以不按附图中指出的顺序出现。例如,依次示出的两幅附图实际上可以基本同时执行,或者有时也可以以相反的顺序执行,这取决于所涉及的功能/动作。
根据本发明的原理,通过实现低功率主动式(active)篡改检测***来解决现有技术中的问题,该低功率主动式篡改检测***以间歇的、随机的间隔检查开路情形,从而降低了功率使用,并且使得能够使用比常规***典型使用的电阻器小的电阻器。
在一个实施例中,本发明是一种用于检测用于装置安全的布线中的开路情形的检测电路。第一信号发生器产生并施加二进制序列给该布线的第一端。第一电阻器和第一开关的第一串联组合连接在电压源节点和该布线的第二端之间。第二电阻器和第二开关的第二串联组合连接在该布线的第二端和接地节点之间。比较器电路将由第一信号发生器产生的二进制序列与基于该布线的第二端处的电压的信号进行比较,以检查该布线中的开路情形。逻辑电路从该第一信号发生器接收该二进制序列,并根据该二进制序列中的值来闭合第一和第二开关中的一个。该比较器电路仅在该第一和第二开关中的一个被该逻辑电路闭合时,间歇地检查该布线中的开路情形。
现在参考图3,示出根据本发明特定实施例的一种示意性低功率有源开路检测***300的示意性框图。检测***300包括布线310和检测布线310中开路情形的开路检测电路320。检测***300可以实现作为篡改保护***的一部分,其中该篡改保护***还包括合适的布线网格篡改检测***(未示出),该布线网格篡改检测***被设计来检测布线网格(其可以包括布线310)中的短路检测情形。开路检测电路320可以(但不是必须)实现在由篡改保护***保护的IC电路的层(与图1的层106类似)内。
在一个实施例中,布线310包括从开路检测电路320的输出端口322到输入端口324行进的单根蛇形引线。布线310并不必需具有蛇形形状,只要其他形状可满足保护集成电路即可,因此布线310可以以大多数的任何形状来布设。布线310还可仅实现在集成电路的一个层中,或者可以实现在集成电路的多个层中。
开路检测电路320包括:第一数字信号发生器326(例如但不限于,线性反馈移位寄存器(LFSR)),检测逻辑模块330,第一延迟电路362,去毛刺电路366,以及比较器电路370。检测逻辑模块330包括根据下述技术检测布线310中的开路情形的部件。
去毛刺电路366解决输入端口324处接收的模拟信号360中的噪声或不确定的内容,之后其被作为去了毛刺的信号368输入到比较器电路370。比较器电路370将去了毛刺的信号368与由第一延迟电路362输出的信号364进行比较。比较器电路370识别两个信号364和368之间的所限定的相等(和/或不等)情形。
LFSR 326产生二进制值的伪随机流,伪随机流通过不同的引线在***300上传播。更特别的是,LFSR326在引线327上输出二进制流,该引线携载二进制流到输出端口322,然后到布线310,在正常操作情形下,其经由输入端口324呈现相同的信号回到检测逻辑模块330。引线328携载LFSR 326的相同的二进制流输出到第一延迟电路362,其然后传送相应的延迟信号364到比较器电路370。另一引线329携载LFSR 326的二进制流输出到检测逻辑模块330,其产生模拟信号360,模拟信号360随机间歇地指示布线310的情形,如下所述。
去毛刺电路366接收模拟信号360,并且产生去了毛刺的信号368,去了毛刺的信号被输入到比较器电路370,用于与延迟信号364进行比较。第一延迟电路362将引线328上的二进制流信号精确延迟一时间段,该时间段为引线327上的二进制流信号通过布线310、检测逻辑模块330和去毛刺电路366的时间,使得去了毛刺的信号368与延迟电路362产生的延迟信号364同步。延迟电路362包括能够产生用于协调通过IC部件的信号传输的任何延迟电路,如本领域所知的,例如缓冲器串。这样,当比较器电路370比较信号364和368时,其在比较适当同步的信息,即在相同主时钟周期上源自LFSR 326的位(比特)。
在检测逻辑模块330内,将在输入端口324处从布线310接收的信号施加给节点332,其(i)通过第一开关336a和上拉电阻器338a的路径连接到DC电压源334,以及(ii)通过第二开关336b和下拉电阻器338b连接到接地节点340。注意,在替代实现方式中,串联连接的开关和电阻器的顺序可以相反,使得(i)电阻器338a连接在开关336a和节点332之间和/或(ii)电阻器338b连接在开关336b和节点332之间。
开关336a和336b由与门358a和358b进行控制。如下所述,开关336a和336b并不同时处于闭合位置,因此电流将不会从电压源334通过节点332流到接地节点340,因此实现了对现有技术的若干改进之一。
检测逻辑模块330包括第二延迟电路342,其通过引线329接收第一LFSR 326输出的比特流,添加预定的延迟到该比特流,并在引线352上输出延迟比特流。检测逻辑模块330还具有第二数字信号发生器344,其产生N位值346的随机序列或伪随机序列。当数字信号发生器344是第二LFSR时,N位值346对应于由第二LFSR 344所产生的N个最低有效位(LSB)。引线352上的延迟比特流的边缘用作LFSR 344的“种子重设”(re-seed)功能。将N位信号346施加到N位比较器348,其产生1位信号350,当N位值346中的全部N位等于逻辑0时该信号值为逻辑1。否则,信号350的值为逻辑0。
检测逻辑模块330还具有反相器354,其接收延迟的二进制信号352,将其反相以产生反相的二进制信号356。
与门358a根据比较器348输出的1位信号350和反相的二进制信号356来控制开关336a的状态。当信号350和356都为高时,开关336a闭合,节点332通过上拉电阻器338a连接到电压源334。否则,开关336a打开,节点332与电压源334隔开。
类似地,与门358b根据1位信号350和引线352上的延迟比特流来控制开关336b的状态。当到与门358b的两个输入都为高(逻辑1)时,开关336b闭合,节点332通过下拉电阻器338b连接到接地节点340。否则,开关336b打开,节点332与接地节点340隔开。
因为与门358a和358b都受互补的二进制信号352和356控制,因此与门358a和358b的输出将不会同时为高,结果是,开关336a和336b将不能同时闭合。
作为对输入到检测逻辑模块330中的引线329的二进制信号中的相应位值进行处理的结果,延迟电路342被设计来确保在布线310上传输并从从输入端口324到达节点332的二进制信号的时序与开关336a或336b的闭合同步。
当第一LFSR 326的输出为1时,于是与门358a的输出将总是为低,开关336a将总是打开,节点332将总是与电压源334断开。然而,当第一LFSR 326的输出为1时,于是与门358b的输出将根据第二LFSR344的输出具有全0位而间歇地为高,这又将闭合开关336b并且将节点332连接到接地节点340。
在开关336b闭合的情况下,节点332处的电压将由在输入端口324处接收的逻辑1值确定。结果是,比较器电路370将确定从去毛刺电路366接收的去了毛刺的信号368的高逻辑状态对应于从延迟电路362接收的延迟的二进制信号364的逻辑1值,并且比较器电路370将产生指示在布线310中没有检测到开路情形的检测信号372。注意,当开关336b闭合时,某些电流将流过下拉电阻器338b到接地节点340。
相反,当LFSR 326的输出为0时,那么与门358b的输出将为低,开关336b将打开,节点332将与接地节点340断开。然而,当LFSR 326的输出为0时,于是与门358a的输出将根据LFSR 344的输出346具有全部0位而间歇为高,这又将闭合开关336a并将节点332连接到电压源334。
在开关336a闭合的情况下,节点332处的电压将由在输入端口324处接收的逻辑0值来确定。结果是,比较器电路370将确定从去毛刺电路366接收的去了毛刺的信号368的低逻辑状态对应于从延迟电路362接收的延迟二进制信号364中的逻辑0值,并且比较器电路370将产生指示在布线310中未检测到开路情形的检测信号372的值。注意,开关336a闭合时,某些电流从电压源334流过上拉电阻器338a。
注意,当N位值346并不全部为零时,那么比较器348产生的逻辑信号350将为低。在这种情形下,与门358a和358b的输出将都为低,与二进制信号352和356的值无关。结果是,开关336a和336b都将打开,节点332与电压源334和接地节点340都隔开。这样,节点332处的电压电平将由输入端口324处的来自布线310的二进制信号单独确定。这里,同样地,比较器370将确定去了毛刺的信号368与延迟的二进制信号364匹配,无论延迟的二进制信号364是1还是0,并且将没有检测到开路情形。在这些时间期间,开路检测***300将消耗最小的功率。
开路检测***300被设计来检测在布线310中产生的开路情形的出现,例如,当黑客将探针***到封装装置中并破坏布线310时。在这种情况下,如果LFSR 326输出为1,则当开关336b间歇地闭合时,节点332处的电压被通过下拉电阻器338b驱向地。这样,由去毛刺电路366产生的去了毛刺的信号368将为低,比较器370将检测到低的去了毛刺的信号368和延迟的逻辑1信号364之间的不匹配,并且比较器电路370将产生指示在布线310中检测到开路情形的检测信号372的值。
类似地,如果LFSR326输出为0,则当开关336a间歇地闭合时,节点332处的电压将被通过上拉电阻器338a驱向电压源334电平。这样,去毛刺电路366产生的去了毛刺的信号368将为高,比较器370将检测到高的去了毛刺的信号368和延迟的逻辑0信号364之间的不匹配,并且比较器电路370将再次产生指示在布线310中检测到开路情形的检测信号372的值。
当被实现为LFSR时,第二数字信号发生器344将产生伪随机序列,该伪随机序列具有平均起来以相同频率出现的1和0。这样,对于N位信号346选择的N的值确定平均上N位信号346将全部为0的频率,并因此确定相应的开关336a或336b(取决于二进制信号329的值)闭合的频率。如果N=1,那么平均起来,开关336a、336b中的一个将闭合一半时间。如果N=2,那么平均起来,开关336a、336b中的一个将闭合1/4时间。对于一般值N,那么平均起来,开关336a、336b中的一个将闭合1/2N时间。
N值越大,开关336a、336b中的一个将越不频繁地闭合,开路检测***300的功率消耗越小。另一方面,N值越小,那么平均起来,开路检测***300就能够越快检测出布线310中开路情形的出现。开路检测***300的特定实现的设计人员在选择N的值时可以权衡这两个考虑因素。
由LFSR 326和344产生的值的伪随机特性使得黑客难于通过试图预测和模仿***300内产生的信号而破坏开路检测***300的有效性。
当开路检测电路320实现在由开路检测***300保护的集成电路内时,电阻器338a和338b实现在芯片上,并且开路检测***300不要求片外电阻器。此外,相比现有技术,在这样的配置中可以使用较小的电阻器338a和338b,并因此,用于开路检测***300的集成电路可以比现有技术更容易设计并且制造更经济。
注意,可从片上或者片外为电压源334供电。当从片外供电时,开路检测***300可以即使在被保护的集成电路掉电时仍然可操作。
尽管已经在开路检测***300的背景下描述了本发明,其中第一数字信号发生器326为产生伪随机二进制序列的LFSR,但是在替代实施例中,第一数字信号发生器326可采用产生随机、伪随机或者甚至非随机的二进制序列的其他合适类型的信号发生器来实现。
尽管已经在开路检测***300的背景下描述了本发明,其中检测逻辑模块330具有LFSR 344和比较器348的组合,其随机并且间歇地确定开关336a、336b中的一个应当闭合,但是,在替代实施例中,可以实现其他合适电路组合来进行(伪)随机或非随机的间歇性的确定。间歇性的确定,不论其是伪随机的还是非随机的,对于减小功率消耗都是有效的。间歇性的确定(其也是(伪)随机)使得黑客更难于破坏保护方案。
尽管已经开路检测***300的背景下描述了本发明,其中检测逻辑模块330具有包括反相器354以及与门358a和358b(其控制开关336a、336b的状态)的特定逻辑器件组合,但是在替代实施例中,可实现其他的逻辑器件组合来控制开关状态。
为了进行描述,术语“耦接”或“连接”“连接”表示本领域中已知的以及将来开发的任何可以使得能量在两个或更多个元件之间转移的任何方式,并且也构思其中可以***一个或多个另外的元件,然而并非是必需的。相反,术语“直接耦接”、“直接连接”等则暗示了没有这些另外元件。
信号以及相应的节点、端口、或路径可以由相同的名称来表述,并且出于本申请的目的是可互换的。
除非另外明确说明,否则每个数值和范围应该解释为是近似的,就像在所述值或范围之前有词语“约”或“大致”那样。
将进一步理解,本领域技术人员可以对上面为了解释本发明的实施例而已经描述和示出的部件的细节、材料和布置进行各种改变,而不脱离由下面权利要求所包含的本发明的实施例。
在本说明书包括任何权利要求中,术语“每个”可用于表示多个在先引述的元件或步骤的一个或多个特定特性。当采用开放式术语“包括”时,术语“每个”的引用并不排除另外的、未引用的元件或步骤。因此,应理解,装置可具有另外的、未引用的元件,方法可具有另外的、未引用的步骤,其中所述另外的、未引用的元件或步骤并不具有该一个或多个特定特性。
在此涉及的“一个实施例”或者“实施例”表示结合该实施例描述的特定特征、结构、或特性可包括在本发明的至少一个实施例中。短语“在一个实施例”在说明书不同位置的出现并不必全部涉及相同的实施例,也不必是必须互相排除另外实施例的单个或替代实施例。其同样适用于属于“实现方式”。
本申请中被权利要求覆盖的实施例限于这样的实施例:(1)其由该说明书使得能够实现;(2)其对应于法定主题。在此明确不要求保护不能使得其实现的实施例,以及对应于非法定主题的实施例,即使它们落入权利要求的范围。
Claims (10)
1.一种用于检测布线中开路情形的检测电路,所述检测电路包括:
第一信号发生器,产生并施加二进制序列到所述布线的第一端;
连接在电压源节点和所述布线的第二端之间的第一电阻器和第一开关的第一串联组合;
连接在所述布线的第二端和接地节点之间的第二电阻器和第二开关的第二串联组合;
比较器电路,比较(i)由第一信号发生器产生的二进制序列以及(ii)基于所述布线的第二端处的电压的信号,以检查所述布线中的开路情形;以及
逻辑电路,从第一信号发生器接收所述二进制序列,并且根据所述二进制序列的值闭合第一和第二开关中的一个,其中所述比较器电路仅在第一和第二开关中的一个被所述逻辑电路闭合时检查布线中的开路情形。
2.如权利要求1的检测电路,其中所述逻辑电路一次仅允许所述第一和第二开关中的一个闭合。
3.如权利要求1的检测电路,其中所述比较器电路仅在第一和第二开关中的一个由所述逻辑电路闭合时随机并间歇地检测所述布线中的开路情形。
4.如权利要求1的检测电路,其中所述第一信号发生器产生的二进制序列是随机或伪随机二进制序列。
5.如权利要求4的检测电路,其中所述第一信号发生器包括线性反馈移位寄存器(LFSR)。
6.如权利要求1的检测电路,其中所述比较器电路包括:
去毛刺电路,配置为接收所述布线的第二端处的电压并对其进行去毛刺,以产生去了毛刺的信号;以及
比较器,配置为比较由第一信号发生器产生的二进制序列以及所述去了毛刺的信号,以检查布线中的开路情形。
7.如权利要求1的检测电路,其中所述逻辑电路包括:
第一与门,配置为根据所述二进制序列中的值和间歇地允许第一和第二开关中的一个开关闭合的逻辑信号控制第一开关;以及
第二与门,配置为根据所述二进制序列中的值和所述逻辑信号来控制第二开关。
8.如权利要求7的检测电路,其中所述逻辑信号随机并间歇地允许所述第一和第二开关中的一个开关闭合。
9.如权利要求7的检测电路,其中所述逻辑电路进一步包括反相器,其配置为使施加到第一与门的所述二进制序列的值反相。
10.如权利要求7的检测电路,其中所述逻辑电路进一步包括:
第二信号发生器,产生随机的N位值;以及
第二比较器,其将所述随机N位值与特定的N位值比较,以产生逻辑值,其中所述逻辑值仅在所述随机N位值与所述特定的N位值匹配时允许所述第一和第二开关中的一个闭合。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510101463.1A CN105891651B (zh) | 2015-01-16 | 2015-01-16 | 低功率开路检测*** |
US14/843,997 US9419614B2 (en) | 2015-01-16 | 2015-09-03 | Low-power open-circuit detection system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510101463.1A CN105891651B (zh) | 2015-01-16 | 2015-01-16 | 低功率开路检测*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105891651A CN105891651A (zh) | 2016-08-24 |
CN105891651B true CN105891651B (zh) | 2019-12-10 |
Family
ID=56408585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510101463.1A Active CN105891651B (zh) | 2015-01-16 | 2015-01-16 | 低功率开路检测*** |
Country Status (2)
Country | Link |
---|---|
US (1) | US9419614B2 (zh) |
CN (1) | CN105891651B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8612352B2 (en) | 2010-10-13 | 2013-12-17 | Square, Inc. | Decoding systems with a decoding engine running on a mobile device and coupled to a payment system that includes identifying information of second parties qualified to conduct business with the payment system |
US10182328B1 (en) | 2015-05-23 | 2019-01-15 | Square, Inc. | Point of sale (POS) device responsive to detected interference with antenna |
US10242955B2 (en) * | 2016-08-29 | 2019-03-26 | Nxp Usa, Inc. | Active tamper detection circuit with bypass detection and method therefor |
US9946899B1 (en) | 2016-10-14 | 2018-04-17 | Google Llc | Active ASIC intrusion shield |
US11843693B2 (en) | 2016-12-06 | 2023-12-12 | Enrico Maim | Methods and entities, in particular of a transactional nature, using secure devices |
US10733589B2 (en) | 2017-04-28 | 2020-08-04 | Square, Inc. | Point of sale device power management and under voltage protection |
US10579566B2 (en) | 2017-04-28 | 2020-03-03 | Square, Inc. | Point of sale device with switchable internal connection roles |
US11257058B1 (en) * | 2017-10-30 | 2022-02-22 | Square, Inc. | Sharing output device between unsecured processor and secured processor |
CN111465934A (zh) | 2017-11-15 | 2020-07-28 | E·马伊姆 | 用于安全交易的终端和方法 |
US10970698B1 (en) * | 2017-12-08 | 2021-04-06 | Square, Inc. | Reader detection signal bypassing secure processor |
US10770410B2 (en) * | 2018-08-03 | 2020-09-08 | Arm Limited | Circuit alteration detection in integrated circuits |
CN109239584A (zh) * | 2018-10-22 | 2019-01-18 | 上海艾为电子技术股份有限公司 | 检测引脚悬空状态的电路 |
US11893146B2 (en) * | 2020-03-04 | 2024-02-06 | Arm Limited | Tamper detection techniques |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5039874A (en) * | 1990-03-15 | 1991-08-13 | Hewlett-Packard Company | Method and apparatus for driving an integrated-circuit output pad |
JPH04322443A (ja) * | 1990-11-13 | 1992-11-12 | Motorola Inc | 集積回路のための開路検出器およびその検出方法 |
CN1178945A (zh) * | 1996-09-19 | 1998-04-15 | 冲电气工业株式会社 | 低功耗传送二进制逻辑信号的接口电路和方法 |
CN1479200A (zh) * | 2002-08-26 | 2004-03-03 | ���ǵ�����ʽ���� | 比较电路及方法 |
CN101136347A (zh) * | 2007-09-29 | 2008-03-05 | 上海集成电路研发中心有限公司 | 一种mos管界面态的测试方法 |
CN102291106A (zh) * | 2010-05-28 | 2011-12-21 | Nxp股份有限公司 | 输入引脚状态检测电路及其方法 |
CN103076534A (zh) * | 2013-01-04 | 2013-05-01 | 常州机电职业技术学院 | 条形连接器电气通断测试方法及其测试电路 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5389738A (en) | 1992-05-04 | 1995-02-14 | Motorola, Inc. | Tamperproof arrangement for an integrated circuit device |
US5506566A (en) * | 1993-05-06 | 1996-04-09 | Northern Telecom Limited | Tamper detectable electronic security package |
DE59914529D1 (de) * | 1998-08-18 | 2007-11-29 | Infineon Technologies Ag | Halbleiterchip mit oberflächenabdeckung |
ES2270623T3 (es) * | 1998-11-05 | 2007-04-01 | Infineon Technologies Ag | Circuito de proteccion para un circuito integrado. |
CN1188911C (zh) | 1999-05-03 | 2005-02-09 | 因芬尼昂技术股份公司 | 保护多维结构的芯片堆的方法和装置 |
WO2001059544A2 (en) | 2000-02-14 | 2001-08-16 | Rainbow Technologies B.V., Netherlands | Security module system, apparatus and process |
AU2003231894A1 (en) | 2002-06-04 | 2003-12-19 | Nds Limited | Prevention of tampering in electronic devices |
US7707621B2 (en) | 2002-12-02 | 2010-04-27 | Silverbrook Research Pty Ltd | Creation and usage of mutually exclusive messages |
US7180008B2 (en) | 2004-01-23 | 2007-02-20 | Pitney Bowes Inc. | Tamper barrier for electronic device |
US7281667B2 (en) * | 2005-04-14 | 2007-10-16 | International Business Machines Corporation | Method and structure for implementing secure multichip modules for encryption applications |
US7551098B1 (en) * | 2005-05-28 | 2009-06-23 | Zilog, Inc. | Point of sale terminal having pulsed current tamper control sensing |
US7640658B1 (en) | 2005-10-18 | 2010-01-05 | Teledyne Technologies Incorporated | Methods for forming an anti-tamper pattern |
WO2008095160A1 (en) * | 2007-02-01 | 2008-08-07 | Gdi, Llc | An improved intrusion detection system for electric fences |
US7868441B2 (en) * | 2007-04-13 | 2011-01-11 | Maxim Integrated Products, Inc. | Package on-package secure module having BGA mesh cap |
US7923830B2 (en) | 2007-04-13 | 2011-04-12 | Maxim Integrated Products, Inc. | Package-on-package secure module having anti-tamper mesh in the substrate of the upper package |
US7615416B1 (en) | 2007-08-31 | 2009-11-10 | Maxim Integrated Products, Inc. | Secure package with anti-tamper peripheral guard ring |
US9747472B2 (en) | 2007-09-13 | 2017-08-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Mesh grid protection |
US8884757B2 (en) * | 2011-07-11 | 2014-11-11 | Verifone, Inc. | Anti-tampering protection assembly |
US10678951B2 (en) * | 2011-10-24 | 2020-06-09 | Maxim Integrated Products, Inc. | Tamper detection countermeasures to deter physical attack on a security ASIC |
US9275543B2 (en) * | 2012-04-26 | 2016-03-01 | Chris Oswalt | Tamper detection for pulse-producing device |
US9323957B2 (en) * | 2013-03-01 | 2016-04-26 | Marvell World Trade Ltd. | Anti-tamper system based on dual random bits generators for integrated circuits |
US8896086B1 (en) * | 2013-05-30 | 2014-11-25 | Freescale Semiconductor, Inc. | System for preventing tampering with integrated circuit |
-
2015
- 2015-01-16 CN CN201510101463.1A patent/CN105891651B/zh active Active
- 2015-09-03 US US14/843,997 patent/US9419614B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5039874A (en) * | 1990-03-15 | 1991-08-13 | Hewlett-Packard Company | Method and apparatus for driving an integrated-circuit output pad |
JPH04322443A (ja) * | 1990-11-13 | 1992-11-12 | Motorola Inc | 集積回路のための開路検出器およびその検出方法 |
CN1178945A (zh) * | 1996-09-19 | 1998-04-15 | 冲电气工业株式会社 | 低功耗传送二进制逻辑信号的接口电路和方法 |
CN1479200A (zh) * | 2002-08-26 | 2004-03-03 | ���ǵ�����ʽ���� | 比较电路及方法 |
CN101136347A (zh) * | 2007-09-29 | 2008-03-05 | 上海集成电路研发中心有限公司 | 一种mos管界面态的测试方法 |
CN102291106A (zh) * | 2010-05-28 | 2011-12-21 | Nxp股份有限公司 | 输入引脚状态检测电路及其方法 |
CN103076534A (zh) * | 2013-01-04 | 2013-05-01 | 常州机电职业技术学院 | 条形连接器电气通断测试方法及其测试电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105891651A (zh) | 2016-08-24 |
US9419614B2 (en) | 2016-08-16 |
US20160211843A1 (en) | 2016-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105891651B (zh) | 低功率开路检测*** | |
US6498404B1 (en) | Data carrier with obscured power consumption | |
US8689357B2 (en) | Tamper detector for secure module | |
CA2733667C (en) | Method for detecting abnormalities in a cryptographic circuit protected by differential logic, and circuit for implementing said method | |
US8564324B2 (en) | Monitoring of the activity of an electronic circuit | |
CN109766729B (zh) | 一种防御硬件木马的集成电路及其加密方法 | |
US20140280413A1 (en) | Method for detecting a correlation | |
US7071725B2 (en) | Data processing apparatus and logical operation apparatus | |
Zhang et al. | Power side channels in security ICs: hardware countermeasures | |
Endo et al. | A silicon-level countermeasure against fault sensitivity analysis and its evaluation | |
Reddy et al. | BHARKS: Built-in hardware authentication using random key sequence | |
US7545933B2 (en) | Decryption circuit, encryption circuit, logic cell, and method of performing a dual-rail logic operation in single-rail logic environment | |
US8901979B2 (en) | Storage circuit | |
De et al. | Preventing reverse engineering using threshold voltage defined multi-input camouflaged gates | |
Aguirre et al. | A systematic approach for internal entropy boosting in delay-based ro puf on an fpga | |
US20200285780A1 (en) | Cross domain voltage glitch detection circuit for enhancing chip security | |
CN103679010A (zh) | 检测装置 | |
Galathy et al. | A systematic approach to fault attack resistant design | |
Zhang et al. | Red team: Design of intelligent hardware trojans with known defense schemes | |
Saravanan et al. | An energy efficient XOR gate implementation resistant to power analysis attacks | |
EP3843317A1 (en) | Method for detecting perturbations in a logic circuit and logic circuit for implementing this method | |
US7457365B2 (en) | Circuit arrangement having a transmitter and a receiver | |
Saxena et al. | Hybrid shielding: Amplifying the power of camouflaging and logic encryption | |
KR20030055745A (ko) | 전자칩의 외부공격 탐지장치 | |
JP5262981B2 (ja) | ラッチ装置及びラッチ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Texas in the United States Applicant after: NXP America Co Ltd Address before: Texas in the United States Applicant before: Fisical Semiconductor Inc. |
|
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |