CN105765859B - 放大器装置 - Google Patents
放大器装置 Download PDFInfo
- Publication number
- CN105765859B CN105765859B CN201480064751.8A CN201480064751A CN105765859B CN 105765859 B CN105765859 B CN 105765859B CN 201480064751 A CN201480064751 A CN 201480064751A CN 105765859 B CN105765859 B CN 105765859B
- Authority
- CN
- China
- Prior art keywords
- transistors
- differential stage
- differential
- transistor
- amplifier arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009434 installation Methods 0.000 title abstract 4
- 230000000295 complement effect Effects 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 239000008186 active pharmaceutical agent Substances 0.000 claims 1
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45273—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
提供了一种放大器装置,该放大器装置包括:第一差分级(DS1),包括具有第一阈值电压(Vthl)的至少两个晶体管(M1,M1');至少第二差分级(DS2),包括具有与第一阈值电压不同的第二阈值电压的至少两个晶体管(M3,M3')。第一差分级和第二差分级(DS1,DS2)的晶体管中的至少一个分别具有共同耦接至放大器装置的输入的控制输入,第一差分级的至少一个晶体管(M1)和第二差分级的一个晶体管(M3)布置在共同电流路径中,该共同电流路径耦接至放大器装置的输出。
Description
本申请涉及一种放大器装置。例如运算放大器的放大器装置目前用在广泛的应用领域中。运算放大器当在集成电路中被实现时通常包括晶体管的一个或多个差分对。差分对的噪声功率在很大程度上取决于所使用的电流。即,噪声水平越低,则需要越多的电流。
然而,尤其是在当今的针对移动设备中的低功率放大器的不断增长的市场中,需要可以集成在半导体设备中并且实现减小的电流消耗与提高的噪声性能二者的放大器。
因此,本申请的目的是提供一种如下的放大器装置:该放大器装置在给定的噪声要求的情况下提供较小的功耗,或者在给定的功耗的情况下提供提高的噪声性能,或者在给定的噪声要求的情况下提供较小的功耗并且在给定的功耗的情况下提供提高的噪声性能。
该目的是通过根据权利要求1所述的放大器装置来解决。在从属权利要求中呈现了另外的实施例。
根据实施例,一种放大器装置包括:第一差分级,包括具有第一阈值电压的至少两个晶体管;至少第二差分级,包括具有与第一阈值电压不同的第二阈值电压的至少两个晶体管,第一差分级和第二差分级的晶体管中的至少一个分别具有共同地耦接至放大器装置的输入的控制输入,第一差分级的至少一个晶体管和第二差分级的一个晶体管布置成在共同电流路径中,该共同电流路径耦接至放大器装置的输出。
由于至少两个差分级使用具有不同阈值电压的晶体管,所以这两个放大器的共模电压可以是相同的。因此,可以将相同的输入信号施加至这两个差分级,而不修改任一差分级的共模电平。
这进而考虑设计以下放大器,其在相同的噪声性能下具有低得多的功率消耗,或者在相同水平的功耗下具有好得多的噪声性能,或者在相同的噪声性能下具有低得多的功耗并且在相同水平的功耗下具有好得多的噪声性能。由于第一差分级和第二差分级的至少一个晶体管分别布置成在共同电流路径中,所以电流被复用并且考虑到在相同的噪声性能下的期望的较低功耗。
优选地,第二差分级的晶体管的阈值电压低于第一差分级的晶体管的阈值电压。
阈值电压之差优选地大于第一差分级的晶体管的饱和电压。例如,阈值电压之间的差可以在100mV与200mV之间的区间中。
根据实施例,放大器装置的输入包括具有两个端子的差分输入。这些端子中的一个端子耦接至第一差分级的至少一个晶体管的控制输入并且耦接至第二差分级的至少一个晶体管的控制输入。差分输入端子中的第二端子耦接至第一差分级的至少另一晶体管的控制输入并耦接至第二差分级的至少另一晶体管的控制输入。
可以使至少两个差分级的差分输入并联连接至放大器装置的差分输入。
根据本原理,不必对差分级的输入中的一个或二者进行共模调整。
在另一实施例中,第一差分级的两个晶体管具有共同源极节点,并且第二差分级的两个晶体管具有共同源极节点。因此,分别形成了典型的差分级。然而,根据本原理,这种基本的差分对仅是实现差分级的一种方式。形成差分级的其他方式在本领域技术人员的认识范围内。
在另一实施例中,第二差分级的两个晶体管的共同源极节点耦接至第一差分级的晶体管中的一个晶体管的漏极端子。第二差分级包括具有共同源极节点的另外的晶体管对,该共同源极节点耦接至第一差分级的晶体管中的另一晶体管的漏极端子,从而形成级联结构。该级联结构是实现第一差分级和第二差分级的电流复用原理的一种方式。
当然,进一步将级联原理扩展至代替上面所呈现的两级级联结构的三级级联结构也在本申请的范围内。
在一个实施例中,涉及第一差分级和至少第二差分级的共同电流路径还可以包括负载。负载例如可以包括电阻器、电流源、电流镜(current mirror)和/或级联晶体管。
在另一实施例中,可以以互补形式来对称地实现以上所呈现的放大器装置的完整结构。术语“互补”是指所使用的晶体管的导电类型。
同样地,该装置还包括互补的第一差分级,互补的第一差分级包括与第一差分级的晶体管相比具有相反导电类型的至少两个晶体管,并且该装置包括至少互补的第二差分级,所述互补的第二差分级包括与第二差分级的晶体管相比具有相反导电类型的至少两个晶体管。通过这样做,可以进一步减小噪声功率。
在这种情况下,上面提到的电流路径还可以包括互补的第一差分级的至少一个晶体管以及互补的第二差分级的至少一个晶体管。
优选地,形成多于一个这样的共同电流路径。
根据所呈现的原理,并非所涉及的差分级的晶体管的每个控制端子均都可以连接至放大器装置的输入。可替选地,第一差分级和/或第二差分级的至少一个晶体管的至少一个控制输入可以连接至恒定偏置电压。
放大器装置可以由金属氧化物半导体晶体管类型或其他场效应晶体管类型的晶体管来构成。
可替选地,可以使用双极晶体管来实现晶体管中的至少一些晶体管(例如,第一差分级的那些晶体管),并且例如使用金属氧化物半导体晶体管来构建第二差分级和另外的第二差分级,如果存在的话。
第一差分级和第二差分级的晶体管的不同阈值电压分别可以以许多不同方式中的至少一种方式来实现。这样做的一种方式是通过第一差分级的晶体管的栅氧化层(gateoxide)的第一厚度来限定第一阈值电压。第二阈值电压是通过第二差分级的晶体管的栅氧化层的第二厚度来限定的,其中,第一厚度与第二厚度不同。
替选地或附加地,可以对晶体管使用不同的掺杂(doping)以便实现晶体管的不同阈值电压。
另外,替选地或附加地,阈值电压可以由晶体管的不同的体电压来限定。
也可以使用具有浮置栅极(floating gate)的双栅晶体管来实现差分阈值电压。
将使用示例性示意图、通过若干个实施例来进一步解释和说明本放大器装置。
图1示出了本原理的示例性实施例,
图2示出了基于图1的示例性实施例的互补的示例性实施例,
图3示出了向图2的实施例添加第三差分级的另一示例,
图4示出了作为级联三个差分对的简化版本的另外的实施例,
图5示出了使用用于提供放大器的输出的电流镜的实施例,以及
图6示出了使用BiCMOS技术的实施例。
图1示出了根据本原理的放大器装置的实施例的第一示例。放大器装置包括第一差分级DS1。第一差分级包括两个MOS晶体管M1、M1',这两个MOS晶体管M1、M1'的源极节点直接连接在一起并且经由电流源ID连接至地电位。电流源ID向两个晶体管M1、M1'提供漏极电流。每个晶体管M1、M1'具有控制输入,即,在这种情况下为各自的栅极端子。第一差分级的各个晶体管的两个栅极端子形成差分输入,在该差分输入处可以施加差分输入信号+VIN1、-VIN1。更进一步地,放大器装置包括第二差分级。第二差分级DS2包括两个晶体管对。每个晶体管对包括形成各自的差分对的两个晶体管M3、M3'。包括这两个晶体管M3、M3'的每个差分对具有下述的源极端子,其源极端子直接连接在一起并且连接至第一差分级的相应晶体管M1、M1'的漏极端子。从而,构成级联的差分对。
第二差分级的每个差分对具有形成在相应晶体管M3、M3'的栅极端子处的差分输入。在输入侧,第二差分级的差分对并联连接至放大器装置的共同差分输入。因此,两个差分级的所有的三个差分对并联连接至其输入侧。
稍后说明对在第二差分级的两个差分对的四个晶体管M3、M3'的四个漏极端子处给出的漏极电流I1至I4的进一步处理。最终,根据至少对这四个电流的选择来生成输出信号。
应当注意的是,第二差分级的所有晶体管M3、M3'共同具有第二阈值电压,该第二阈值电压低于第一差分级的两个晶体管M1、M1'的第一阈值电压。即使当两个差分级的共模电压相同并且两个差分级的输入信号相同时,具有不同阈值电压的晶体管M1、M1'、M3、M3'的使用也考虑到正确的偏置点。
与具有相同电流消耗的常规差分对相比,图1的电路的噪声功率较小。替选地,在相同的噪声性能的情况下显著的功率降低是可能的。
根据下式来计算MOS晶体管的差分对的噪声功率:
弱反转的gm为:
其中,
通过替换噪声功率公式中的gm,得到:
因此,可以看出,利用常规手段来改进噪声性能的唯一途径是增大偏置电流。
根据下式来计算图1的电路的噪声效率因子NEF:
根据下式来计算根据图1的四个输出电流:
该电路的输出为:
IOUT=2·I1-2·I3
因此,该电路的gm为:
gm=gmM1+2gmM3
图2示出了根据所提出的原理的放大器装置的另一示例性实施例。电路装置基于图1中的电路装置并且在这方面不再进行描述。然而,就图1的电路而言,图2的实施例是互补结构。从而,图1的结构再次被设置在已经存在的结构之上,但是以轴镜像(axismirroring)的方式来设置的。与在图1中已经存在的晶体管相比,在图2中所设置的所有另外的晶体管是具有相反导电类型。从而,组合了PMOS晶体管和NMOS晶体管。
图2的放大器装置还包括互补的第一差分级,该互补的第一差分级包括与第一差分级的晶体管M1、M1'相比具有相反导电类型的两个晶体管M2、M2';并且图2的放大器装置包括互补的第二差分级,该互补的第二差分级包括两个晶体管M4、M4'为一对的两个对,这两个晶体管中的每一个与第二差分级的晶体管M3、M3'相比具有相反导电类型。
因而,至少一个电流支路被形成为将地连接至供给电位,并且包括以出现的顺序串联连接的电流源、第一差分级的晶体管、第二差分级的晶体管、互补的第二差分级的晶体管、互补的第一差分级的晶体管和另一电流源。
当使用如图2所示的互补结构时,输入相关噪声为:
在相同的电流流过NMOS和PMOS结构的情况下,得到差分级的该gm的两倍。因而,对于相同的噪声性能,电流消耗是图1的差分级的电流消耗的一半。
噪声效率因子为:
通过将互补差分对与如在图2中所提出的电流复用差分对结合,实现了如图2所示的互补电流复用差分对。在这个示例中,四个输出电流为:
图2的电流的输出为:
IOUT=2·I1-2·I3
因此,该电路的gm为:
gm=gmM1+gmM2+2gmM3+2gmM4
这得到如下噪声功率:
通过选择:
gmM1=gmM2=2gmM3=2gmM4
噪声功率为:
从而,对于相同的噪声性能,电流消耗为常规差分级的1/4。在这种情况下的噪声效率因子为:
根据图3所示的另一实施例,如果三个差分对以源于图2的互补方式级联,则所得到的三重级联具有以下输出电流:
IOUT=3·I1+I2-I3+I4-I5-3·I6-I7+I8
从而,gm和噪声功率分别为:
gm=gmM1+gmM2+2·gmM3++2·gmM4+4·gmM5+4·gmM6
以及
通过选择:
gmM1=gmM2=2gmM3=2gmM4=4gmM5=4gmM5
噪声功率为:
因此,得出结论为,针对相同的噪声性能,电流消耗为常规差分级的1/6,以及噪声效率因子为:
图4示出了图3的电路的简化版本以及根据所提出的原理的放大器装置的另一示例性实施例。图4的电路具有与图3类似的三个级联的差分级,但是与图1类似,并不包括被轴镜像的互补部分。通过将具有相同结构和相同信号的电流支路合并来进一步简化了图3的电路,从而导致与相同级的其他晶体管相比第三差分级的一些晶体管具有双沟道宽度。
该电路的输出电流为:
IOUT=3·I1+I2-I3-3·I4
图5示出了所提出的原理的另一示例性实施例。图5的示例是基于图2的结构并且进一步被开发以得到跨导放大器OTA。电流输出被馈送至图5所示的在中心所示出的互补的两个差分级的两侧的两个推挽式电流镜(push-pull current mirror)PP1、PP2中。此外,如在图2中一样,所有差分级的差分输入直接地并联连接以形成共同的差分放大器输入,其中,差分输入信号+VIN、-VIN可以被馈送至该共同的差分放大器输入。
在两个推挽式电流镜级的输出侧处形成差分电压输出。在该差分电压输出处,差分输出电压+VOUT、-VOUT可以被抽出。
由于针对放大器的差分级具有不同阈值电压的晶体管的原理,相同的共模电压可以用于整个放大器装置,并且这在图5的实施例的最左边的偏置电流支路处被定义。
图5的电路提供了具有包括电流镜PP1、PP2的互补级联的两重输入级的完全差分运算跨导放大器OTA以用于全摆幅输出。电流镜PP1、PP2分别具有由电流镜晶体管的比率限定的比率1:N。
图6示出了根据所提出的原理的放大器装置的另一示例性实施例。该装置是基于图1的实施例,但是与图1的实施例相反,图6的实施例实现了双极晶体管与MOS晶体管的结合。关于此,使用两个NPN晶体管来替代两个MOS晶体管M1、M1',实现了第一差分级DS1。因此,替代如在图1中那样连接源极端子,晶体管M1、M1'的发射极端子直接连接在一起并且经由电流源ID接地。
包括每一个包括两个MOS晶体管M3、M3'的两个差分对的第二差分级DS2等效于图1所示的第二差分级,因此此处不再描述。
此外,图6的电路的功能与图1的电路的功能基本上相对应。将双极晶体管与MOS晶体管结合给出了如使用具有不同阈值电压的MOS晶体管的相应功能。从而,与图1类似,利用图6所示的该实施例,所有差分级的所有差分对的所有输入端子可以在放大器装置的输入侧以并联方式直接连接在一起。
本领域技术人员可以使用不同的晶体管设计来产生不同的阈值电压。例如,使用不同的栅氧化层厚度或不同的掺杂或不同的阈值植入来产生期望的效果。
替选地,可以使用具有浮置栅极的双栅技术来产生不同的阈值电压。此外,可以使用不同的体电压来产生不同的阈值电压。
作为上述的实施例的替选,可以将所涉及的MOS晶体管的一个或多个栅极端子连接至恒定的偏置电压,而不是施加输入电压。从而,仍可以实现所提出的原理的基本效果。
作为在图5所示的实现方式的替选,可以施加至以上所示的任何电路的差分对的负载可以选自以下:电流镜、电流源、电阻器、级联或多重级联。
附图标记列表
DS1 第一差分级
DS2 第二差分级
DS3 第三差分级
M1 晶体管
M1' 晶体管
M2 晶体管
M2' 晶体管
M3 晶体管
M3' 晶体管
M4 晶体管
M4' 晶体管
ID 漏极电流
+VIN1、-VIN1 差分输入电压
+VOUT、-VOUT 差分输出电压
IB 偏置电流
VCM 共模电压
I1 输出电流
I2 输出电流
I3 输出电流
I4 输出电流
PP1 推挽式电流镜
PP2 推挽式电流镜
Claims (11)
1.一种放大器装置,包括:
-第一差分级(DS1),包括具有第一阈值电压(Vth1)的至少两个晶体管(M1,M1'),
-至少第二差分级(DS2),包括具有与所述第一阈值电压(Vth1)不同的第二阈值电压(Vth3)的至少两个晶体管(M3,M3'),
-所述第一差分级和所述第二差分级(DS1,DS2)的晶体管中的至少一个(M1,M3)分别具有共同耦接至所述放大器装置的输入的控制输入,
-所述第一差分级(DS1)的至少一个晶体管(M1)和所述第二差分级(DS2)的一个晶体管(M3)布置在共同电流路径中,所述共同电流路径耦接至所述放大器装置的输出,
其中,所述第一差分级(DS1)的两个晶体管(M1,M1')具有共同源极节点,并且其中,所述第二差分级(DS2)的两个晶体管(M3,M3')具有共同源极节点,
其中,所述第二差分级(DS2)的两个晶体管(M3,M3')的共同源极节点耦接至所述第一差分级(DS1)的晶体管中的一个晶体管(M1)的漏极端子,并且其中,所述第二差分级包括具有共同源极节点的另外的晶体管对,该共同源极节点耦接至所述第一差分级的晶体管中的另一个晶体管(M1')的漏极端子,从而形成级联结构。
2.根据权利要求1所述的放大器装置,所述放大器装置的输入包括具有两个端子的差分输入,所述两个端子中的第一端子耦接至所述第一差分级(DS1)的至少一个晶体管(M1)的控制输入并耦接至所述第二差分级(DS2)的至少一个晶体管(M3)的控制输入,以及所述差分输入端子中的第二端子耦接至所述第一差分级(DS1)的至少另一晶体管的控制输入并耦接至所述第二差分级(DS3)的至少另一晶体管的控制输入。
3.根据权利要求1或2所述的放大器装置,其中,所述共同电流路径还包括负载。
4.根据权利要求3所述的放大器装置,其中,所述负载包括下述中的至少一个:电阻器、电流源(ID)、电流镜、级联晶体管。
5.根据权利要求1或2所述的放大器装置,还包括互补的第一差分级,所述互补的第一差分级包括与所述第一差分级的晶体管(M1,M1')相比具有相反导电类型的至少两个晶体管(M2,M2'),并且所述放大器装置包括至少互补的第二差分级,所述互补的第二差分级包括与所述第二差分级的晶体管(M3,M3')相比具有相反导电类型的至少两个晶体管(M4,M4')。
6.根据权利要求1或2所述的放大器装置,其中,所述第一差分级和/或所述第二差分级的一个晶体管的至少一个控制输入连接至恒定偏置电压。
7.根据权利要求1或2所述的放大器装置,其中,所述晶体管是金属氧化物半导体晶体管类型或其他场效应晶体管类型。
8.根据权利要求1或2所述的放大器装置,其中,所述第一阈值电压是由所述第一差分级的晶体管的栅氧化层的第一厚度来限定的,并且其中,所述第二阈值电压是由所述第二差分级的晶体管的栅氧化层的第二厚度来限定的,所述第二厚度不同于所述第一厚度。
9.根据权利要求1或2所述的放大器装置,其中,所述第一阈值电压是由所述第一差分级的晶体管的第一掺杂来限定的,并且其中,所述第二阈值电压是由所述第二差分级的晶体管的第二掺杂来限定的,所述第二掺杂不同于所述第一掺杂。
10.根据权利要求1或2所述的放大器装置,其中,所述第一阈值电压是由所述第一差分级的晶体管的第一体电压来限定的,并且其中,所述第二阈值电压是由所述第二差分级的晶体管的第二体电压来限定的,所述第二体电压不同于所述第一体电压。
11.根据权利要求1或2所述的放大器装置,其中,所述第一阈值电压和所述第二阈值电压是由具有浮置栅极的各个双栅晶体管来限定的。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP13194933.1A EP2879292B1 (en) | 2013-11-28 | 2013-11-28 | Amplifier arrangement |
EP13194933.1 | 2013-11-28 | ||
PCT/EP2014/070505 WO2015078611A1 (en) | 2013-11-28 | 2014-09-25 | Amplifier arrangement |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105765859A CN105765859A (zh) | 2016-07-13 |
CN105765859B true CN105765859B (zh) | 2019-02-12 |
Family
ID=49641688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480064751.8A Active CN105765859B (zh) | 2013-11-28 | 2014-09-25 | 放大器装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9813026B2 (zh) |
EP (2) | EP2879292B1 (zh) |
CN (1) | CN105765859B (zh) |
WO (1) | WO2015078611A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9105395B2 (en) * | 2012-09-23 | 2015-08-11 | Dsp Group Ltd. | Envelope tracking signal generator incorporating trim cell |
EP3012972B1 (en) | 2014-10-23 | 2017-07-19 | ams AG | Amplifier circuit and amplifier arrangement |
EP3176945B1 (en) * | 2015-12-04 | 2019-09-11 | ams AG | Switched capacitor integrator |
US10491046B2 (en) * | 2016-10-20 | 2019-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wireless transmitter with switchable mode |
US10326411B2 (en) * | 2017-05-19 | 2019-06-18 | Novatek Microelectronics Corp. | Operational amplifier circuit capable of improving linearity relation between loading current and input voltage difference |
US10498300B2 (en) * | 2017-07-17 | 2019-12-03 | Power Integrations, Inc. | Voltage-to-current transconductance operational amplifier with adaptive biasing |
EP3691121A1 (en) | 2019-01-31 | 2020-08-05 | ams AG | Amplifier circuit |
CN112448678A (zh) * | 2019-08-30 | 2021-03-05 | 深圳市中兴微电子技术有限公司 | 补偿电路及芯片、方法、装置、存储介质、电子装置 |
EP4026175A1 (en) | 2019-12-20 | 2022-07-13 | ams International AG | Cmos compatible near-infrared sensor system |
FR3115427A1 (fr) * | 2020-09-07 | 2022-04-22 | Stmicroelectronics (Grenoble 2) Sas | Amplificateur opérationnel |
CN112511117B (zh) * | 2021-02-03 | 2021-05-14 | 深圳市中科蓝讯科技股份有限公司 | 射频放大电路、射频前端接收电路及无线通信设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1906846A (zh) * | 2004-01-19 | 2007-01-31 | 三星电子株式会社 | 放大器 |
CN101009478A (zh) * | 2006-01-27 | 2007-08-01 | 恩益禧电子股份有限公司 | 差分信号接收器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5151625A (en) * | 1990-11-08 | 1992-09-29 | The Ohio State University | High frequency BiMOS linear V-I converter, voltage multiplier, mixer |
JP3822993B2 (ja) * | 1999-02-08 | 2006-09-20 | 株式会社ルネサステクノロジ | 集積化ミキサ回路 |
US6686772B2 (en) * | 2001-11-19 | 2004-02-03 | Broadcom Corporation | Voltage mode differential driver and method |
US7079829B2 (en) * | 2002-11-15 | 2006-07-18 | Matsushita Electric Industrial Co, Ltd. | Semiconductor differential circuit, oscillation apparatus, switching apparatus, amplifying apparatus, mixer apparatus and circuit apparatus using same, and semiconductor differential circuit placement method |
JP4719412B2 (ja) * | 2002-11-15 | 2011-07-06 | パナソニック株式会社 | 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法 |
US7099646B1 (en) * | 2004-01-27 | 2006-08-29 | Marvell International Ltd. | Signal mixer having a single-ended input and a differential output |
US7161406B1 (en) * | 2004-04-15 | 2007-01-09 | Xilinx, Inc. | Method and apparatus for providing non 2:1 Gilbert cell mixer |
US20080284489A1 (en) * | 2007-05-14 | 2008-11-20 | Mediatek Singapore Pte Ltd | Transconductor and mixer with high linearity |
US7521981B2 (en) * | 2007-06-11 | 2009-04-21 | Mediatek Singapore Pte Ltd | Mixer with carrier leakage calibration |
JP5094441B2 (ja) * | 2008-01-21 | 2012-12-12 | 株式会社日立製作所 | 演算増幅器 |
US7656230B2 (en) * | 2008-03-21 | 2010-02-02 | Qualcomm, Incorporated | Quadrature output low noise transconductance amplifier having differential input |
US8258869B2 (en) * | 2010-08-01 | 2012-09-04 | Quintic Holdings | Low noise amplifier with current bleeding branch |
US8436660B2 (en) * | 2010-08-27 | 2013-05-07 | Mosys, Inc. | Voltage-mode driver with equalization |
-
2013
- 2013-11-28 EP EP13194933.1A patent/EP2879292B1/en active Active
- 2013-11-28 EP EP16183231.6A patent/EP3113359B1/en active Active
-
2014
- 2014-09-25 CN CN201480064751.8A patent/CN105765859B/zh active Active
- 2014-09-25 WO PCT/EP2014/070505 patent/WO2015078611A1/en active Application Filing
- 2014-09-25 US US15/100,278 patent/US9813026B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1906846A (zh) * | 2004-01-19 | 2007-01-31 | 三星电子株式会社 | 放大器 |
CN101009478A (zh) * | 2006-01-27 | 2007-08-01 | 恩益禧电子股份有限公司 | 差分信号接收器 |
Also Published As
Publication number | Publication date |
---|---|
EP3113359B1 (en) | 2019-01-02 |
EP3113359A1 (en) | 2017-01-04 |
US9813026B2 (en) | 2017-11-07 |
WO2015078611A1 (en) | 2015-06-04 |
EP2879292B1 (en) | 2016-12-28 |
US20170005622A1 (en) | 2017-01-05 |
EP2879292A1 (en) | 2015-06-03 |
CN105765859A (zh) | 2016-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105765859B (zh) | 放大器装置 | |
US3947778A (en) | Differential amplifier | |
KR101355684B1 (ko) | 기준 전압 회로 및 전자 기기 | |
CN109546981B (zh) | 差分输入电路及放大电路、显示装置 | |
US3956708A (en) | MOSFET comparator | |
US7295067B2 (en) | Current source circuit and differential amplifier | |
JP2008288900A (ja) | 差動増幅器 | |
US8723593B2 (en) | Bias voltage generation circuit and differential circuit | |
US7786799B2 (en) | Trimming technique for high voltage amplifiers using floating low voltage structures | |
US20100244961A1 (en) | Differential amplifier | |
US5977818A (en) | Multi-input transistor circuit and multi-input transconductance circuit | |
US9847758B2 (en) | Low noise amplifier | |
WO2019094451A1 (en) | Differential input stages | |
US11742812B2 (en) | Output pole-compensated operational amplifier | |
US8054131B2 (en) | Transconductor circuit | |
US20020070789A1 (en) | Field effect transistor square multiplier | |
KR101783490B1 (ko) | 출력 회로 | |
KR20170097121A (ko) | 차동 비교기 | |
JP2560134B2 (ja) | 利得調整可能な差動増幅器 | |
US7492225B2 (en) | Gain-controlled amplifier | |
JP2005101993A (ja) | 論理回路 | |
US20220278662A1 (en) | Operational Amplifier | |
KR100599449B1 (ko) | Cmos 가변 이득 증폭기 | |
JP2006166306A (ja) | 増幅回路 | |
Patra et al. | Design of low power enhanced fully differential recyclic folded cascode OTA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |