CN105759888B - 用于基准电压移位的数据的验证电路 - Google Patents

Abstract

公开了一种用于基准电压移位的数据的验证电路。控制器(10)包括高侧电路(14)、低侧电路(16)、电平移位电路(28)和数据验证电路(32)。该高侧电路(14)以偏移电压基准为基准，该偏移电压基准相对于该控制器(10)的地电位基准以电压的方式偏移。该低侧电路(16)可操作来输出用于该高侧电路(14)的控制信号(24)。该控制信号(24)以该地电位基准为基准。该电平移位电路(28)被配置为向该高侧电路(14)输出移位的信号(30)，所移位的信号(30)以该偏移电压基准为基准并且基于该控制信号(24)。该数据验证电路(32)被配置为接受该移位的信号(30)，在第一时刻确定该移位信号的第一值(34)，在时间上与该第一时刻不同的第二时刻确定该移位信号(30)的第二值(38)，且基于该第一值(34)与第二值(38)相符合的确定来验证该移位信号(30)。

Description

用于基准电压移位的数据的验证电路

技术领域

本公开总的来说涉及一种具有地电位基准电路与偏移-电压基准电路两者的电路，更具体地涉及一种数据验证电路，其通过确定在时间上的两个或多个不同实例处所捕捉到的数据是否彼此对应来验证在地电位与偏移电压基准电路之间传输的数据。

背景技术

控制高侧电压与低侧电压对电气负载(诸如电动机或燃料喷射器)的耦合和施加的电路(例如控制器)是已知的。这样的控制器一般具有控制高侧电压对负载的端子的施加的高侧电路以及控制低侧电压对负载的端子的施加的低侧电路。低侧电路可包括具有低电压信号的信号处理逻辑和/或处理器，该低电压信号通常以地电位基准(例如，接地电压)为基准。然而，高侧电路可以不同于地电位的电压为基准，例如，诸如负载的高侧端子的偏移电压。这样的配置通常要求控制器包括电平移位电路，使得地电位基准逻辑信号可被耦合或转移到高侧电路。

已经观察到，在高侧电路和低侧电路之间传输数据的电平移位电路可被各电路的不同电压基准之间存在的噪声破坏。例如，电平移位器中的电容性位移电流可导致噪声。这种噪声可导致不同电压基准之间的电压差变化或波动，因此可导致两个电路之间的数据传输差错(例如，错误的1和0)。当高速收发消息必要时，对传入数据或消息过滤的先前尝试招致不期望的延迟。然而，期望在目的地对数据进行验证以确保已接收到正确的数字消息。另一种替代方法是通过将接收的消息从目的地反馈到源，即反馈到所接收的消息起源的电路来回复所接收的数据。然而，此反馈信号易受到破坏来自源的消息的相同噪声影响，并且也招致不期望的延迟。

发明内容

本文中描述了一种控制器，其被配置为将数字信号从源(例如低侧电路)传送到目的地(例如高侧电路)，该目的地可具有不同的供电电压和基准电压，从而使得目的地基准电压可相对于源基准电压进行移动。在数据被复制到目的地的保护寄存器之前，控制器验证在目的地的加载寄存器(loading register)中是否正确接收到从来源传输的数字数据。控制器进一步确保将检测到传输之前、传输期间或传输之后的破坏噪声，即使该噪声同时具有阻塞传输的效果。控制器进一步确保计划传输之前或之后的破坏噪声不会导致重新发送计划传输的需要。

根据一个实施例，提供了一种控制器。控制器包括高侧电路、低侧电路、电平移位电路和数据验证电路。高侧电路以偏移电压基准为基准，该偏移电压基准相对于控制器的地电位基准以电压的方式偏移。低侧电路可操作来输出用于高侧电路的控制信号。控制信号以地电位基准为基准。电平移位电路被配置为向高侧电路输出移位信号，该移位信号以偏移电压基准为基准并且基于控制信号。数据验证电路被配置为接受移位的信号，在第一时刻(instant)确定移位信号的第一值，在时间上与第一时刻不同的第二时刻确定移位信号的第二值，且基于该第一值与第二值相符合的确定来验证移位信号。

在阅读优选实施例的下列详细描述后，进一步的特征和优势将更清楚地呈现出，这些优选实施例仅作为非限定性的示例且结合附图而给出。

附图说明

现在将参考附图借助示例来描述本发明，在附图中：

图1是根据一个实施例的配备有电平移位电路和数据验证电路的控制器的图示；

图2是根据一个实施例的图1的数据验证的图示；以及

图3是根据一个实施例的存在于图1的控制器中的信号的曲线图。

具体实施方式

图1示出配置为控制电压和/或电流对负载12(例如图1中提出的燃料喷射器，或替代地，电动机或其他机电设备)的施加或耦合的控制器10的非限制性示例。尽管未具体示出，本领域技术人员将认识到二极管可连接到燃料喷射器以在电流流过燃料喷射器时消耗由燃料喷射器所储存的电能。此二极管可位于控制器10的外部，或者可集成在控制器10内。电流感测电阻器RSH和RSL以及开关T1和T2被示为在控制器10的外部，但要认识到这些电阻器和开关可集成到控制器10中。构想到，本文中所述的控制器10可实施在单个专用集成电路(ASIC)上，或者可以是车辆(未示出)中的较大发动机控制模块(ECM)的一部分，或者可被配置为靠近燃料喷射器的独立设备且经由数据链路(未示出)从位于远端的ECM接收控制指令。

控制器通常包括高侧电路14和低侧电路16。高侧电路以偏移电压基准为基准，该偏移电压基准相对于控制器10的地电位基准(例如GND)以电压的方式偏移。高侧电路14可操作来将高侧电压HV(例如12Vdc到48Vdc)耦合或施加到负载12的高侧端子18，且低侧电路16可操作来将低侧电压GND(例如0Vdc)耦合或施加到负载12的低侧端子20。低侧电路16包括处理器22，其可操作来输出用于高侧电路14的控制信号24。即，意图是根据控制信号24所传达的数据或信息来操作高侧电路14，且以避免造成高侧电路14的偏移电压基准与低侧电路16的地电位基准电压之间的电压差的相对偏移或变化的噪声问题的方式来完成该意图。

处理器22可以是微处理器或其它控制电路(诸如模拟和/或数字控制电路)以用于处理数据，如对本领域技术人员而言是明显的。控制器22可包括用于存储一个或多个例程、阈值和捕捉的数据的存储器，包括非易失性存储器，诸如电可擦除可编程只读存储器(EEPROM)。处理器22可执行一个或多个例程以执行用于向负载12施加电力的步骤。

低侧电路16中的处理器22和其他信号级设备通常是地电位基准设备，所以遵循：控制信号24以同一地电位基准(例如GND)为基准。然而，为了高侧电路14能够使用低电压电子设备来处理相对较低电压(例如0-3.3Vdc)信号(诸如高侧电路14的控制逻辑块26中的那些)，高侧电路14以浮动电压(诸如高侧端子18处的电压)为基准。本领域技术人员将认识到，当高侧电路14工作时，例如晶体管T1可选地将高侧端子18与高侧电压HV耦合或隔离，用于高侧电路14的基准电压相对于用于低侧电路16的地电位基准(例如GND)变化。

因此，控制器10包括配置为向高侧电路14输出移位信号30的电平移位电路28，该移位信号30以偏移电压基准(例如，高侧端子18)为基准且基于控制信号24。本领域技术人员将认识到已知执行电平移位电路28的任务的多种电路配置。如将在下文更加详细地解释，控制信号24可包括串行或并行布置的多个数据位以及一个或多个控制位，例如时钟和/或地址位。如上所述，已经观察到电平移位电路28的典型配置可易受地电位移位噪声的影响，即易受高侧电路14与低侧电路16的基准之间的相对电压差异中的变化影响。

尽管晶体管T1和/或T2的工作被认为是导致数据差错的地电位移位噪声的原因，本文中表述的教义也可用于需要在地电位基准电路与以偏移电压基准为基准的另一个电路之间发送或传递数据的其他设备或控制器。即，本文中所表述的教义在除了用于控制机电设备(诸如燃料喷射器或电动机)的电路之外的电路中是有用的。可导致数据传递差错的噪声的另一来源是可诱导高侧电压HV上的噪声的电磁干扰(EMI)。如果高侧电压HV相对于GND变化，那么高侧电路14的偏移电压基准也可相对于GND变化。因此，在此非限制性示例中的控制器10，或更具体地，高侧电路14有利地包括数据验证电路32，配置为接收移位信号30。如将在下文更加详细地解释，数据验证电路32非常适于检测或确定诸如由高侧电路14的偏移电压基准相对于GND移位所导致的地电位移位噪声之类的噪声何时导致数据差错。

图2示出数据验证电路32的非限制性细节。经由电平移位电路28将存在于控制信号24中的数据(D〈0〉，D〈1〉，…D〈n〉，即D〈n：0〉)从处理器22发送到数据验证电路32。总体上，数据验证电路32被配置为在第一时刻36(见曲线99，图3)确定移位信号30的第一值34(D1_LR〈n：0〉)，在时间上与第一时刻36不同的第二时刻40确定移位信号30的第二值38(D2_LR〈n：0〉)。图3示出起始于时刻70，进行经过时刻72和时刻74，且结束于时刻76的成功数据加载序列的非限制性示例。

数据验证电路32被进一步配置为基于第一值34与第二值38相符合的确定来验证移位信号30。即，如果在时间上的两个不同时刻由数据验证电路32所捕捉的数据值彼此符合，那么推测数据未被噪声破坏。如在本文中所使用的，术语“符合”意味着在一个时刻所接收的数据值是期望基于另一时刻所接收的数据值。尽管本文中表述的非限制性示例建议在时间上的两个时刻捕捉数据，认识到如果噪声使得频繁地检测到差错，则可有利地在时间上的两个以上时刻捕捉数据，且任选地执行在时间上的两个以上时刻所捕捉到的数据的统计分析以验证或确定控制信号24的内容。

借助示例而非限制，可配置控制器10使得在第一时刻36与在第二时刻40所接收的数据值相同，即相等。在此情况中，第一值34与第二值38相符合，如果它们相等的话。可选地，可配置控制器10使得在第二时刻40由低侧电路16所输出的控制信号24被表征为在第一时刻36由低侧电路16所输出的控制信号24的补码(ones-complement，即二进制补码)。在此情况中，当第二值38等于第一值34的补码时，第一值34与第二值38彼此相符合。借助其他示例，如果数据具有八位且第一值34是10011010，若第二值38等于01100101，则第二值38与第一值34相符合。配置控制器10使得第一值34是第二值38的补码是有利的，因为这提供一种方式以测试或确认没有一个数据线D〈n：1〉在“0”或“1”处阻塞，或者噪声已导致错误数据值加载到加载寄存器中。

数据验证电路32包括可通过数据锁存器来提供的一组“加载寄存器”和一组“保护寄存器”，例如第一数据锁存器42和第二数据锁存器44。如应当明显的是，电平移位电路28具有对加载寄存器的数据输入的直接访问，但不具有对保护寄存器的数据输入的直接访问。处理器22输出数字时钟(DLC)且在加载寄存器(例如，第一数据锁存器42、第二数据锁存器44)和保护寄存器(例如，第一数据寄存器52、第二数据寄存器54)的时钟输入处由数据验证电路32接收该数字时钟。第一数字字(digital word)(D〈n：0〉)和第一地址(CS〈0〉)被处理器22输出且在第一组加载寄存器(例如第一数据锁存器42)的输入处由数据验证电路32所接收。在时间上的第一时刻36的DLC的上升边沿在时刻100将D〈n：0〉的电流值锁存到CS〈0〉寻址的目的地加载寄存器中，且在第一组加载寄存器的输出上的结果数据为D1_LR〈n：0〉(即第一值34)。第二数字字(D〈n：0〉)和第二地址(CS〈1〉)被处理器22输出且在第二组加载寄存器(例如第二数据锁存器44)的输入处由数据验证电路32所接收。在时间上的第二时刻40的DLC的上升边沿在时刻102将第二数字字锁存到CS〈1〉寻址的目的地加载寄存器中，且在第二组加载寄存器的输出上的结果数据为D2_LR〈n：0〉(即第二值38)。应该理解的是，CS〈0〉与CS〈1〉寻址不同组的加载寄存器。

数据验证电路32还包括“异或门”(exclusive-or-gate)，下文中称为XOR 46，配置为指示第一值34与第二值38是否相符合。在此示例中，期望第一值34是第二值38的补码，使得如果噪声不破坏数值时，那么XOR 46将输出“1”来指示第一值34与第二值38的第一位相符合。“加载寄存器验证逻辑”执行D1_LR〈x〉与D2_LR〈x〉的位级比较并且确定第一值34和第二值38是否有效，即是否彼此相符合。

尽管构想了可用于处理串行数据的单一位数据验证电路，但本文中描述的示例性实施例具有并行传输的多位。因此，控制信号34包括并行输出的多个数据位(D〈n：0〉)。这遵循：数据验证电路32包括配置为将各个数据位的第一值34与第二值38相比较的多个异或门(XOR 46及其他)。为了处理多个异或门的所有输出，数据验证电路包括第一“与门”48，配置为当所有数据位的第一值34与第二值38相符合时，输出“正确加载并储存数据”(Data-Loaded-and-Stored-Correctly)信号，下文中的DLSC信号50。即，由加载寄存器验证逻辑的第一与门48对各个位级数据比较的结果求和。观察到DLSC的值响应于值D1_LR〈n：0〉和D2_LR〈n：0〉而变化，其中DLSC在时刻101的值归因于D1_LR〈n：0〉和D2_LR〈n：0〉在时刻100的值，而DLSC在时刻103的值归因于D1_LR〈n：0〉和D2_LR〈n：0〉在时刻102的值。

在此示例中，控制信号24包括并行输出的多个数据位(D〈n：0〉)，数据验证电路32包括配置为将各个数据位的第一值34与第二值38相比较的多个异或门(XOR 46和其他)，且数据验证电路32包括第一与门48，配置为在所有数据位的第一值34与第二值38相符合时输出DLSC信号50。处理器22基于DLSC信号50来观察验证逻辑的结果，该DLSC信号50指示在数据验证电路32处正确接收到从处理器22发送的消息。处理器22可被配置为如果在发送了消息之后DLSC＝0，则重新发送数据或计划消息。因此，电平移位电路28可被进一步配置为通过低侧电路将DLSC信号从偏移电压基准移位到地电位基准以供使用。

数据验证电路可包括保护寄存器56，配置为响应于DLSC信号50，捕捉各个数据位的第一数据锁存器42和第二数据锁存器44的输出。如果在上升的DLC边沿的时候DLSC＝1，那么DLC在时刻104的上升边沿也导致第一组和第二组加载寄存器的内容(第一值34和第二值38)被分别复制到保护寄存器56，例如作为一组保护寄存器的一部分的第一数据寄存器52和第二数据寄存器54。在图3中由序列示出DLC在时刻104的上升边沿且在时刻106之前DLSC＝1的存在导致在时刻107处D1_LR〈n：0〉的值被复制到D1_PR〈n：0〉且D2_LR〈n：0〉的值被复制到D2_PR〈n：0〉。以此方式，例如借助将DLSC＝1用作钥匙以解锁对保护寄存器的访问，通过目的地处的逻辑来限制对保护寄存器的输入的访问。第一组和第二组保护寄存器的输出上的结果数据将分别为D1_PR〈n：0〉和D2_PR〈n：0〉。

作为说明而非限制，图3示出由时刻104处的DLC的上升边沿在时刻105更新值D1_LR〈n：0〉和D2_LR〈n：0〉，且由于在时刻104处的DLC的同一上升边沿，在时刻107处更新值D1_PR〈n：0〉和D2_PR〈n：0〉。因为由于在时刻104处的同一DLC上升边沿发生了时刻105和107的事件，所以在时刻105处的D1_LR〈n：0〉和D2_LR〈n：0〉的更新值没有因果关系且因此在图3中标记为D/C(不关心)。以此方式，在时刻105处加载到D1_LR〈n：0〉或D2_LR〈n：0〉中的错误数据不影响104时刻的这些寄存器中的有效数据的存在且因此不影响在时刻107处此有效数据复制到D1_PR〈n：0〉和D2_PR〈n：0〉。

数据验证电路还可包括第二与门58，配置为当由保护寄存器56所捕捉的所有数据位的第一数据锁存器42和第二数据锁存器44的输出相符合时，输出“保护寄存器数据OK”(Protected-Register-data-OK)信号，下文中的PROK信号60。保护寄存器56的数据输出处的验证逻辑可包括“异或”(XOR)逻辑以执行D1_PR〈x〉与D2_PR〈x〉的位级比较，并且确定储存在第一和第二保护寄存器中的数据是否有效。由保护寄存器56的第二与门58对各个位级数据比较的结果求和。处理器22观察到验证逻辑的结果，作为PROK信号60以指示“保护寄存器数据OK”，这指示目的地出的保护寄存器的内容是有效的。

注意在图3中，时刻108可对PROK从0到1的变化划界(demark)，此变化响应于保护寄存器中的先前无效数据被更新为有效数据。也有可能PROK可在时刻108保持＝1，如果它在时刻108之前预先为1的话，或者可在时刻108保持为0，如果它在时刻108之前已经为0的话，因为新加载的数据在时刻107处被视为无效(DLSC＝0)，或者因为保护寄存器的内容在时刻107处没有更新。响应于在时刻107处破坏数据被加载到保护寄存器，在时刻108之前为1的PROK的值在时刻108变为0是不可能的，因为DLSC的存在预防破坏的数据被加载到保护寄存器中。因此，图3没有示出PROK从1到0的向下转变作为时刻108处的可能工作模式。因此，电平移位电路28可被进一步配置为通过低侧电路16将PROK信号60从偏移电压基准移位到地电位基准以供使用。

理解到低侧电路16与高侧电路14之间的噪声可阻塞传输或产生错误数据字(D〈n：0〉)、地址(CS〈x〉)、和/或时钟(DLC)。噪声可在计划数据传输之前、期间或之后发生。在计划传输之前的噪声，例如时刻70之前的噪声可将错误数据置于加载寄存器中，产生D1_LR〈n：0〉和D2_LR〈n：0〉的错误值。然而，如果DLSC＝0，则此错误数据将不会被复制到保护寄存器中，因此在时刻70处的计划数据传输的开始之前，D〈n：0〉、CS〈0〉、CS〈1〉、DLC、D1_LR〈n：0〉、D2_LR〈n：0〉和DLSC被标记为D/C(不关心)。来自先前的成功加载，DLSC＝0且PROK＝1，将被来源观察到。处理器22将忽略加载寄存器中的无效数据的存在(DLSC＝0)，因为它可看到PROK＝1，从而得出保护寄存器数据有效的结论。将在下一计划数据传输期间重写(over-write)加载寄存器中的错误值。

在传输期间的噪声将造成加载寄存器中的错误数据。来源在计划传输之后将观察到DLSC＝0，且将具有重新发送计划数据直到它观察到DLSC＝1的能力。如果正确数据最终被加载到加载寄存器中，那么DLSC＝1且随后DLC的上升边沿将使得数据被复制到保护寄存器中，导致PROK＝1。

注意到，在成功的数据传输期间，处理器22将观察到保护寄存器中的数据总是有效(PROK＝1)，因为仅有效数据可被复制到保护寄存器中。传输期间的噪声可具有阻塞时钟信号本身的效果，且在此情况中，有可能加载寄存器没有接收到计划消息的任何部分，导致持续的DLSC＝1。如果未检测到，此持续的DLSC＝1将向来源指示已发生成功的传输，但事实上，加载保护寄存器56中的数据仅仅是来自先前的成功传输所留存下来的。

在一个实施例中，如果在第一时刻36的数据(D〈n：0〉)是第二时刻40的数据的补码，那么控制器10防止完全阻塞传输的问题。如果不是，这将立即导致DLSC＝0且在与先前D〈n：0〉不同的新D〈n：0〉的传输之后，处理器22将因此观察到DLSC＝0。如此，未完全阻塞的传输将导致来源在图3中的时刻101处观察到DLSC＝0，接着在图3的时刻103处DLSC＝1。

注意PROK不能用于诊断新消息对保护寄存器的加载，因为在新消息的加载期间始终PROK＝1。本发明也保证了在新消息的加载期间始终PROK＝1的方面，从而使得PROK可被用于调节目的地电路，例如如果PROK＝0则禁用目的地电路或者如果PROK＝1则启用。

注意到，以下行为：(i)成功的消息之后的DLSC＝1接着(ii)在发送新的且不同的D〈n：0〉之后DLSC＝0(图3时刻101)，接着(iii)在发送新的且不同的～D〈n：0〉之后DLSC＝1(图3时刻103)，结合(iv)持续的PROK＝1是本发明的所有重要特征以确保来源可验证新消息被正确地接收和储存，同时目的地利用PROK＝1来调节功能性。此功能性保证破坏噪声不能中断目的地的连续功能，也不能欺骗来源使其相信新数据被加载到保护寄存器中。

在成功的数据传输之后发送的噪声，诸如在时刻74之后的D〈n：0〉、CS〈0〉或CS〈1〉中的错误数据，将在时刻104处的DLC的上升边沿之后导致DLSC＝0而PROK＝1且将以与计划传输之前发送的噪声相同的方式来处理。来源将在时刻103处的上一次成功传输之后预先观察到DLSC＝1且当前将观察到PROK＝1，因此不需要重新发送消息。还有可能由于数字供电的丢失或者由于一个或多个翻转位(flipped bit)，在加载寄存器、保护寄存器或两者中丢失有效数据。在任一情况中，来源将观察到PROK＝0，并且将按需重新发送消息，直到它观察到PROK＝1为止。PROK和DLSC还可用作2位二进制字[PROK：DLSC]＝00，01，10，11以用4种不同的模式来调节目的地的功能性。例如，目的地可使用PROK位以实现在PROK＝1的情况下的“开状态”模式或者在PROK＝0的情况下的“关状态”模式，且目的地可使用DLSC位来实现在DLSC＝1的情况下需要最新的有效消息的操作，或者在DLSC＝0的情况下可容忍先前有效消息的操作。

因此，提供了一种具有高侧电路14和低侧电路16两者的控制器10。控制器10包括数据验证电路32，配置为检测或确定高侧电路14接收到从低侧电路16输出的控制信号24的内容而没有差错。数据验证电路还被配置为向低侧电路16(例如处理器22)指示检测到数据传输差错，所以如果必要的话，那么低侧电路16可重新发送消息。目的地(例如，高侧电路14)可被配置为在从来源(例如，低侧电路16)接收有效消息之前以已知的安全工作状态来工作。可以以固有快速且噪声免疫的方式将消息从来源发送到目的地。可以以固有快速且噪声免疫的方式将反馈从目的地发送回到来源。目的地可被配置为当它从来源接收到有效消息时仅更新其工作状态。目的地可被配置为继续用先前接收到的有效消息来工作，直到从来源接收到新的有效消息为止。目的地可被配置为如果来自来源的有效消息丢失，则返回到已知的安全工作状态。

尽管已针对其优选实施例对本发明进行了描述，然而本发明不旨在如此限制，而是仅受所附权利要求书中给出的范围限制。

Claims (10)

1.一种控制器(10)，包括：

高侧电路(14)，以偏移电压基准(18)为基准，所述偏移电压基准(18)相对于所述控制器(10)的地电位基准以电压的方式偏移；

低侧电路(16)，可操作来输出用于所述高侧电路(14)的控制信号(24)，其中所述控制信号(24)以所述地电位基准(GND)为基准；

电平移位电路(28)，配置为向所述高侧电路(14)输出移位的信号(30)，所移位的信号(30)以所述偏移电压基准(18)为基准并且基于所述控制信号(24)；

数据验证电路(32)，配置为接收所移位的信号(30)，在第一时刻确定所移位的信号(30)的第一值(34)，在时间上与所述第一时刻不同的第二时刻确定所移位的信号(30)的第二值(38)，且基于所述第一值(34)与所述第二值(38)相符合的确定来验证所移位的信号(30)。

2.如权利要求1所述的控制器(10)，其特征在于，所述高侧电路(14)可操作以将高侧电压施加到负载(12)的高侧端子(18)，其中所述高侧电路(14)以所述高侧端子(18)为基准。

3.如权利要求1所述的控制器(10)，其特征在于，所述低侧电路(16)还可操作以将低侧电压施加到负载(12)的低侧端子(20)。

4.如权利要求1所述的控制器(10)，其特征在于，在所述第二时刻由所述低侧电路(16)输出的所述控制信号(24)被表征为在所述第一时刻由所述低侧电路(16)输出的控制信号(24)的补码，由此当所述第二值(38)等于所述第一值(34)的补码时，所述第一值(34)与所述第二值(38)相符合。

5.如权利要求1所述的控制器(10)，其特征在于，所述数据验证电路(32)包括：第一数据锁存器，配置为在所述第一时刻捕捉所述第一值(34)；第二数据锁存器，配置为在所述第二时刻捕捉所述第二值(38)；以及异或门，配置为指示所述第一值(34)与所述第二值(38)是否相符合。

6.如权利要求5所述的控制器(10)，其特征在于，所述控制信号(24)包括并行输出的多个数据位；所述数据验证电路(32)包括配置为将所述数据位中的每一个的所述第一值(34)与所述第二值(38)相比较的多个异或门；以及所述数据验证电路(32)包括第一与门(48)，配置为当所有数据位的所述第一值(34)与所述第二值(38)相符合时输出正确加载并储存数据DLSC信号。

7.如权利要求6所述的控制器(10)，其特征在于，所述电平移位电路(28)被进一步配置为通过所述低侧电路(16)将所述DLSC从所述偏移电压基准移位到所述地电位基准以供使用。

8.如权利要求6所述的控制器(10)，其特征在于，所述数据验证电路(32)包括保护寄存器(56)，配置为响应于所述DLSC信号(50)，捕捉所述数据位中的每一个的所述第一数据锁存器(42)和所述第二数据锁存器(44)的输出。

9.如权利要求8所述的控制器(10)，其特征在于，所述数据验证电路(32)包括第二与门(58)，配置为当由所述保护寄存器(56)所捕捉的所有数据位的所述第一数据锁存器(42)和所述第二数据锁存器(44)的输出相符合时，输出保护寄存器数据OK PROK信号。

10.如权利要求9所述的控制器(10)，其特征在于，所述电平移位电路(28)被进一步配置为通过所述低侧电路(16)将所述PROK从所述偏移电压基准移位到所述地电位基准以供使用。