CN105742200A - 一种提升经时击穿测试有效性的方法 - Google Patents
一种提升经时击穿测试有效性的方法 Download PDFInfo
- Publication number
- CN105742200A CN105742200A CN201610107358.3A CN201610107358A CN105742200A CN 105742200 A CN105742200 A CN 105742200A CN 201610107358 A CN201610107358 A CN 201610107358A CN 105742200 A CN105742200 A CN 105742200A
- Authority
- CN
- China
- Prior art keywords
- chip
- leakage current
- test
- numerical range
- meansigma methods
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种提升经时击穿测试有效性的方法,设定芯片漏电流的数值范围,若量测得到的芯片的漏电流位于所述数值范围之内,则对该芯片进行经时击穿的测试;若量测得到的芯片的漏电流位于所述数值范围之外,则不对该芯片进行经时击穿的测试。本发明提供的方法仅需对芯片进行漏电流测试,即可筛除会对TDDB测试产生不良影响的芯片,因此在进行TDDB测试时,不会产生即使测试至最大量测时间,也无法得到测试结果的现象,从而避免耽误经时击穿的测试时间,也避免损坏经时击穿的测试装置。
Description
技术领域
本发明涉及半导体测试领域,特别涉及一种提升经时击穿测试有效性的方法。
背景技术
晶圆级可靠性测试项目经时介质击穿(TDDB,timedependentdielectricbreakdown),也叫与时间相关电介质击穿,是指在芯片的栅极上施加恒定电压,经过一定时间后栅极氧化层会发生击穿,经过的这段时间就是芯片的失效时间。由于晶圆制造商在制造芯片时,每一颗芯片所处的位置相异,且在经过工艺制程后,整片晶圆发生形变,导致晶圆上的部分芯片产生性能相异于其它芯片的情况。如同一片晶圆上并不是所有的芯片的失效时间皆一致,考虑部分芯片的失效时间过长并为了防止在该过长的测试时间段内测试发生异常,会在测试程序里设定最大量测时间,当达到最大量测时间,无论该芯片是否失效,都会停止该芯片的测试,进行下一步操作。但是芯片之间存在固有的差异,其失效时间无法精确预估,因此最大量测时间的设定较宽裕,如正常测试时间为6000s,设定最大量测时间为10000s。
现如今TDDB测试经常遇到晶圆不平整或硅片遇热膨胀的现象,即使通过调整测试方法,如将测试的工具探针卡与硅片进行长时间的预热接触等,但由于芯片自身的缺陷,仍会发生探针卡滑出金属焊垫、探针卡与芯片焊点或者凸块接触不良等测试装置无法感知的状况,由于测试时间未到达最大量测时间,用于测试芯片的测试***上未出现任何结果,若无人力察觉,则必然会测试继续进行直至最大量测时间完结,这样不仅耽误测试时间,还会造成探针卡针尖受损,甚至影响测试数据的有效性。
因此有必要对上述测试方法进行改善,避免耽误测试时间或者损坏测试装置。
发明内容
本发明提供一种提升经时击穿测试有效性的方法,在做经时击穿测试之间,对芯片进行漏电流的测试,若漏电流测试的值处于正常的数值范围之内,则对其进行经时击穿测试,若漏电流测试的值不处于正常的数值范围之内,那么则不对其进行经时击穿测试,这种方法可以避免耽误经时击穿的测试时间,也避免损坏经时击穿的测试装置。
为达到上述目的,本发明提供一种提升经时击穿测试有效性的方法,设定芯片漏电流的数值范围,若量测得到的芯片的漏电流位于所述数值范围之内,则对该芯片进行经时击穿的测试;若量测得到的芯片的漏电流位于所述数值范围之外,则不对该芯片进行经时击穿的测试。
作为优选,设定芯片漏电流的数值范围的方法为统计晶圆上每一个芯片的漏电流数值,取所有测试得到的漏电流数值的平均值得到第一中间值,将漏电流数值中的最大值与第一中间值取平均值得到第一平均值,将漏电流数值中的最小值与第一中间值取平均值得到第二平均值,则所述数值范围的最小值即为第二平均值,所述数值范围的最大值即为第一平均值。
作为优选,设定芯片漏电流的数值范围的方法为将晶圆上的芯片均匀抽样并测试每个抽样芯片的漏电流数值,取所有测试得到的漏电流数值的平均值得到第二中间值,将漏电流数值中的最大值与第二中间值取平均值得到第三平均值,将漏电流数值中的最小值与第二中间值取平均值得到第四平均值,则所述数值范围的最小值即为第四平均值,所述数值范围的最大值即为第三平均值。
作为优选,量测芯片的漏电流的方法为将连接着测试电源的探针卡与芯片的焊垫或者凸块接触。
作为优选,探针卡还与测电流装置连接,测电流装置与测试机连接,测试机中使用C++语言编程设置当探针卡量测得到的芯片的漏电流位于所述数值范围之内,则在测试机屏幕上显示“合格”;当探针卡量测得到的芯片的漏电流位于所述数值范围之外,则在测试机屏幕上显示“不合格”。
作为优选,当探针卡量测得到的芯片的漏电流小于所述数值范围,则测试机屏幕上还显示第一报错代码;当探针卡量测得到的芯片的漏电流大于所述数值范围,则测试机屏幕上还显示第二报错代码。
作为优选,将量测得到的漏电流数值位于所述数值范围之外的芯片收集,并重新量测漏电流,若重新量测得到的芯片的漏电流位于所述数值范围之内,则对该芯片进行经时击穿的测试;若重新量测得到的芯片的漏电流位于所述数值范围之外,则不对该芯片进行经时击穿的测试。
作为优选,重新量测漏电流时,探针卡进入芯片的焊垫或者凸块的深度异于首次量测芯片的漏电流时探针卡进入芯片的焊垫或者凸块的深度。
与现有技术相比,本发明的有益效果是:本发明提供一种提升经时击穿测试有效性的方法,设定芯片漏电流的数值范围,若量测得到的芯片的漏电流位于所述数值范围之内,则对该芯片进行经时击穿的测试;若量测得到的芯片的漏电流位于所述数值范围之外,则不对该芯片进行经时击穿的测试。本发明提供的方法仅需对芯片进行漏电流测试,即可筛除会对TDDB测试产生不良影响的芯片,因此在进行TDDB测试时,不会产生即使测试至最大量测时间,也无法得到测试结果的现象,从而避免耽误经时击穿的测试时间,也避免损坏经时击穿的测试装置。
附图说明
图1为本发明提供的提升经时击穿测试有效性方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
请参照图1,本发明提供一种提升经时击穿测试有效性的方法,具体包括以下步骤:
步骤一:提供一片待测试的晶圆,测试晶圆上芯片的漏电流,计算得到该种芯片漏电流的数值范围,具体有两种计算方法:
方法1:量测并统计晶圆上每一个芯片的漏电流数值,取所有测试得到的漏电流数值的平均值得到第一中间值m,将漏电流数值中的最高值与第一中间值m取平均值得到第一平均值a,将漏电流数值中的最低值与第一中间值m取平均值得到第二平均值b,则该种芯片漏电流的数值范围即为[a,b]。
方法2:将晶圆上的芯片均匀抽样并测试每个抽样芯片的漏电流数值,如在晶圆上,在横排与纵排上皆每隔五颗芯片取一颗芯片,量测上述取得的芯片的漏电流数值,取所有测试得到的漏电流数值的平均值得到第二中间值n,将漏电流数值中的最高值与第二中间值n取平均值得到第三平均值c,将漏电流数值中的最低值与第二中间值n取平均值得到第四平均值d,则该种芯片漏电流的数值范围即为[c,d]。
步骤二:在晶圆制造的过程中,根据工艺的不同,并不是每一颗芯片皆需要接受TDDB测试,因此将需要接受TDDB测试的芯片挑拣出来,对其进行漏电流的测试,测试的方法为:将连接着测试机的探针卡扎入芯片的焊垫或者凸块,测试机包括一计算机和一电源,电源与探针卡电路连接,电源为探针卡提供电能,则带有电能的探针卡扎入芯片上两个能够形成回路的焊垫或者凸块时,在电路中产生了电流,将电路中的电信号反馈至能够测试电流大小的装置中,该装置将测得的结果反馈至计算机,计算机中使用C++语言编程设置,将步骤一中测得漏电流的数值范围输入程序中,当装置反馈的电流值位于所述数值范围内,则在计算机屏幕上显示“合格”字样;当装置反馈的电流值位于所述数值范围之外,则在计算机屏幕上显示“不合格”字样,并进行下一颗芯片的测试。
较佳地,如果装置反馈的电流值小于a或者c,则除了在计算机屏幕上显示“不合格”字样以外,还显示第一报错代码,第一报错代码代表芯片发生了短路,如果装置反馈的电流值大于b或者d,则除了在计算机屏幕上显示“不合格”字样以外,还显示第二报错代码,第二报错代码代表探针卡与芯片接触不良或者测试设置发生错误。
将量测漏电流时,计算机屏幕上显示“合格”字样的芯片收集,对其进行TDDB测试,这样,即使测试至最大量测时间,也不会产生无法得到测试结果的现象,从而避免耽误经时击穿的测试时间,也避免损坏经时击穿的测试装置。
较佳地,将量测得到的漏电流数值位于所述数值范围之外的芯片收集,并重新量测漏电流,在重新量测漏电流时,结合首次量测时出现的报错代码进行分析,如出现的是第二报错代码,则增加探针卡扎入芯片的深度进行漏电流的量测,如出现的是第一报错代码,则减少探针卡扎入芯片的深度进行漏电流的量测,或者检测测试装置的设定是否出现错误后再进行量测。
若重新量测得到的芯片的漏电流位于所述数值范围之内,则仍对该芯片进行经时击穿的测试;若重新量测得到的芯片的漏电流位于所述数值范围之外,则不对该芯片进行经时击穿的测试。这样可以避免使原本漏电流位于所述数值范围之内的芯片由于首次量测发生错误而被计算机判定为“不合格”,提高芯片测试的利用率。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (8)
1.一种提升经时击穿测试有效性的方法,其特征在于,设定芯片漏电流的数值范围,若量测得到的芯片的漏电流位于所述数值范围之内,则对该芯片进行经时击穿的测试;若量测得到的芯片的漏电流位于所述数值范围之外,则不对该芯片进行经时击穿的测试。
2.如权利要求1所述的提升经时击穿测试有效性的方法,其特征在于,设定芯片漏电流的数值范围的方法为统计晶圆上每一个芯片的漏电流数值,取所有测试得到的漏电流数值的平均值得到第一中间值,将漏电流数值中的最大值与第一中间值取平均值得到第一平均值,将漏电流数值中的最小值与第一中间值取平均值得到第二平均值,则所述数值范围的最小值即为第二平均值,所述数值范围的最大值即为第一平均值。
3.如权利要求1所述的提升经时击穿测试有效性的方法,其特征在于,设定芯片漏电流的数值范围的方法为将晶圆上的芯片均匀抽样并测试每个抽样芯片的漏电流数值,取所有测试得到的漏电流数值的平均值得到第二中间值,将漏电流数值中的最大值与第二中间值取平均值得到第三平均值,将漏电流数值中的最小值与第二中间值取平均值得到第四平均值,则所述数值范围的最小值即为第四平均值,所述数值范围的最大值即为第三平均值。
4.如权利要求1所述的提升经时击穿测试有效性的方法,其特征在于,量测芯片的漏电流的方法为将连接着测试电源的探针卡与芯片的焊垫或者凸块接触。
5.如权利要求4所述的提升经时击穿测试有效性的方法,其特征在于,探针卡还与测电流装置连接,测电流装置与测试机连接,测试机中使用C++语言编程设置当探针卡量测得到的芯片的漏电流位于所述数值范围之内,则在测试机屏幕上显示“合格”;当探针卡量测得到的芯片的漏电流位于所述数值范围之外,则在测试机屏幕上显示“不合格”。
6.如权利要求5所述的提升经时击穿测试有效性的方法,其特征在于,当探针卡量测得到的芯片的漏电流小于所述数值范围的最小值,则测试机屏幕上还显示第一报错代码;当探针卡量测得到的芯片的漏电流大于所述数值范围的最大值,则测试机屏幕上还显示第二报错代码。
7.如权利要求1所述的提升经时击穿测试有效性的方法,其特征在于,将量测得到的漏电流数值位于所述数值范围之外的芯片收集,并重新量测漏电流,若重新量测得到的芯片的漏电流位于所述数值范围之内,则对该芯片进行经时击穿的测试;若重新量测得到的芯片的漏电流位于所述数值范围之外,则不对该芯片进行经时击穿的测试。
8.如权利要求7所述的提升经时击穿测试有效性的方法,其特征在于,重新量测漏电流时,探针卡进入芯片的焊垫或者凸块的深度异于首次量测芯片的漏电流时探针卡进入芯片的焊垫或者凸块的深度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610107358.3A CN105742200B (zh) | 2016-02-26 | 2016-02-26 | 一种提升经时击穿测试有效性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610107358.3A CN105742200B (zh) | 2016-02-26 | 2016-02-26 | 一种提升经时击穿测试有效性的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105742200A true CN105742200A (zh) | 2016-07-06 |
CN105742200B CN105742200B (zh) | 2018-07-20 |
Family
ID=56248617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610107358.3A Active CN105742200B (zh) | 2016-02-26 | 2016-02-26 | 一种提升经时击穿测试有效性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105742200B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108231619A (zh) * | 2018-01-22 | 2018-06-29 | 无锡昌德微电子股份有限公司 | 用于功率半导体芯片的检测方法 |
CN113009321A (zh) * | 2021-03-04 | 2021-06-22 | 深圳市金泰克半导体有限公司 | 晶圆漏电流测试方法、装置、晶圆级测试仪及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06201761A (ja) * | 1992-12-28 | 1994-07-22 | Kawasaki Steel Corp | 絶縁膜の経時絶縁破壊特性測定方法 |
US20030013214A1 (en) * | 2001-07-13 | 2003-01-16 | Infineon Technologies North America Corp. | Pulse voltage breakdown (VBD) technique for inline gate oxide reliability monitoring |
JP2007292675A (ja) * | 2006-04-27 | 2007-11-08 | Shindengen Electric Mfg Co Ltd | 信頼性試験装置 |
CN104078343A (zh) * | 2014-07-02 | 2014-10-01 | 武汉新芯集成电路制造有限公司 | 一种栅氧化层缺陷原貌的失效分析方法 |
-
2016
- 2016-02-26 CN CN201610107358.3A patent/CN105742200B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06201761A (ja) * | 1992-12-28 | 1994-07-22 | Kawasaki Steel Corp | 絶縁膜の経時絶縁破壊特性測定方法 |
US20030013214A1 (en) * | 2001-07-13 | 2003-01-16 | Infineon Technologies North America Corp. | Pulse voltage breakdown (VBD) technique for inline gate oxide reliability monitoring |
JP2007292675A (ja) * | 2006-04-27 | 2007-11-08 | Shindengen Electric Mfg Co Ltd | 信頼性試験装置 |
CN104078343A (zh) * | 2014-07-02 | 2014-10-01 | 武汉新芯集成电路制造有限公司 | 一种栅氧化层缺陷原貌的失效分析方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108231619A (zh) * | 2018-01-22 | 2018-06-29 | 无锡昌德微电子股份有限公司 | 用于功率半导体芯片的检测方法 |
CN108231619B (zh) * | 2018-01-22 | 2020-05-19 | 无锡昌德微电子股份有限公司 | 用于功率半导体芯片的检测方法 |
CN113009321A (zh) * | 2021-03-04 | 2021-06-22 | 深圳市金泰克半导体有限公司 | 晶圆漏电流测试方法、装置、晶圆级测试仪及存储介质 |
CN113009321B (zh) * | 2021-03-04 | 2022-04-08 | 深圳市金泰克半导体有限公司 | 晶圆漏电流测试方法、装置、晶圆级测试仪及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN105742200B (zh) | 2018-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7856332B2 (en) | Real time system for monitoring the commonality, sensitivity, and repeatability of test probes | |
CN103969267B (zh) | 一种探针卡探针的颗粒物清洁控制方法 | |
JP4898139B2 (ja) | プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法 | |
CN103293503B (zh) | 探针卡的检测方法 | |
US8618827B2 (en) | Measurement of electrical and mechanical characteristics of low-K dielectric in a semiconductor device | |
US20110037494A1 (en) | Method for Wafer-Level Testing of Integrated Circuits | |
CN103839771A (zh) | 半导体器件失效分析样品制作方法以及分析方法 | |
CN102253324B (zh) | 一种mos器件热载流子效应的测试结构及测试方法 | |
US20060164115A1 (en) | Defect analyzing device for semiconductor integrated circuits, system therefor, and detection method | |
CN103308840B (zh) | 晶圆可接受测试方法 | |
CN104181456A (zh) | 印刷电路板测试方法 | |
CN102928761B (zh) | 晶圆测试***及晶圆测试方法 | |
CN105742200A (zh) | 一种提升经时击穿测试有效性的方法 | |
CN103163435A (zh) | 晶圆可接受性测试之击穿电压测试装置及方法 | |
CN102128991B (zh) | 一种老化测试装置及测试方法 | |
CN103412163A (zh) | 基于弹性聚合物材料的微电子机械***探针卡转接板 | |
Chang et al. | Experimental and theoretical investigation of needle contact behavior of wafer level probing | |
CN107621602A (zh) | 集成电路芯片载板的测试方法 | |
US6943573B1 (en) | System and method for site-to-site yield comparison while testing integrated circuit dies | |
CN108010861A (zh) | 晶圆测试监控接触电阻按需清针的方法 | |
KR20090014914A (ko) | 프로브카드의 오에스, 평탄도 및 누설전류 측정방법 및 그시스템 | |
JP2011033549A (ja) | プローブカードの検査方法、半導体装置の検査方法及びプローブカード | |
CN107340487A (zh) | 一种查看测试***处于稳定状态下实际加工能力的方法 | |
CN103887204B (zh) | 一种与激光退火工艺问题相关的排除硅片质量因素的方法 | |
Gilg et al. | Known good die |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |