CN105719989A - 减少在晶片边缘的背面沉积 - Google Patents

减少在晶片边缘的背面沉积 Download PDF

Info

Publication number
CN105719989A
CN105719989A CN201510968227.XA CN201510968227A CN105719989A CN 105719989 A CN105719989 A CN 105719989A CN 201510968227 A CN201510968227 A CN 201510968227A CN 105719989 A CN105719989 A CN 105719989A
Authority
CN
China
Prior art keywords
load
carrying ring
wafer
support
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510968227.XA
Other languages
English (en)
Other versions
CN105719989B (zh
Inventor
克洛伊·巴尔达赛罗尼
安德鲁·杜瓦尔
瑞安·布拉基埃
尚卡·斯瓦米纳森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Priority to CN201811210262.5A priority Critical patent/CN110060941B/zh
Publication of CN105719989A publication Critical patent/CN105719989A/zh
Application granted granted Critical
Publication of CN105719989B publication Critical patent/CN105719989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及减少在晶片边缘的背面沉积，提供了一种用于在晶片上沉积膜的处理室，其包括基座，所述基座具有中央顶表面，所述中央顶表面具有被配置成将所述晶片支撑在所述中央顶表面上面的支撑水平的多个晶片支撑件，处于所述中央顶表面下的台阶处的环形表面；承载环，所述承载环配置成由承载环支撑件支撑，使得所述承载环的底部表面是在所述环形表面上方的第一垂直间隔处，所述承载环具有相对于顶部表面被定义的台阶下表面；其中，当所述承载环坐落在所述承载环支撑件上时，然后所述承载环的所述台阶下表面被定位在处理水平，所述处理水平在相对于所述基座的顶表面上方的支撑水平的第二垂直间隔处。

Description

减少在晶片边缘的背面沉积
技术领域
这些实施方式涉及半导体晶片处理设备工具，并且更具体地，用于室内的承载环。室被用于处理和传输晶片。
背景技术
在原子层沉积(ALD)中，通过连续的配料和活化步骤一层一层地沉积膜。ALD用来在高深宽比结构上产生保形膜。ALD的缺点之一是，在晶片的背面的膜沉积是难以避免的，因为膜可以穿过通往晶片背面的任何间隙来沉积。在间隔物应用中，背面沉积是不希望有的，因为在作为集成流的一部分的光刻步骤期间，背面沉积会导致对准/聚焦问题。
通过在配料步骤期间将前体物质传输到背面以及在活化步骤期间前体与传输的自由基物质的反应而产生背面上的膜。在基准工艺中，已经观察到与在边缘的正面膜一样厚并从边缘向内延伸到大于5mm的膜环。
正是在这样的背景下，发明的实施方式出现了。
发明内容
本公开的实施方式提供了用以在ALD处理期间减少背面沉积的***、装置和方法。
在ALD处理室中，晶片被支撑在基座组件上，该基座组件还装有用于在室内晶片转向的承载环。在这样的结构中，通往晶片背面的两个主要传输路径可供使用：在晶片和承载环之间的间隙，以及在承载环和基座之间的间隙。本发明的实施方式提供了一种用于在低温ALD工艺中减少在晶片边缘的背面沉积的新的方法。提供了一种改进的基座和承载环设计以限制前体或自由基物质到晶片背面的传输路径，从而使在离边缘3毫米处在背面形成的膜大大降低至小于50埃。本发明的实施方式通过使用减少两个主要的间隙的基座和承载环的组合来减少在晶片边缘的背面沉积，该两个主要的间隙为：晶片到承载环(例如，从14密耳到例如6.5密耳)和承载环到基座(例如，从6密耳至例如2密耳)。
在一种实施方式中，提供了一种用于在晶片上沉积膜的处理室，其包括：配置为接收所述晶片的基座，所述基座具有，从所述基座的中心轴线延伸至顶表面的直径的中央顶表面，所述中央顶表面具有限定在其上的多个晶片支撑件，所述晶片支撑件被配置成将所述晶片支撑在所述中央顶表面上面的支撑水平，环形表面，其从所述顶表面的直径延伸到所述环形表面的外径，所述环形表面处于所述中央顶表面下的台阶，多个承载环支撑件，其位于所述环形表面的所述外径；具有环形主体的承载环，所述环形主体具有底部表面和顶部表面，所述承载环的所述环形主体的所述底部表面配置成由所述承载环支撑件支撑，使得所述环形主体的底部表面是在所述环形表面上方的第一垂直间隔处，所述承载环具有内径和被定义为接近所述内径的台阶下表面，所述台阶下表面与从所述台阶下表面延伸到所述环形主体的外径的所述顶部表面相对；其中，当所述承载环坐落在所述承载环支撑件上时，然后所述承载环的所述台阶下表面被定位在处理水平，所述处理水平在相对于所述基座的顶表面上方的支撑水平的第二垂直间隔处；其中，所述第一垂直间隔限定所述承载环的底部表面和所述环形表面之间的下部间隙，而所述第二垂直间隔在晶片被支撑在基座上的所述多个晶片支撑件上时限定所述承载环的台阶下表面和所述晶片之间的上部间隙，所述上部间隙小于约0.15毫米；其中，当所述晶片存在于所述处理室内并被支撑在所述晶片支撑件上时，所述晶片的边缘被配置为悬垂在所述顶表面的直径上方，使得所述晶片的边缘悬垂和驻留在所述承载环的台阶下表面上方。
在一种实施方式中，所述下部间隙小于约0.15毫米。
在一种实施方式中，所述下部间隙为约0.1毫米或更小。
在一种实施方式中，所述上部间隙为约0.1毫米或更小。
在一种实施方式中，每个承载环支撑件是高度可调节的，以在所述承载环被所述承载环支撑件支撑时，限定在所述环形表面上的所述第一垂直间隔，其中所述承载环的所述底部表面被定位在所述环形表面处。
在一种实施方式中，所述承载环支撑件中的至少一个包括用于调节所述承载环支撑件中的至少一个的高度的一个或多个间隔件。
在一种实施方式中，所述多个承载环支撑件限定对称地定位在所述环形表面的外径处的至少三个承载环支撑件。
在一种实施方式中，在沉积工艺期间，所述下部间隙和上部间隙限制工艺气体通向所述晶片的背面的入口，所述下部间隙和所述上部间隙限制在所述晶片的边缘区域处在所述晶片的背面上的沉积至小于在所述边缘区域处在所述晶片的正面上的沉积的约20％，所述边缘区域被限定在离所述晶片的边缘约3毫米处。
在一种实施方式中，所述沉积工艺是原子层沉积(ALD)工艺。
在一种实施方式中，所述承载环被配置成在往来于所述基座传输所述晶片期间支撑所述晶片。
在一种实施方式中，所述承载环包括限定在所述承载环的台阶下表面上的多个承载环晶片支撑件，所述承载环晶片支撑件被配置为在传输过程中由所述承载环支撑所述晶片时接合所述晶片。
在另一种实施方式中，提供了一种用于在晶片上沉积膜的处理室，其包括：配置为接收所述晶片的基座，所述基座具有，从所述基座的中心轴线延伸至顶表面的直径的中央顶表面，所述中央顶表面具有限定在其上的多个晶片支撑件，所述晶片支撑件被配置成将所述晶片支撑在所述中央顶表面上面的支撑水平，环形表面，其从所述顶表面的直径延伸到所述环形表面的外径，所述环形表面处于所述中央顶表面下的台阶，多个承载环支撑件，其位于所述环形表面的所述外径处；具有环形主体的承载环，所述环形主体具有底部表面和顶部表面，所述承载环的所述环形主体的所述底部表面配置成由所述承载环支撑件支撑，使得所述环形主体的底部表面是在环形表面上方的第一垂直间隔处，所述承载环具有内径和被定义为接近所述内径的台阶下表面，所述台阶下表面与从所述台阶下表面延伸到所述环形主体的外径的所述顶部表面相对；其中，当所述承载环坐落在所述承载环支撑件上时，然后所述承载环的所述台阶下表面被定位在处理水平，所述处理水平在相对于所述基座的顶表面上的支撑水平的第二垂直间隔处；其中，所述第一垂直间隔限定所述承载环的底部表面和所述环形表面之间的下部间隙，所述下部间隙小于约0.15毫米，而所述第二垂直间隔在晶片被支撑在基座上的所述多个晶片支撑件上时限定所述承载环的台阶下表面和所述晶片之间的上部间隙，所述上部间隙小于约0.15毫米；其中，当所述晶片存在于所述处理室内并被支撑在所述晶片支撑件上时，所述晶片的边缘被配置为悬垂在所述顶表面的直径上方，使得所述晶片的边缘悬垂和驻留在所述承载环的台阶下表面上方；其中，在沉积工艺期间，所述下部间隙和上部间隙限制通往所述晶片的背面的入口，所述下部间隙和所述上部间隙限制在所述晶片的边缘区域处在所述晶片的背面上的沉积至小于在所述边缘区域处在所述晶片的正面上的沉积的约20％，所述边缘区域被限定在离所述晶片的边缘约3毫米处。
在一种实施方式中，所述下部间隙为约0.1毫米或更小；所述上部间隙为约0.1毫米或更小。
在一种实施方式中，每个承载环支撑件是高度可调节的，以在所述承载环被所述承载环支撑件支撑时，限定在所述环形表面上的所述第一垂直间隔，其中所述承载环的所述底部表面被定位在所述环形表面处。
在一种实施方式中，所述承载环支撑件中的至少一个包括用于调节所述承载环支撑件中的至少一个的高度的一个或多个间隔件。
在一种实施方式中，所述多个承载环支撑件限定对称地定位在所述环形表面的外径处的至少三个承载环支撑件。
在一种实施方式中，所述承载环被配置成在往来于所述基座传输所述晶片期间支撑所述晶片；所述承载环包括限定在所述承载环的台阶下表面上的多个承载环晶片支撑件，所述承载环晶片支撑件被配置为在传输过程中由所述承载环支撑所述晶片时接合所述晶片。
在一种实施方式中，所述沉积工艺是原子层沉积(ALD)工艺。
在另一种实施方式中，提供了一种用于在晶片上沉积膜的处理室，其包括：配置为接收所述晶片的基座，所述基座具有，从所述基座的中心轴线延伸至顶表面的直径的中央顶表面，所述中央顶表面具有限定在其上的多个晶片支撑件，所述晶片支撑件被配置成将所述晶片支撑在所述中央顶表面上面的支撑水平，环形表面，其从所述顶表面的直径延伸到所述环形表面的外径，所述环形表面处于所述中央顶表面下的台阶，多个承载环支撑件，其位于所述环形表面的所述外径处；具有环形主体的承载环，所述环形主体具有底部表面和顶部表面，所述承载环的所述环形主体的所述底部表面配置成由所述承载环支撑件支撑，使得所述环形主体的底部表面是在所述环形表面上方的第一垂直间隔处，所述承载环具有内径和被定义为接近所述内径的台阶下表面，所述台阶下表面与从所述台阶下表面延伸到所述环形主体的外径的所述顶部表面相对；其中，当所述承载环坐落在所述承载环支撑件上时，然后所述承载环的所述台阶下表面被定位在处理水平，所述处理水平在相对于所述基座的顶表面上的支撑水平的第二垂直间隔处；其中，所述第一垂直间隔限定所述承载环的底部表面和所述环形表面之间的下部间隙，所述下部间隙为约0.1毫米或更小，而所述第二垂直间隔在晶片被支撑在所述基座上的所述多个晶片支撑件上时限定所述承载环的台阶下表面和所述晶片之间的上部间隙，所述上部间隙为约0.1毫米或更小；其中，当所述晶片存在于所述处理室内并被支撑在所述晶片支撑件上时，所述晶片的边缘被配置为悬垂在所述顶表面的直径上方，使得所述晶片的边缘悬垂和驻留在所述承载环的台阶下表面上方；其中，在沉积工艺期间，所述下部间隙和上部间隙限制工艺气体通向所述晶片的背面的入口，所述下部间隙和所述上部间隙限制在所述晶片的边缘区域处在所述晶片的背面上的沉积至小于在所述边缘区域处在所述晶片的正面上的沉积的约20％，所述边缘区域被限定在离所述晶片的边缘约3毫米处。
在一种实施方式中，所述沉积工艺是原子层沉积(ALD)工艺。
附图说明
图1A示出了一种衬底处理***，其用于处理晶片，例如，以在其上形成膜。
图1B示出了一种被配置为在晶片上执行原子层沉积(ALD)工艺的衬底处理***。
图2根据一个实施方式示出了一种多站式处理工具的顶视图，其中设置有四个处理站。
图3A根据本发明的一个实施方式示出了被配置为接收用于沉积工艺(例如原子层沉积(ALD)工艺)的晶片的基座300。
图3B根据本发明的一个实施方式示出了基座300的一部分的透视剖面图。
图3C根据本发明的一个实施方式示出了基座300的***部分的横截面视图，其包括承载环330和晶片340的边缘部分。
图3D根据本发明的一个实施方式示出了承载环330和晶片340的横截面视图，显示了提供用于传输前体和自由基物质到晶片背面的通路的多个间隙。
图4A和4B根据本发明的一个实施方式示出了显示在晶片上的背面沉积厚度与径向位置之间的关系曲线图。
图5示出了显示为离晶片边缘3毫米的固定径向位置处的背面沉积厚度的圆形扫描的曲线图。
图6根据一个实施方式示出了用于控制***的控制模块。
具体实施方式
本公开的实施方式提供了一种用于处理半导体晶片的处理室的实施方式。
应该理解的是，本发明的实施方式可以以诸如工艺、装置、***、器件或方法等多种方式来实现。下文描述若干实施方式。
膜的沉积可以在等离子体增强化学气相沉积(PECVD)***中实现。该PECVD***可以采取许多不同的形式。该PECVD***包括容纳一个或多个晶片并适合晶片处理的一个或多个室或“反应器”(有时包括多个站)。每个室可以容纳供处理的一个或多个晶片。所述一个或多个室将晶片保持在一个或多个限定的位置(在该位置内有或没有例如旋转、振动或其它搅动等运动)。进行沉积的晶片在处理过程中可以在反应器室内从一个站转移到另一个。当然，膜沉积可以完全在单个的站发生或膜的任何部分可以在任何数目的站沉积。
在处理中的同时，每个晶片由基座、晶片卡盘和/或其他晶片保持装置保持在合适的位置。对于某些操作，该装置可包括加热器(例如加热板)以加热晶片。
图1A示出了衬底处理***100，其用于处理晶片101。该***包括具有下部室部分102b与上部室部分102a的室102。中心柱被配置为支撑基座140，基座140在一个实施方式中是被供电的电极。基座140经由匹配网络106电连接到功率源104。所述功率源由控制模块110(例如，控制器)控制。控制模块110被配置为通过执行工艺输入和控制108来操作衬底处理***100。工艺输入和控制108可包括工艺配方，如功率电平、定时参数、工艺气体、晶片101的机械运动等，例如以在晶片101上沉积或形成膜。
中心柱还显示为包括升降销120，升降销120通过升降销控制122来控制。升降销120被用来将晶片101从基座140升高以使得端部执行器能拾取晶片，以及被用来在晶片101被端部执行器放置后降低晶片101。该衬底处理***100还包括气体供应歧管112，其连接到工艺气体114，例如，来自设施的气体化学物供应。根据正在执行中的处理，控制模块110经由气体供应歧管112控制工艺气体114的输送。然后，使所选择的气体流入喷头150并分布于限定在面向晶片101的喷头150面和搁置在基座140上方的晶片101之间的容积空间中。
此外，气体可以预先混合或不预先混合。适当的阀门和质量流控制机制可以用来确保在工艺的沉积和等离子体处理阶段的过程中输送合适的气体。工艺气体经由出口离开室。真空泵(例如，一个或两个阶段机械干式泵和/或涡轮分子泵)将工艺气体抽出并通过闭环控制流量约束装置(例如节流阀或摆阀)而在反应器内保持适当地低的压力。
还示出了承载环200，其围绕基座140的外部区域。所述承载环被配置成在往来于基座传输晶片的过程中支撑晶片。承载环200被配置为坐落于承载环支撑区域上方，承载环支撑区域是在基座140的中心内的晶片支撑区下的台阶。承载环包括其盘状结构的外边缘侧(例如，外半径)和其盘状结构的晶片边缘侧，例如，最接近于晶片101坐落位置的内半径。承载环的晶片边缘侧包括多个接触支撑构件，所述接触支撑构件被配置成当承载环200由蜘蛛状叉180升降时使晶片101升降。因此，承载环200与晶片101一起升降，并且例如在多站式***中可以相对于另一站旋转。
图1B示出了被配置为在晶片上执行原子层沉积(ALD)工艺(如ALD氧化工艺)的衬底处理***。显示了与参照图1A所描述的元件部分类似的元件部分。然而，将RF功率供应至喷头150。
图2示出了一种多站式处理工具的顶视图，其中，提供了四个处理站。这个顶视图是下部室部分102b的(例如，为了说明，而除去了顶部室部分102a)，其中，蜘蛛状叉226进入四个站。每个蜘蛛状叉或叉包括第一臂和第二臂，每个臂围绕基座140的每一侧的一部分定位。使用接合和旋转机构220的蜘蛛状叉226被配置成提高并同时从所述站(即，从承载环200的下表面)举起承载环200，并且接着转动至少一个或多个站，然后将承载环200(其中承载环中的至少一个支撑晶片101)降低到下一个位置，以便能够在相应的晶片101上进行进一步等离子体加工、处理和/或膜沉积。
图3A示出了被配置为接收用于沉积工艺(如原子层沉积(ALD)工艺)的晶片的基座300。晶片包括由圆形区域限定的中央顶表面302，所述圆形区域从基座的中心轴线320延伸到限定中央顶表面的边缘的顶部表面的直径322。中央顶表面302包括多个晶片支撑件304a、304b、304c、304d、304e和304f，它们被限定在中央顶表面302上，并被配置成将晶片支撑在中央顶表面上面的支撑水平。晶片支撑水平在晶片坐落于晶片支撑件上时由晶片的底表面的垂直位置限定。在一些实现方式中，晶片支撑水平在基座的中央顶表面302上面约2密耳。在所示实施方式中，存在围绕中央顶表面302的周边部分对称分布的六个晶片支撑件。然而，在其他实现方式中，在中央顶表面302上可以有任何数量的晶片支撑件，这些晶片支撑件可以以任何合适的配置围绕中央顶表面302分布，以在沉积工艺的操作过程中支撑晶片。此外示出了被配置成容纳升降销的凹部306a、306b和306c。如上所述，升降销可被用于将晶片从晶片支撑件升高，以使得端部执行器能够接合。
在一些实施方式中，每个晶片支撑件限定最小接触面积(MCA)。当需要高精度或公差和/或希望有最小的物理接触以降低缺陷风险时，使用最小接触面积来改善表面之间的精密配合。***中的其它区域可以利用例如在承载环支撑件上方以及在承载环的内晶片支撑区域上方的最小接触面积，如在下面进一步详细描述的。
基座300还包括环形表面310，环形表面310从基座的顶表面的直径322(其是在中央顶表面302的外边缘)延伸到该环形表面的外径324。环形表面310限定围绕中央顶表面302但在中央顶表面下的台阶处的环形区域。也就是说，环形表面310的垂直位置是比中央顶表面302的垂直位置低。多个承载环支撑件312a、312b和312c基本在/沿环形表面310的边缘(外径)定位并围绕环形表面对称分布。承载环支撑件在一些实施方式中可以定义用于支撑承载环的最小接触面积。在一些实现方式中，承载环支撑件312a、312b和312c延伸超出环形表面的外径324，而在其他实现方式中它们没有超出。在一些实现方式中，承载环支撑件的顶表面具有比环形表面310的高度稍高的高度，使得当承载环被搁置在承载环支撑件上时，那么承载环被支撑在环形表面上的预定距离处。每个承载环支撑件可包括凹部，例如承载环支撑件312a的凹部313，从承载环的下侧突出的延伸部在承载环通过承载环支撑件支撑时坐落在其中。承载环延伸部与在承载环支撑件中的凹部的配合使得承载环安全定位，并且当承载环坐落在承载环支撑件上时防止承载环移动。
在一些实现方式中，承载环支撑件的顶表面与环形表面310齐平，或者在其他实现方式中，没有相对于环形表面单独地限定的承载环支撑件，使承载环可直接置于环形表面上。其结果是，在承载环和环形表面310之间没有间隙存在。在这样的实现方式中，承载环和环形表面310之间的通路被关闭，从而防止前体经由该通路进入晶片背面。
在所示的实施方式中，存在沿环形表面的外边缘区域对称地定位的三个承载环支撑件。然而，在其他实现方式中，可以存在沿基座300的环形表面310分布在任何位置的三个或更多个承载环支撑件，以便以稳定的搁置结构支撑承载环。
应当理解，当晶片由晶片支撑件支撑并且承载环由承载环支撑件支撑时，然后在承载环的内部上面布置晶片的边缘区域。一般来说，晶片的边缘区域从晶片的外边缘向内延伸约二到五毫米(mm)。从而垂直间隔限定在晶片的边缘区域和承载环的内部之间。在一些实施方案中，该垂直间隔为约1密耳(mil)至10密耳。
应该理解的是，在环形表面之上的预定距离处的承载环的支撑以及在所述晶片的边缘区域和承载环的内部之间的间隔可以被控制以便限制在晶片的边缘区域中的晶片的背面上的沉积。
图3B根据本发明的一个实施方式示出了基座300的一部分的透视剖面图。剖面图是与承载环支撑件之一(例如承载环支撑件312a)相交的纵剖面图。承载环330被显示搁置在承载环支撑件312a上。在该配置中，承载环延伸部331坐落在承载环支撑件312a的凹部313内。此外，晶片340被显示搁置在基座的中央顶表面302(由晶片支撑件支撑)上方。承载环支撑件312a是高度可调的，以使在支撑承载环的环形表面310上的距离能调节。在一些实现方式中，承载环支撑件312a包括间隔件(例如，垫片)316，以调节承载环支撑件中的至少一个的高度。也就是说，选择间隔件316以在承载环被搁置在承载环支撑件上时提供在承载环330和环形表面310之间的受控的距离。应当理解，可以有被选择并定位在承载环支撑件312a的下方的零个、一个或一个以上的间隔件316，以提供环形表面310和承载环330之间的期望距离。
另外，承载环支撑件312a和一个或多个间隔件316通过紧固硬件314固定到基座。在一些实现方式中，硬件314可以是螺钉、螺栓、钉子、销或任何适于将承载环支撑件和间隔件固定到基座的其他类型的硬件。在其它实现方式中，可以利用用于将承载环支撑件和间隔件固定于基座的其它技术/材料，例如合适的粘合剂。
图3C根据本发明的一个实施方式示出了基座300的***部分的横截面视图，包括承载环330和晶片340的边缘部分。如可以看到的，承载环支撑件312a的总高度由间隔件/垫片316和承载环支撑件312a的组合高度来限定。这还确定了承载环支撑件312a的顶表面高出所述基座300的环形表面310的程度。
图3D根据本发明的一个实施方式示出了承载环330和晶片340的横截面视图，显示了提供用于传输前体和自由基物质到晶片背面的通路的多个间隙。在所示实施方式中，承载环330是具有顶表面332和台阶下表面334的环形主体。顶表面332和台阶下表面334通过过渡台阶333连接。应当理解，台阶下表面334被限定为靠近所述承载环的内径336，并从内径336向外延伸。顶表面332从台阶下表面延伸到承载环330的外径337(在图3C示出)。承载环330还包括多个承载环晶片支撑件338，承载环晶片支撑件338沿承载环330的台阶下表面334限定。承载环晶片支撑件338可以是最小接触面积，并被配置为在晶片340通过承载环330支撑时(例如，在传输过程中)接合晶片340的背面。
如图所示，下部间隙(承载环至基座的间隙)G1存在于承载环330的底表面和基座300的环形表面310之间。另外，存在承载环330的顶表面(晶片的边缘区域设置在其上)和晶片340的背面之间的上部间隙(晶片至承载环间隙)G2。应理解，下部间隙和上部间隙中的每一个提供用于在沉积处理过程中前体和自由基物质被传输到晶片背面的通路。因此，通过控制这些间隙，也可以控制背面沉积。
当承载环330由承载环支撑件(312a、312b、312c)支撑时，下部间隙G1的尺寸由环形表面310和承载环330的底表面337之间的垂直间隔限定。
晶片340由晶片支撑件支撑在中央顶表面上的支撑水平342，支撑水平342是由晶片背面所限定的垂直位置。当承载环330坐落在承载环支撑件上时，台阶下表面334限定处理水平335。在晶片340与承载环330之间的上部间隙G2的尺寸由处理水平335(当承载环由承载环支撑件支撑时台阶下表面334的垂直位置)和晶片支撑水平342(当晶片由晶片支撑件支撑时晶片的背面的垂直位置)之间的垂直间隔限定。
应该理解的是，上部间隙G2的尺寸产生于多种因素，包括下部间隙G1的尺寸、在台阶下表面334(在处理期间晶片340的边缘设置在其上面)的区域中的承载环330的厚度339、在环形表面310和基座300的中央顶表面302之间的垂直位置上的差异、该晶片340由晶片支撑件保持(例如，如由在中央顶表面上的最小接触面积所限定的)时在中央顶表面上面的距离。通过小心地控制下部间隙和上部间隙，可控制背面沉积。
在一些实现方案中，下部间隙G1小于约6密耳(即0.006英寸；0.15毫米)。在某些实现方案中，下部间隙G1是在约0至4密耳(即0.000至0.004英寸；0.00至0.10毫米)的范围内。在一些实现方式中，上部间隙是在约1至10密耳(即0.001至0.010英寸；0.03至0.25毫米)的范围内。在一些实现方式中，上部间隙是在约2至8密耳(0.002至0.008英寸；0.05至0.20毫米)的范围内。在一些实现方式中，上部间隙是在约3至7密耳(0.003至0.007英寸；0.08至0.18毫米)的范围内。在一些实现方式中，上部间隙为约6密耳(0.006英寸；0.15毫米)。
图4A和4B根据本发明的实施方式示出了显示在300mm的晶片上的背面沉积厚度与径向位置的关系曲线图。通过ALD利用50摄氏度的处理沉积氧化硅。沉积厚度沿晶片的与晶片凹口对准的直径测量。所述径向位置可以从离晶片中心0毫米的位置沿直径延伸至+/-150毫米，-150毫米是在晶片凹口处，而150毫米处于与晶片凹口相反的最远边缘处。
图4A示出了在晶片凹口附近的边缘区域处的背面沉积厚度，从-147毫米(即从边缘向内3毫米)，向内延伸到-140毫米。曲线400表示对于具有约14密耳(即0.014英寸；0.36毫米)的晶片至承载环的间隙和约6密耳(即0.006英寸；0.15毫米)的承载环至基座的间隙的设置的沉积厚度。曲线402表示对于具有约4密耳(即0.004英寸；0.10毫米)的晶片至承载环的间隙和约6密耳(即0.006英寸；0.15毫米)的承载环至基座的间隙的设置的沉积厚度。曲线404表示对于具有约4密耳(即0.004英寸；0.10毫米)的晶片至承载环的间隙和约0密耳的承载环至基座的间隙的沉积厚度。正面沉积厚度为约350埃。
如由曲线400所表示的，在-147mm处的背面沉积厚度约为300埃，这接近在晶片的正面观察到的350埃的沉积厚度。如图曲线402所指示的，通过将晶片至承载环的间隙从14密耳减少到4密耳，使在-147毫米处的背面沉积厚度减少一半以上，至约90埃。并且如由曲线404所指示的，额外地将承载环至基座的间隙从6密耳减少到0密耳，使得在-147毫米处的沉积厚度进一步减少到约20埃的标称量。这接近晶片上的本征氧化物的厚度，本征氧化物的厚度通常在约15埃的范围内。
图4B示出了对于与晶片凹口相对的边缘区域的类似的结果。曲线410表示对于具有约14密耳(即0.014英寸；0.36毫米)的晶片至承载环的间隙和约6密耳(即0.006英寸；0.15毫米)的承载环至基座的间隙的设置的沉积厚度。曲线412表示对于具有约4密耳(即0.004英寸；0.10毫米)的晶片至承载环的间隙和约6密耳(即0.006英寸；0.15毫米)的承载环至基座的间隙的设置的沉积厚度。曲线414表示对于具有约4密耳(即0.004英寸；0.10毫米)的晶片至承载环的间隙和约0密耳的承载环至基座的间隙的沉积厚度。正面沉积厚度约为350埃。
如由曲线410所指示的，在147毫米处的背面沉积厚度为约250埃。如由曲线402所指示的，通过将晶片至承载环的间隙从14密耳减少到4密耳，使在147毫米处的背面沉积厚度减少了约一半，至约125埃。并且如由曲线414所指示的，额外地将承载环至基座的间隙从6密耳减少到0密耳，使得在147毫米处的沉积厚度进一步减少至约20埃的标称量。
图5示出了显示在离晶片边缘3毫米的固定径向位置处的背面沉积厚度的圆形扫描的曲线图。通过ALD采用50摄氏度的处理沉积氧化硅。曲线500示出了对于具有约4密耳的晶片至承载环的间隙和约6密耳的承载环至基座的间隙的设置在离晶片边缘3毫米处的沉积厚度。如可以看到的，背面沉积厚度在约50和150埃之间变化。
曲线502表示对于具有约4密耳的晶片至承载环的间隙和约0密耳的承载环至基座的间隙的设置在离晶片边缘3毫米处的沉积厚度。承载环至基座的零间隙通过施加6密耳的卡普顿带(Kaptontape)到基座上以消除承载环支撑件和相邻的基座表面(上述的基座的环形表面)之间的高度差来实现。如可以看到的，背面沉积厚度减少到小于25埃。
在另一个实验中，在两种设置之间比较沉积厚度，两者都具有6密耳的承载环至基座的间隙，但在晶片至承载环的间隙方面不同。在具有6密耳的承载环至基座的间隙和14密耳的晶片至承载体的间隙(使用标准承载环实现)的一种设置中，在离晶片边缘6毫米的径向位置处观察到小于50埃的平均沉积厚度。而对于具有6密耳的承载环至基座的间隙和减少到4密耳的晶片至承载体的间隙(使用特殊的承载环实现)的设置，在离晶片边缘4-5毫米的径向位置处观察到小于50埃的平均沉积厚度。
在另一个实验中，在两种设置之间比较沉积厚度，两者都具有零的承载环至基座的间隙，但在晶片至承载环的间隙方面不同。在具有零的承载环至基座的间隙和14密耳的晶片至承载体的间隙的一种设置中，在离晶片边缘7毫米的径向位置处观察到小于50埃的平均沉积厚度。而对于具有零的承载环至基座的间隙和减少到4密耳的晶片至承载体的间隙的设置，在离晶片边缘3毫米的径向位置处观察到小于50埃的平均沉积厚度。
正如目前所描述的结果所表明的，减小或者甚至消除在承载环和基座(环形表面)之间的间隙有利于减少背面沉积。此外，减少在晶片和承载环之间的间隙也有利于这一方面。在一些实现方式中，由于引入缺陷到晶片上的可能的风险而避免消除晶片至承载环的间隙。在这样的实现方式中，希望尽量减小晶片至承载环的间隙，同时保持标称间隙，标称间隙就来自影响晶片至承载环的间隙的多个组件的公差累积而言是合适的。在这方面，应注意的是，尽管由于承载环和基座结构两者的刚性而使得承载环至基座的间隙是周向一致的，但是由于晶片的相对挠性，因而晶片至承载环的间隙可能变化。也就是说，由于晶片的尺寸并根据晶片支撑件的配置(例如晶片支撑件MCA销的数量和位置)，在重力作用下可能会发生某些晶片平面偏转，并导致相比于标称计算值，所观察到的晶片至承载环的间隙的值发生变化。特别是，在晶片边缘的晶片至承载环的间隙可能小于标称间隙，直至由承载环晶片支撑件/最小接触面积所限定的限度。
然而，在其他实现方式中，通过消除承载环上的承载环晶片支撑件，使晶片至承载环的间隙可以减小到由承载环晶片支撑件/最小接触面积所限定的限度以下。假设承载环晶片支撑件具有在承载环的台阶下表面上的3密耳(0.003英寸；0.08毫米)的高度，那么通过消除承载环晶片支撑件和影响晶片至承载环的间隙的保留元件的适当的配置，可以将晶片至承载环的间隙减小至小于3密耳。
下表A列出了利用基座和承载环的多种配置进行的测试的实验结果(CR＝承载环；HS＝“马蹄”形承载环支撑件)。改进的CR具有至少在台阶下表面的区域中的比基准CR大约12密耳的厚度。所有的配置使用ALD工艺沉积氧化硅来进行试验。
表A
如表中所示的，在承载环上没有MCA并且顶部间隙为0.003”以及底部间隙为0.005”的情况下，在离边缘3毫米处，背面沉积从320埃减小到<50埃，沉积减小了80％以上。利用这种配置，在边缘的背面沉积小于正面沉积(扣除本征氧化物后)的10％。
在一个特定实现方式中，晶片至承载环的间隙可以消除(晶片至承载环的间隙减小到零)。承载环晶片支撑件被消除，并且配置影响承载环和晶片的垂直定位的其它元件以便使得晶片边缘能够在整个晶片边缘的周边与承载环的台阶下表面接触。
应理解的是，在沉积工艺期间，下部间隙和上部间隙限制工艺气体通往晶片的背面。其结果是，下部间隙和上部间隙有效地限制在晶片的边缘区域处在所述晶片的背面的沉积至小于在所述边缘区域(例如，该边缘区域被限定在离晶片边缘约3毫米处)处在晶片的正面的沉积。例如，在一个实施方式中，***被配置为使得背面沉积被限制到小于正面沉积的约50％。在另一实施方式中，背面沉积被限制到小于正面沉积的约30％。在另一实施方式中，背面沉积被限制到小于正面沉积的约20％。在又一个实施方式中，背面沉积被限制到小于正面沉积的约10％。
图6示出了用于控制上述***的控制模块600。在一种实施方式中，图1的控制模块110可以包括一些示例性的组件。例如，控制模块600可以包括处理器、存储器和一个或多个接口。控制模块600可以用于部分基于所感测的值控制***中的设备。仅举例而言，控制模块600可基于所感测的值和其他控制参数控制阀602、过滤器加热器604、泵606以及其他设备608中的一个或多个。仅举例而言，控制模块600从压力计610、流量计612、温度传感器614和/或其它传感器616接收所感测的值。控制模块600也可以用来在膜的前体传输和沉积过程中控制工艺条件。控制模块600典型地将包括一个或多个存储器设备和一个或多个处理器。
控制模块600可控制前体传输***和沉积装置的活动。控制模块600执行计算机程序，计算机程序包括用于控制工艺时序、输送***温度、跨过滤器的压差、阀位、气体的混合、室压力、室温度、晶片温度、RF功率电平、晶片卡盘或基座位置、以及特定工艺的其它参数的成组的指令。控制模块600还可以监测压力差，并自动将气相前体传输从一个或多个路径切换到一个或多个其它的路径。在一些实施方式中，可以使用存储在与控制模块600相关联的存储器设备的其它计算机程序。
典型地，将存在与控制模块600相关联的用户界面。用户界面可以包括显示器618(例如，装置和/或工艺条件的显示屏和/或图形软件显示)，以及用户输入设备620，如定点设备、键盘、触摸屏、麦克风等。
用于控制前体的传输、沉积和工艺序列中的其它处理的计算机程序可以用例如任何以下常规的计算机可读编程语言写入：汇编语言、C、C++、Pascal、Fortran或其它。编译的对象代码或脚本由处理器执行以执行在程序中识别的任务。
控制模块参数涉及工艺条件，诸如例如，过滤器的压力差、工艺气体组成和流速、温度、压力、等离子体条件(如RF功率电平和低频RF频率)、冷却气体压力、以及室壁温度。
***软件可以以许多不同的方式设计或配置。例如，各种室组件子程序或控制对象可以被写入以控制进行本发明的沉积工艺所必需的室组件的操作。用于此目的的程序或程序段的实例包括衬底定位代码、工艺气体控制代码、压力控制代码、加热器控制代码和等离子体控制代码。
衬底定位程序可包括用于控制室组件的程序代码，室组件用于将衬底加载到基座或卡盘上并控制衬底和室的其他部件(例如气体入口和/或靶)之间的间隔。工艺气体控制程序可包括用于控制气体组成和流速以及任选地用于在沉积之前使气体进入室以稳定室中的压力的代码。过滤器监控程序包括比较测得的一个或多个差值与预定的一个或多个值的代码和/或用于切换路径的代码。压力控制程序可以包括用于通过调节例如在室的排气***中的节流阀来控制室中的压力的代码。加热器控制程序可包括用于控制通向加热单元的电流的代码，加热单元用于加热前体传输***内的部件、衬底和/或***的其它部分。替代地，加热器控制程序可控制传热气体(例如氦)到晶片卡盘的传输。
在沉积期间可被监测的传感器的实例包括，但不限于，质量流量控制模块，诸如压力计610之类的压力传感器、位于传输***、基座或卡盘内的热电偶(例如温度传感器614)。经适当编程的反馈和控制算法可以与来自这些传感器的数据一起使用来维持所需的工艺条件。前述内容描述了本发明的实施方式在单室或多室半导体处理工具中的实施。
为说明和描述的目的，已经提供了实施方式的前述描述。它不旨在穷尽或限制本发明。特定的实施方式的单个元件或特征通常并不限于特定的实施方式，而是在适用时是可互换的，并且可以在所选择的实施方式中使用，即使没有具体示出或描述也如此。同样也可以以许多方式变化。这样的变化不应被认为是背离了本发明，并且所有这样的修改旨在被包括在本发明的范围之内。
虽然为了清楚地理解的目的，前述实施方式已经在一些细节方面进行了描述，但显而易见的是，可在所附权利要求的范围内实施某些变化和修改。因此，本发明的实施方式应被认为是说明性的而不是限制性的，并且这些实施方式并不限于本文所给出的细节，而是可以在权利要求的范围和等同方案内进行修改。

Claims (20)

1.一种用于在晶片上沉积膜的处理室，其包括：
配置为接收所述晶片的基座，所述基座具有，
从所述基座的中心轴线延伸至顶表面的直径的中央顶表面，所述中央顶表面具有限定在其上的多个晶片支撑件，所述晶片支撑件被配置成将所述晶片支撑在所述中央顶表面上面的支撑水平，
环形表面，其从所述顶表面的直径延伸到所述环形表面的外径，所述环形表面处于所述中央顶表面下的台阶，
多个承载环支撑件，其位于所述环形表面的所述外径处；
具有环形主体的承载环，所述环形主体具有底部表面和顶部表面，所述承载环的所述环形主体的所述底部表面配置成由所述承载环支撑件支撑，使得所述环形主体的所述底部表面是在所述环形表面上方的第一垂直间隔处，所述承载环具有内径和被限定为靠近所述内径的台阶下表面，所述台阶下表面与从所述台阶下表面延伸到所述环形主体的外径的所述顶部表面相对；
其中，当所述承载环坐落在所述承载环支撑件上时，然后所述承载环的所述台阶下表面被定位在处理水平，所述处理水平在相对于所述基座的顶表面上方的支撑水平的第二垂直间隔处；
其中，所述第一垂直间隔限定所述承载环的所述底部表面和所述环形表面之间的下部间隙，而所述第二垂直间隔在晶片被支撑在所述基座上的所述多个晶片支撑件上时限定所述承载环的所述台阶下表面和所述晶片之间的上部间隙，所述上部间隙小于约0.15毫米；
其中，当所述晶片存在于所述处理室内并被支撑在所述晶片支撑件上时，所述晶片的边缘被配置为悬垂在所述顶表面的直径上方，使得所述晶片的所述边缘悬垂并驻留在所述承载环的所述台阶下表面上方。
2.根据权利要求1所述的处理室，其中所述下部间隙小于约0.15毫米。
3.根据权利要求1所述的处理室，其中所述下部间隙为约0.1毫米或更小。
4.根据权利要求1所述的处理室，其中所述上部间隙为约0.1毫米或更小。
5.根据权利要求1所述的处理室，其中，每个承载环支撑件是高度能调节的，以在所述承载环被所述承载环支撑件支撑时，限定在所述环形表面上的所述第一垂直间隔，其中所述承载环的所述底部表面被定位在所述环形表面处。
6.根据权利要求5所述的处理室，其中所述承载环支撑件中的至少一个包括用于调节所述承载环支撑件中的至少一个的高度的一个或多个间隔件。
7.根据权利要求1所述的处理室，其中，所述多个承载环支撑件限定对称地定位在所述环形表面的所述外径处的至少三个承载环支撑件。
8.根据权利要求1所述的处理室，其中，在沉积工艺期间，所述下部间隙和所述上部间隙限制工艺气体通向所述晶片的背面，所述下部间隙和所述上部间隙限制在所述晶片的边缘区域处在所述晶片的所述背面上的沉积至小于在所述边缘区域处在所述晶片的正面上的沉积的约20％，所述边缘区域被限定在离所述晶片的边缘约3毫米处。
9.根据权利要求1所述的处理室，其中，所述沉积工艺是原子层沉积(ALD)工艺。
10.根据权利要求1所述的处理室，其中，所述承载环被配置成在往来于所述基座传输所述晶片期间支撑所述晶片。
11.根据权利要求10所述的处理室，其中，所述承载环包括限定在所述承载环的所述台阶下表面上的多个承载环晶片支撑件，所述承载环晶片支撑件被配置为在传输过程中由所述承载环支撑所述晶片时接合所述晶片。
12.一种用于在晶片上沉积膜的处理室，其包括：
配置为接收所述晶片的基座，所述基座具有，
从所述基座的中心轴线延伸至顶表面的直径的中央顶表面，所述中央顶表面具有限定在其上的多个晶片支撑件，所述晶片支撑件被配置成将所述晶片支撑在所述中央顶表面上面的支撑水平，
环形表面，其从所述顶表面的直径延伸到所述环形表面的外径，所述环形表面处于所述中央顶表面下的台阶，
多个承载环支撑件，其位于所述环形表面的所述外径处；
具有环形主体的承载环，所述环形主体具有底部表面和顶部表面，所述承载环的所述环形主体的所述底部表面配置成由所述承载环支撑件支撑，使得所述环形主体的所述底部表面是在所述环形表面上方的第一垂直间隔处，所述承载环具有内径和被限定为靠近所述内径的台阶下表面，所述台阶下表面与从所述台阶下表面延伸到所述环形主体的外径的所述顶部表面相对；
其中，当所述承载环坐落在所述承载环支撑件上时，然后所述承载环的所述台阶下表面被定位在处理水平，所述处理水平在相对于所述基座的顶表面上方的支撑水平的第二垂直间隔处；
其中，所述第一垂直间隔限定所述承载环的所述底部表面和所述环形表面之间的下部间隙，所述下部间隙小于约0.15毫米，而所述第二垂直间隔在晶片被支撑在所述基座上的所述多个晶片支撑件上时限定所述承载环的所述台阶下表面和所述晶片之间的上部间隙，所述上部间隙小于约0.15毫米；
其中，当所述晶片存在于所述处理室内并被支撑在所述晶片支撑件上时，所述晶片的边缘被配置为悬垂在所述顶表面的直径上方，使得所述晶片的所述边缘悬垂并驻留在所述承载环的所述台阶下表面上方；
其中，在沉积工艺期间，所述下部间隙和所述上部间隙限制工艺气体通向所述晶片的背面，所述下部间隙和所述上部间隙限制在所述晶片的边缘区域处在所述晶片的所述背面上的沉积至小于在所述边缘区域处在所述晶片的正面上的沉积的约20％，所述边缘区域被限定在离所述晶片的边缘约3毫米处。
13.根据权利要求12所述的处理室，
其中所述下部间隙为约0.1毫米或更小；
其中所述上部间隙为约0.1毫米或更小。
14.根据权利要求12所述的处理室，其中，每个承载环支撑件是高度能调节的，以在所述承载环被所述承载环支撑件支撑时，限定在所述环形表面上的所述第一垂直间隔，其中所述承载环的所述底部表面被定位在所述环形表面处。
15.根据权利要求14所述的处理室，其中所述承载环支撑件中的至少一个包括用于调节所述承载环支撑件中的至少一个的高度的一个或多个间隔件。
16.根据权利要求12所述的处理室，其中，所述多个承载环支撑件限定对称地定位在所述环形表面的所述外径处的至少三个承载环支撑件。
17.根据权利要求12所述的处理室，其中，所述承载环被配置成在往来于所述基座传输所述晶片期间支撑所述晶片，
其中，所述承载环包括限定在所述承载环的所述台阶下表面上的多个承载环晶片支撑件，所述承载环晶片支撑件被配置为在传输过程中由所述承载环支撑所述晶片时接合所述晶片。
18.根据权利要求12所述的处理室，其中，所述沉积工艺是原子层沉积(ALD)工艺。
19.一种用于在晶片上沉积膜的处理室，其包括：
配置为接收所述晶片的基座，所述基座具有，
从所述基座的中心轴线延伸至顶表面的直径的中央顶表面，所述中央顶表面具有限定在其上的多个晶片支撑件，所述晶片支撑件被配置成将所述晶片支撑在所述中央顶表面上面的支撑水平，
环形表面，其从所述顶表面的直径延伸到所述环形表面的外径，所述环形表面处于所述中央顶表面下的台阶，
多个承载环支撑件，其位于所述环形表面的所述外径处；
具有环形主体的承载环，所述环形主体具有底部表面和顶部表面，所述承载环的所述环形主体的所述底部表面配置成由所述承载环支撑件支撑，使得所述环形主体的所述底部表面是在所述环形表面上方的第一垂直间隔处，所述承载环具有内径和被限定为靠近所述内径的台阶下表面，所述台阶下表面与从所述台阶下表面延伸到所述环形主体的外径的所述顶部表面相对；
其中，当所述承载环坐落在所述承载环支撑件上时，然后所述承载环的所述台阶下表面被定位在处理水平，所述处理水平在相对于所述基座的顶表面上方的支撑水平的第二垂直间隔处；
其中，所述第一垂直间隔限定所述承载环的所述底部表面和所述环形表面之间的下部间隙，所述下部间隙为约0.1毫米或更小，而所述第二垂直间隔在晶片被支撑在所述基座上的所述多个晶片支撑件上时限定所述承载环的所述台阶下表面和所述晶片之间的上部间隙，所述上部间隙为约0.1毫米或更小；
其中，当所述晶片存在于所述处理室内并被支撑在所述晶片支撑件上时，所述晶片的边缘被配置为悬垂在所述顶表面的直径上方，使得所述晶片的所述边缘悬垂并驻留在所述承载环的所述台阶下表面上方；
其中，在沉积工艺期间，所述下部间隙和所述上部间隙限制工艺气体通向所述晶片的背面，所述下部间隙和所述上部间隙限制通过沉积工艺在所述晶片的边缘区域处在所述晶片的所述背面上的沉积至小于在所述边缘区域处在所述晶片的正面上的沉积的约20％，所述边缘区域被限定在离所述晶片的边缘约3毫米处。
20.根据权利要求19所述的处理室，其中，所述沉积工艺是原子层沉积(ALD)工艺。
CN201510968227.XA 2014-12-19 2015-12-21 减少在晶片边缘的背面沉积 Active CN105719989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811210262.5A CN110060941B (zh) 2014-12-19 2015-12-21 减少在晶片边缘的背面沉积

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/578,126 2014-12-19
US14/578,126 US10648079B2 (en) 2014-12-19 2014-12-19 Reducing backside deposition at wafer edge

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811210262.5A Division CN110060941B (zh) 2014-12-19 2015-12-21 减少在晶片边缘的背面沉积

Publications (2)

Publication Number Publication Date
CN105719989A true CN105719989A (zh) 2016-06-29
CN105719989B CN105719989B (zh) 2018-11-16

Family

ID=56128756

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811210262.5A Active CN110060941B (zh) 2014-12-19 2015-12-21 减少在晶片边缘的背面沉积
CN201510968227.XA Active CN105719989B (zh) 2014-12-19 2015-12-21 减少在晶片边缘的背面沉积

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811210262.5A Active CN110060941B (zh) 2014-12-19 2015-12-21 减少在晶片边缘的背面沉积

Country Status (5)

Country Link
US (1) US10648079B2 (zh)
KR (2) KR102401894B1 (zh)
CN (2) CN110060941B (zh)
SG (1) SG10201510239RA (zh)
TW (2) TWI688671B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108546934A (zh) * 2017-03-03 2018-09-18 朗姆研究公司 远程等离子体膜沉积中的晶片级均匀性控制
CN109003884A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 无背面硅单晶的外延片的制备方法、外延片和半导体器件
CN109890999A (zh) * 2016-11-03 2019-06-14 朗姆研究公司 用于等离子体处理***的承载板
CN110050336A (zh) * 2016-12-07 2019-07-23 东京毅力科创Fsi公司 用于制造半导体装置的晶片边缘提升销设计
CN110062816A (zh) * 2016-10-12 2019-07-26 朗姆研究公司 用于半导体处理的晶片定位基座的垫升高机制
CN111094620A (zh) * 2017-08-31 2020-05-01 朗姆研究公司 用于在衬底选择侧上沉积的pecvd沉积***
CN113832452A (zh) * 2016-07-22 2021-12-24 朗姆研究公司 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性
CN113846314A (zh) * 2016-10-12 2021-12-28 朗姆研究公司 用于半导体处理的晶片定位基座
WO2022246919A1 (zh) * 2021-05-26 2022-12-01 长鑫存储技术有限公司 纳米探针测试的样品固定机构、测试装置及样品测试方法
US11946142B2 (en) 2019-08-16 2024-04-02 Lam Research Corporation Spatially tunable deposition to compensate within wafer differential bow

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9870917B2 (en) * 2015-12-17 2018-01-16 Lam Research Corporation Variable temperature hardware and methods for reduction of wafer backside deposition
US10109478B2 (en) * 2016-09-09 2018-10-23 Lam Research Corporation Systems and methods for UV-based suppression of plasma instability
US20180138074A1 (en) * 2016-11-11 2018-05-17 Samsung Electronics Co., Ltd. Carrier ring and chemical vapor deposition apparatus including the same
TWI768849B (zh) * 2017-10-27 2022-06-21 美商應用材料股份有限公司 具有空間分離的單個晶圓處理環境
JP7023826B2 (ja) * 2018-12-07 2022-02-22 株式会社ニューフレアテクノロジー 連続成膜方法、連続成膜装置、サセプタユニット、及びサセプタユニットに用いられるスペーサセット
JP6999614B2 (ja) * 2019-07-26 2022-01-18 株式会社バルカー 支持部材
WO2021162865A1 (en) * 2020-02-11 2021-08-19 Lam Research Corporation Carrier ring designs for controlling deposition on wafer bevel/edge
CN113802110A (zh) * 2020-06-13 2021-12-17 拓荆科技股份有限公司 一种提高清洗效率的等离子腔室
JP7076499B2 (ja) * 2020-06-22 2022-05-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
CN114318305B (zh) * 2021-12-28 2023-06-30 拓荆科技股份有限公司 晶圆薄膜沉积装置
CN115478262B (zh) * 2022-09-19 2023-11-10 拓荆科技股份有限公司 晶圆承载结构、热力学原子层沉积设备及薄膜制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5569350A (en) * 1994-03-18 1996-10-29 Anelva Corporation Mechanism and method for mechanically removing a substrate
US6217663B1 (en) * 1996-06-21 2001-04-17 Kokusai Electric Co., Ltd. Substrate processing apparatus and substrate processing method
US6225233B1 (en) * 1995-12-07 2001-05-01 Nec Corporation Semiconductor device manufacturing machine and method for manufacturing a semiconductor device by using THE same manufacturing machine
US20100051584A1 (en) * 2005-10-12 2010-03-04 Shogo Okita Plasma processing apparatus and plasma processing method
CN102110632A (zh) * 2009-11-17 2011-06-29 东京毅力科创株式会社 基板处理装置的基板载置台

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174377B1 (en) * 1997-03-03 2001-01-16 Genus, Inc. Processing chamber for atomic layer deposition processes
JP3234576B2 (ja) * 1998-10-30 2001-12-04 アプライド マテリアルズ インコーポレイテッド 半導体製造装置におけるウェハ支持装置
US6225223B1 (en) 1999-08-16 2001-05-01 Taiwan Semiconductor Manufacturing Company Method to eliminate dishing of copper interconnects
US6589352B1 (en) * 1999-12-10 2003-07-08 Applied Materials, Inc. Self aligning non contact shadow ring process kit
DE10261362B8 (de) * 2002-12-30 2008-08-28 Osram Opto Semiconductors Gmbh Substrat-Halter
US8221602B2 (en) * 2006-12-19 2012-07-17 Applied Materials, Inc. Non-contact process kit
US8962101B2 (en) * 2007-08-31 2015-02-24 Novellus Systems, Inc. Methods and apparatus for plasma-based deposition
JP5638405B2 (ja) * 2010-10-08 2014-12-10 パナソニック株式会社 基板のプラズマ処理方法
US20120227667A1 (en) * 2011-03-10 2012-09-13 Applied Materials, Inc. Substrate carrier with multiple emissivity coefficients for thin film processing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5569350A (en) * 1994-03-18 1996-10-29 Anelva Corporation Mechanism and method for mechanically removing a substrate
US6225233B1 (en) * 1995-12-07 2001-05-01 Nec Corporation Semiconductor device manufacturing machine and method for manufacturing a semiconductor device by using THE same manufacturing machine
US6217663B1 (en) * 1996-06-21 2001-04-17 Kokusai Electric Co., Ltd. Substrate processing apparatus and substrate processing method
US20100051584A1 (en) * 2005-10-12 2010-03-04 Shogo Okita Plasma processing apparatus and plasma processing method
CN102110632A (zh) * 2009-11-17 2011-06-29 东京毅力科创株式会社 基板处理装置的基板载置台

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113832452A (zh) * 2016-07-22 2021-12-24 朗姆研究公司 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性
CN110062816A (zh) * 2016-10-12 2019-07-26 朗姆研究公司 用于半导体处理的晶片定位基座的垫升高机制
CN113846314A (zh) * 2016-10-12 2021-12-28 朗姆研究公司 用于半导体处理的晶片定位基座
CN110062816B (zh) * 2016-10-12 2021-09-07 朗姆研究公司 用于半导体处理的晶片定位基座的垫升高机制
CN109890999A (zh) * 2016-11-03 2019-06-14 朗姆研究公司 用于等离子体处理***的承载板
CN109890999B (zh) * 2016-11-03 2022-02-18 朗姆研究公司 用于等离子体处理***的承载板
TWI738901B (zh) * 2016-11-03 2021-09-11 美商蘭姆研究公司 用於電漿處理系統中的載體板
TWI764803B (zh) * 2016-11-03 2022-05-11 美商蘭姆研究公司 用於電漿處理系統中的載體板
CN110050336A (zh) * 2016-12-07 2019-07-23 东京毅力科创Fsi公司 用于制造半导体装置的晶片边缘提升销设计
US11702748B2 (en) 2017-03-03 2023-07-18 Lam Research Corporation Wafer level uniformity control in remote plasma film deposition
CN108546934A (zh) * 2017-03-03 2018-09-18 朗姆研究公司 远程等离子体膜沉积中的晶片级均匀性控制
CN111094620A (zh) * 2017-08-31 2020-05-01 朗姆研究公司 用于在衬底选择侧上沉积的pecvd沉积***
US11441222B2 (en) 2017-08-31 2022-09-13 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
US11725283B2 (en) 2017-08-31 2023-08-15 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
US11851760B2 (en) 2017-08-31 2023-12-26 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
CN109003884A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 无背面硅单晶的外延片的制备方法、外延片和半导体器件
US11946142B2 (en) 2019-08-16 2024-04-02 Lam Research Corporation Spatially tunable deposition to compensate within wafer differential bow
WO2022246919A1 (zh) * 2021-05-26 2022-12-01 长鑫存储技术有限公司 纳米探针测试的样品固定机构、测试装置及样品测试方法

Also Published As

Publication number Publication date
US10648079B2 (en) 2020-05-12
US20160177444A1 (en) 2016-06-23
KR20220073715A (ko) 2022-06-03
CN105719989B (zh) 2018-11-16
TWI688671B (zh) 2020-03-21
TWI673387B (zh) 2019-10-01
KR20160075351A (ko) 2016-06-29
CN110060941B (zh) 2023-08-08
KR102401894B1 (ko) 2022-05-24
KR102514303B1 (ko) 2023-03-24
CN110060941A (zh) 2019-07-26
SG10201510239RA (en) 2016-07-28
TW201940735A (zh) 2019-10-16
TW201632652A (zh) 2016-09-16

Similar Documents

Publication Publication Date Title
CN105719989A (zh) 减少在晶片边缘的背面沉积
CN105702617B (zh) 承载环结构及包含该承载环结构的室***
KR102537265B1 (ko) 반도체 프로세싱을 위한 웨이퍼 포지셔닝 페데스탈
TWI682055B (zh) 成膜裝置
JP7171573B2 (ja) 半導体処理のための円錐形ウエハセンタリングおよび保持装置
US11670535B2 (en) Carrier plate for use in plasma processing systems
TWI791020B (zh) 用以消除在晶圓背側邊緣及凹口處之沉積的晶圓邊緣接觸硬體及方法
TW201509537A (zh) 用於暫態非均勻性之級聯設計噴淋頭
US20170053781A1 (en) Multi-Station Chamber Having Symmetric Grounding Plate
US10711348B2 (en) Apparatus to improve substrate temperature uniformity

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant