CN105719969B - 鳍式场效应管的形成方法 - Google Patents

鳍式场效应管的形成方法 Download PDF

Info

Publication number
CN105719969B
CN105719969B CN201410734651.3A CN201410734651A CN105719969B CN 105719969 B CN105719969 B CN 105719969B CN 201410734651 A CN201410734651 A CN 201410734651A CN 105719969 B CN105719969 B CN 105719969B
Authority
CN
China
Prior art keywords
fin
side wall
layer
field effect
effect pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410734651.3A
Other languages
English (en)
Other versions
CN105719969A (zh
Inventor
何永根
吴兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410734651.3A priority Critical patent/CN105719969B/zh
Priority to US14/959,008 priority patent/US9570589B2/en
Publication of CN105719969A publication Critical patent/CN105719969A/zh
Application granted granted Critical
Publication of CN105719969B publication Critical patent/CN105719969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种鳍式场效应管的形成方法，包括：提供衬底，所述衬底表面形成有若干分立的鳍部；在所述衬底表面形成隔离层，所述隔离层顶部低于所述鳍部顶部且覆盖于鳍部的部分侧壁表面；形成覆盖于鳍部侧壁表面的侧墙层，且暴露出鳍部的顶部表面；对所述鳍部的顶部进行选择性氮化处理，将部分厚度的鳍部转化为半导体氮化层；采用湿法刻蚀工艺刻蚀去除所述半导体氮化层，以使相邻侧墙层和剩余的鳍部之间构成开口；在所述开口内填充应力层。本发明提高开口底部平整度，从而提高形成的应力层的质量，优化鳍式场效应管的电学性能。

Description

鳍式场效应管的形成方法
技术领域
本发明涉及半导体制作领域技术，特别涉及一种鳍式场效应管的形成方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大鳍式场效应管的驱动电流，提高鳍式场效应管的性能。
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高鳍式场效应管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS鳍式场效应管中的电子，PMOS鳍式场效应管中的空穴)迁移率，进而提高驱动电流，以极大地提高鳍式场效应管的性能。
然而，现有技术形成的应力层质量差，导致鳍式场效应管的电学性能低下。
发明内容
本发明解决的问题是提供一种鳍式场效应管的形成方法，提高形成的鳍式场效应管的性能。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供衬底，所述衬底表面形成有若干分立的鳍部；在所述衬底表面形成隔离层，所述隔离层顶部低于所述鳍部顶部且覆盖于鳍部的部分侧壁表面；形成覆盖于鳍部侧壁表面的侧墙层，且所述侧墙层暴露出鳍部的顶部表面；对所述鳍部的顶部进行选择性氮化处理，将部分厚度的鳍部转化为半导体氮化层；采用湿法刻蚀工艺刻蚀去除所述半导体氮化层，以使相邻侧墙层和剩余的鳍部之间构成开口；在所述开口内填充应力层。
可选的，所述选择性氮化处理对鳍部材料的氮化速率大于对隔离层材料的氮化速率。
可选的，在所述选择性氮化处理过程中，隔离层的材料保持不变。
可选的，所述鳍部的材料为硅；所述隔离层的材料为氧化硅。
可选的，所述半导体氮化层的材料为氮化硅；所述侧墙层的材料为氧化硅或氮氧化硅。
可选的，所述选择性氮化处理的腔室压强为0.1托至20托。
可选的，采用微波方法或电感耦合方法，形成所述含氮等离子体。
可选的，所述含氮等离子体提供的能量大于Si-Si键的键能、小于Si-O键的键能。
可选的，利用微波方法进行所述选择性氮化处理的工艺参数为：反应气体为N2，N2流量为50sccm至500sccm，腔室温度为300摄氏度至500摄氏度，腔室压强为1托至10托，源功率为0瓦至1000瓦。
可选的，采用含氮等离子体进行所述选择性氮化处理。
可选的，将含氮气体进行等离子体化以形成含氮等离子体，含氮气体为N2和Ar的组合、N2和He的组合、或者N2。
可选的，所述湿法刻蚀工艺的刻蚀液体为磷酸溶液，其中，磷酸溶液的温度为120摄氏度至180摄氏度，湿法刻蚀工艺的刻蚀时长为5秒至10分钟。
可选的，重复进行若干次选择性氮化处理，且在每一次选择性氮化处理之后，采用湿法刻蚀工艺刻蚀去除形成的半导体氮化层，直至相邻侧墙层和剩余的鳍部之间构成的开口深度达到预定目标值。
可选的，所述侧墙层除位于鳍部的侧壁表面外，还覆盖于隔离层表面。
可选的，形成所述侧墙层的工艺步骤包括：形成覆盖于隔离层表面、鳍部的顶部表面和侧壁表面的侧墙膜；在所述侧墙膜表面形成有机材料膜，且所述有机材料膜顶部高于侧墙膜顶部；研磨去除高于鳍部顶部的侧墙膜以及有机材料膜，形成覆盖于鳍部的侧壁表面以及隔离层表面的侧墙层、以及位于侧墙层表面的有机材料层，所述侧墙层、有机材料层与鳍部顶部齐平；去除所述有机材料层。
可选的，所述侧墙层位于鳍部侧壁表面和部分隔离层表面。
可选的，形成所述侧墙层的工艺步骤包括：形成覆盖于隔离层表面、鳍部的顶部表面和侧壁表面的侧墙膜；采用无掩膜刻蚀工艺，回刻蚀去除位于鳍部顶部表面以及部分隔离层表面的侧墙膜，形成覆盖于鳍部的侧壁表面以及部分隔离层表面的侧墙层。
可选的，采用外延工艺形成所述应力层。
可选的，所述应力层的材料为SiGe、SiGeB、SiC或SiCP。
可选的，在形成所述侧墙层之前，在所述隔离层表面形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部表面和侧壁表面；然后再形成所述侧墙层，所述侧墙层覆盖于鳍部的侧壁表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应管形成方法的技术方案中，在形成覆盖于鳍部侧壁表面的侧墙层、且所述侧墙层暴露出鳍部的顶部表面之后，对鳍部的顶部进行选择性氮化处理，将部分厚度的鳍部转化为半导体氮化层；然后采用湿法刻蚀工艺刻蚀去除所述半导体氮化层，以使相邻侧墙层和剩余的鳍部之间构成开口。由于半导体氮化层侧壁表面具有侧墙层对其起到保护作用，位于剩余鳍部顶部表面的半导体氮化层只能从顶部往下刻蚀，直至暴露出剩余鳍部的顶部表面。并且，在湿法刻蚀工艺过程中，位于剩余鳍部顶部表面的半导体氮化层充分接触刻蚀溶液，且侧墙层对半导体氮化层接触刻蚀溶液的能力无影响，因此所述湿法刻蚀工艺对半导体氮化层的刻蚀速率均匀。同时，由于湿法刻蚀工艺具有较高的选择性，对剩余鳍部顶部表面的刻蚀损伤小，使得暴露出的鳍部顶部表面平坦，开口底部具有良好形貌，有利于在开口内形成高质量的应力层，提高鳍式场效应管的电学性能。
进一步，选择性氮化处理对鳍部材料的氮化速率大于对隔离材料的氮化速率，提供的含氮等离子体提供的能量大于Si-Si键键能小于Si-O键键能，使得隔离层在选择性氮化处理过程中的材料性能几乎保持不变，防止隔离层中氮原子含量较大，从而避免湿法刻蚀工艺对隔离层造成较大程度的刻蚀，使得隔离层保持有良好的电隔离性能。
进一步，选择性氮化处理的腔室压强为0.1托至20托。若腔室压强过低，则选择性氮化处理对鳍部顶部的氮化能力过弱，难以形成半导体氮化层；若腔室压强过高，则选择性氮化处理对Si-O键的氮化能力也将变大，容易造成后续刻蚀去除半导体氮化层的湿法刻蚀工艺对隔离层造成较大程度刻蚀。为此，本发明中选择性氮化处理腔室压强为0.1托至10托，使得选择性氮化处理对鳍部顶部的氮化能力较强，而对隔离层和侧墙层的氮化能力很弱。
进一步，形成侧墙层的方法为：形成覆盖于隔离层表面、鳍部的顶部表面和侧壁表面的侧墙膜；在所述侧墙膜表面形成有机材料膜，且有机材料膜顶部高于侧墙膜顶部；研磨去除高于鳍部顶部的侧墙膜以及有机材料膜，形成覆盖于鳍部的侧壁表面以及隔离层表面的侧墙层、以及位于侧墙层表面的有机材料层，然后去除有机材料层。本发明避免干法工艺可能对鳍部顶部表面造成的过刻蚀，防止形成侧墙层的工艺过程对鳍部顶部表面造成损失，使得鳍部顶部具有平整表面，进而使得后续去除半导体氮化层后剩余的鳍部顶部表面平坦，进一步提高形成的应力层的质量，进一步优化鳍式场效应管的电学性能。
更进一步，本发明中侧墙层除位于鳍部的侧壁表面外，还覆盖于隔离层表面，位于隔离层表面的侧墙层能够有效的保护隔离层，使得隔离层保持良好的电隔离性能。
附图说明
图1至图2为一实施例提供的鳍式场效应管形成过程的剖面结构示意图；
图3至图15为本发明另一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的应力层的质量较差，导致鳍式场效应管的性能低下。
请参考图1，在一个实施例中，提供具有鳍部101的衬底100，在相邻鳍部101之间的衬底100表面形成隔离层102，所述隔离层102覆盖于鳍部101的部分侧壁表面，且所述隔离层102顶部表面低于鳍部101顶部表面；形成覆盖于隔离层102表面、鳍部101侧壁和顶部表面的阻挡层；采用无掩模刻蚀工艺，刻蚀去除位于鳍部101顶部表面以及隔离层102表面的阻挡层，形成位于鳍部101侧壁表面的侧墙层104，暴露出鳍部101的顶部表面。
所述侧墙层104的作用在于：若直接在鳍部101的侧壁和顶部表面形成外延层，会导致相邻鳍部101之间的间距减小，进而导致相邻鳍部101之间发生桥连问题，并且会造成后续在相邻鳍部101之间填充层间介质层材料的难度过大，造成层间介质层中形成孔洞等问题；为了避免上述问题，通常仅在鳍部101的顶部表面外延形成应力层。因此需要在鳍部101的侧壁表面形成侧墙层104，以避免在鳍部101的侧壁表面外延形成应力层。
然而，在实际工艺中发现，在形成侧墙层104后，鳍部101顶部表面形成V型的沟槽105。
经研究发现，导致鳍部101顶部表面形成V型的沟槽105的主要原因在于：在去除鳍部101顶部表面的阻挡层103暴露出鳍部101的顶部表面时，由于刻蚀工艺的刻蚀停止位置难以精确控制，所述刻蚀工艺通常会对鳍部101的顶部表面造成过刻蚀。而由于鳍部101的侧壁表面具有侧墙层104，导致鳍部101靠近侧墙层104处的刻蚀气体受到侧墙层104的阻挡和撞击作用，从而使得在过刻蚀的过程中，鳍部101的刻蚀速率沿中心区域向侧墙层104方向逐渐减小，进而在鳍部101顶部形成V型的沟槽105。
请参考图2，采用干法刻蚀工艺，刻蚀去除部分厚度的鳍部101；然后在剩余的鳍部101顶部表面形成应力层。
在刻蚀去除部分厚度的鳍部101之后，刻蚀后的鳍部101顶部仍将具有V型深沟槽106，所述V型深沟槽106的尺寸将比沟槽105(参考图1)的尺寸更大，则所述V型深沟槽106将严重影响后续外延形成的应力层的质量，造成形成的应力层的质量差。
一方面，在刻蚀去除位于相邻侧墙层104之间的部分厚度鳍部101时，侧墙104对刻蚀气体具有阻挡作用和撞击作用，导致鳍部101中心区域的刻蚀速率比靠近侧墙层104区域的刻蚀速率大；另一方面，在刻蚀鳍部101之前鳍部101顶部就具有V型的沟槽105。这两方面原因将导致刻蚀去除部分厚度鳍部101之后，V型深沟槽106尺寸比V型的沟槽105尺寸大的多。
综合上述分析发现，即使在形成侧墙层104之后鳍部101的顶部表面平坦，当采用干法刻蚀工艺刻蚀去除部分厚度的鳍部101时，由于侧墙层104对刻蚀气体的阻挡和撞击作用，仍将使得鳍部101的中心区域的刻蚀速率大于靠近侧墙层104区域的刻蚀速率，进而导致在刻蚀去除部分厚度的鳍部101之后，剩余的鳍部101顶部仍将形成V型深沟槽106。
为解决上述问题，提出一种鳍式场效应管的形成方法，在形成覆盖于鳍部侧壁表面的侧墙层、且暴露出鳍部的顶部表面之后，对鳍部的顶部进行选择性氮化处理，将部分厚度的鳍部转化为半导体氮化层；然后采用湿法刻蚀工艺刻蚀去除所述半导体氮化层，以使相邻侧墙层和剩余的鳍部之间构成开口；然后在开口内填充应力层。所述湿法刻蚀工艺具有较高的刻蚀选择性，在刻蚀完全刻蚀去除半导体氮化层的同时，避免对剩余的鳍部顶部表面造成刻蚀损伤，使得剩余的鳍部顶部表面平坦；并且，即使所述湿法刻蚀工艺对剩余鳍部的顶部表面具有一定的刻蚀速率，由于所述湿法刻蚀工艺对鳍部顶部表面的刻蚀速率受到侧墙层的影响非常小，仍然会得到表面平坦的鳍部，从而使得开口底部具有良好形貌，提高形成的应力层质量，从而提高形成的鳍式场效应管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图15为本发明实施例提供的鳍式场效应管形成过程的结构示意图。
请参考图3，提供衬底200，所述衬底200表面形成有若干分立的鳍部201。
所述衬底200可以是硅或者绝缘体上硅(SOI)，所述衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施例中所述衬底200的材料为硅。采用体硅衬底作为衬底200可以降低形成鳍式场效应晶体管的成本，并且与现有的平面晶体管的制作工艺兼容。
在所述衬底200内形成有P阱或N阱。待形成的鳍式场效应管为NMOS器件时，在所述衬底200内形成P阱；待形成的鳍式场效应管为PMOS器件时，在所述衬底200内形成N阱。还可以对所述衬底200进行阈值调整注入，以调节后续形成的鳍式场效应晶体管的阈值电压。并且对所述衬底200进行退火，以激活所述衬底200内的掺杂离子。
所述鳍部201的材料可以为单晶硅或纳米线硅。本实施例中，所述鳍部201为采用干法刻蚀法刻蚀一初始衬底形成的，在衬底200表面形成凸起的鳍部201。
在本发明其他实施例中，也可以在衬底表面形成半导体外延层后，再刻蚀所述半导体外延层形成鳍部，所述半导体外延层可以为单晶硅层。
作为一个实施例，所述鳍部201的形成步骤为：提供初始衬底；在所述初始衬底表面形成图形化的掩膜层，所述图形化的掩膜层定义出后续形成鳍部201的位置；以图形化的掩膜层为掩膜，采用反应离子刻蚀工艺，刻蚀部分厚度的初始衬底至形成衬底200，在衬底200表面形成若干分立的鳍部201。
在其他实施例中，也可以采用双重图形曝光方法形成鳍部，具体的，形成鳍部的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的牺牲层；形成覆盖于所述牺牲层表面以及初始衬底表面的初始侧墙膜；回刻蚀所述初始侧墙膜，在牺牲层侧壁形成初始侧墙层；去除所述牺牲层；以所述初始侧墙层为掩膜，刻蚀去除部分厚度的初始衬底形成衬底，在衬底表面形成若干分立的鳍部。
本实施例以在衬底200表面形成两个鳍部201作为示例，在本发明其他实施例中，衬底表面也可以形成有1个或多个分立的鳍部。
请参考图4，在所述衬底200表面形成隔离层202，所述隔离层202顶部低于所述鳍部201顶部，且覆盖于鳍部201的部分侧壁表面。
所述隔离层202的材料可以是氧化硅、氮化硅或碳氧化硅等绝缘介质材料，所述隔离层202作为相邻鳍部201之间的隔离结构，以及后续形成的栅极结构与衬底200之间的隔离结构。
所述隔离层202的形成方法包括：在所述衬底200上沉积隔离材料，所述隔离材料覆盖鳍部201，并且填充满相邻所述鳍部201之间的凹槽；以所述鳍部201顶部作为研磨停止层，采用化学机械研磨工艺对所述隔离材料进行平坦化处理，形成与鳍部201顶部表面齐平的隔离材料层；然后，对所述隔离材料层进行回刻蚀，使所述隔离材料层的表面高度下降，形成表面低于鳍部201顶部表面的隔离层202。
请参考图5，在所述隔离层202表面形成横跨至少一个所述鳍部201的栅极结构，所述栅极结构覆盖鳍部201的部分顶部表面和侧壁表面。
所述栅极结构包括栅介质层203和位于所述栅介质层203表面的栅导电层204。
本实施例中，以所述栅极结构为金属栅极结构为例做示范性说明。所述栅介质层203的材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等高K介质材料(高K介质材料指：相对介电常数大于氧化硅相对介电常数的材料)，所述栅导电层204的材料为铝、钨、钛、氮化钛、钽或碳化钽等栅极金属材料，所述栅极结构作为最终形成的鳍式场效应管的栅极结构。
在其他实施例中，所述栅极结构可以为多晶硅栅极结构，其中，栅介质层的材料为氧化硅，栅导电层的材料为多晶硅或掺杂的多晶硅。
所述栅极结构还可以为伪栅极结构，伪栅极结构包括栅介质层以及位于栅介质层表面的伪栅，所述栅介质层和伪栅的材料可以相同也可以不同；作为一个示例，所述栅介质层的材料为氧化硅，所述伪栅的材料为多晶硅。后续采用后栅工艺，去除伪栅极结构后形成金属栅极结构。
本实施例中，所述栅极结构横跨了两个鳍部201，从而可以增加栅极结构下方的沟道区域的面积。在其他实施例中，根据实际的工艺需求，栅极结构可以横跨一个或多个鳍部。
作为一个实施例，所述栅极结构的形成步骤包括：在所述隔离层202表面形成栅介质材料层，所述栅介质材料层覆盖所述隔离层202表面、鳍部201顶部表面和侧壁表面；在所述栅介质材料层表面形成栅导电材料层；在所述栅导电材料层表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，图形化所述栅导电材料层以及栅介质材料层，形成横跨鳍部201的栅极结构；去除所述图形化的掩膜层。
请参考图6及图7，图7为图6沿切割线AA1方向的剖面结构示意图，形成覆盖于所述隔离层202表面、鳍部201的顶部和侧壁表面的侧墙膜205，所述侧墙膜205还覆盖于栅极结构的顶部和侧壁表面。
所述侧墙膜205为后续形成覆盖鳍部201侧壁表面的侧墙层提供工艺基础，所述侧墙层覆盖于鳍部201侧壁表面，从而防止后续形成应力层时在鳍部201的侧壁表面进行应力层的生长，避免应力层之间发生桥连。
由于后续会对鳍部201的顶部进行氮化处理以形成半导体氮化层，然后采用湿法刻蚀工艺刻蚀去除所述半导体氮化层；为了避免所述湿法刻蚀工艺对位于鳍部201侧壁表面的侧墙层造成刻蚀，防止鳍部201的侧壁表面被暴露出来，要求所述湿法刻蚀工艺对侧墙层和半导体氮化层材料之间具有较高的刻蚀选择比，因此侧墙膜205的材料与半导体氮化层的材料不同。
为此，本实施例中所述侧墙膜205的材料为氧化硅或氮氧化硅，所述侧墙膜205为单层结构或叠层结构。采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述侧墙膜205。
本实施例中，所述侧墙膜205的材料为氧化硅，采用化学气相沉积工艺形成所述侧墙膜205。
随着半导体结构尺寸的不断缩小，相邻鳍部201之间的间距也越来越小，侧墙膜205的填充难度较大，若侧墙膜205的厚度过厚，则容易导致相邻鳍部201之间的顶部区域发生闭合，影响形成的侧墙膜205的质量；若侧墙膜205的厚度过薄，则后续形成的侧墙层的厚度也将过薄，容易造成鳍部201侧壁表面被部分暴露出来，难以对鳍部201的侧壁提供足够的保护作用。
综合上述因素考虑，本实施例中所述侧墙膜205的厚度为
后续工艺步骤提供的结构示意图均以图7为基础。
请参考图8，在所述侧墙膜205表面形成有机材料膜206，且所述有机材料膜206顶部高于侧墙膜205顶部。
所述有机材料膜206填充满相邻鳍部201之间的区域，为后续进行化学机械研磨工艺提供工艺基础，后续对有机材料膜206以及侧墙膜205进行化学机械研磨工艺，去除高于鳍部201顶部的有机材料膜206以及侧墙膜205，以暴露出鳍部201顶部表面，形成覆盖于鳍部201侧壁表面以及隔离层202表面的侧墙层。
后续在去除与有机材料膜206材料相同的有机材料层之后，暴露出形成的侧墙层表面，为此要求所述去除有机材料层的工艺对鳍部201以及侧墙层的刻蚀速率很小甚至为零。
本实施例中，所述有机材料膜206的材料为有机抗反射材料，例如底部有机抗反射材料或顶部有机抗反射材料。采用旋转涂覆工艺形成所述有机材料膜206。
请参考图9，去除高于鳍部201顶部的侧墙膜205(参考图8)以及有机材料膜206(参考图8)，形成覆盖于鳍部201侧壁表面以及隔离层202表面的侧墙层215、以及位于侧墙层215表面的有机材料层216。
具体的，采用化学机械研磨工艺，研磨去除高于鳍部201顶部的侧墙膜205以及有机材料膜206，至暴露出鳍部201顶部表面。
由于本实施例采用化学机械研磨工艺去除高于鳍部201顶部的侧墙膜205以及有机材料膜206，以形成覆盖于鳍部201侧壁表面和隔离层202表面的侧墙层215，所述方法能够避免干法刻蚀工艺形成侧墙层造成的鳍部顶部具有V型沟槽的缺陷，使得形成侧墙层215之后的鳍部201顶部表面平整。并且，即使所述化学机械研磨工艺会研磨去除部分厚度的鳍部201，研磨后的鳍部201仍将具有平整的顶部表面。
请参考图10，去除所述有机材料层216(参考图9)，暴露出侧墙层215表面。
在一个具体实施例中，采用灰化工艺去除所述有机材料层216。
采用本实施例提供的方法，形成的侧墙层215既位于鳍部201侧壁表面，还覆盖于隔离层202表面，因此所述侧墙层215既起到保护鳍部201侧壁的作用，还起到进一步防止后续的选择性氮化处理工艺对隔离层202造成氮化，使得隔离结构具有良好的隔离性能。并且位于隔离层202表面的侧墙层215还起到防止去除有机材料层216的工艺对隔离层202造成损失的作用。
在其他实施例中，如图11所示，形成的侧墙层215也可以位于鳍部201侧壁表面和部分隔离层202表面。具体的，形成侧墙层215的工艺步骤包括：形成覆盖于隔离层202表面、鳍部201的顶部表面和侧壁表面的侧墙膜；采用无掩膜刻蚀工艺，回刻蚀去除位于鳍部201顶部表面以及部分隔离层202表面的侧墙膜，形成覆盖于鳍部201的侧壁表面以及部分隔离层202表面的侧墙层2015。
采用回刻蚀工艺以形成覆盖于鳍部侧壁表面的侧墙层时，有可能会对鳍部顶部表面造成过刻蚀，使得鳍部顶部表面具有V型沟槽，然而所述V型沟槽的尺寸几乎可以忽略不计；并且后续具有将部分厚度的鳍部进行选择性氮化处理以形成半导体氮化层、以及去除形成的半导体氮化层的工艺步骤，所述工艺步骤不会增大鳍部顶部的V型沟槽尺寸，甚至在经历所述工艺步骤之后能够使剩余的鳍部顶部表面变得平整。
请参考图12，对所述鳍部201的顶部表面进行选择性氮化处理，将部分厚度的鳍部201转化为半导体氮化层207。
在进行选择性氮化处理过程中，隔离层202的材料保持不变。本实施例中由于鳍部201的材料为硅，隔离层202的材料为氧化硅，侧墙层215的材料为氧化硅或氮氧化硅，那么形成的半导体氮化层207的材料为氮化硅。
由于鳍部201顶部各区域进行选择性氮化处理的程度相同，为此形成的半导体氮化层207厚度均匀，使得剩余的鳍部201具有平整顶部表面。
采用含氮等离子体进行所述选择性氮化处理。具体的，将含氮气体进行等离子体化以形成含氮气体，含氮气体为N2和Ar的组合、N2和He的组合、或者N2。
所述选择性氮化处理对鳍部201材料的氮化速率大于对隔离层202材料的氮化速率。
本实施例中，所述选择性氮化处理仅对鳍部201的材料进行氮化，而对侧墙层215和隔离层202无氮化能力，使得在选择性氮化处理过程中，隔离层202的材料保持不变。这是由于：在一定条件下，氧原子与硅原子的结合能力大于氮原子与硅原子的结合能力，因此硅氧键比硅氮键更加的稳定，使得选择性氮化处理仅对材料为硅的鳍部201进行氮化，而对材料为氧化硅或氮氧化硅的侧墙层215无氮化能力，对材料为氧化硅的隔离层202无氮化能力。
并且，由于隔离层202中含有大量的Si-O键，Si-O键键能约为4.7ev，而鳍部201中含有大量的Si-Si键，Si-Si键键能约为2.3ev，因此使Si-O键断裂所需的能量明显与使Si-Si键断裂所需的能量不同，通过控制选择性氮化处理提供的等离子体氮的能量，能够选择性的仅使Si-Si键断裂，而Si-O键保持不变，从而实现选择性氮化处理，所述选择性氮化处理仅对鳍部201进行氮化，对隔离层202不会进行氮化。
另外，鳍部201中还含有Si-H键，Si-H键键能约为3.3ev，同样的能够选择性的使Si-H键断裂后重组形成Si-N键以及N-H键，而Si-O键保持不变，实现选择性氮化处理。
经研究发现，当改变选择性氮化处理腔室的压强时，能够改变选择性氮化处理对Si-Si键和对Si-O键的氮化能力。当选择性氮化处理腔室的压强为0.1托至20托时，选择性氮化处理对Si-Si键的氮化能力明显大于对Si-O键的氮化能力，使得选择性氮化能力对鳍部201顶部进行氮化，而对隔离层202或者侧墙层215的氮化能力微弱。
特别的，当选择性氮化处理腔室的压强为1托至10托时，选择性氮化处理对Si-O键的氮化能力接近于零，从而防止选择性氮化处理对隔离层202和侧墙层215进行了氮化，避免后续去除半导体氮化层207的工艺对隔离层202和侧墙层215造成刻蚀。
本实施例中，采用微波方法(microwave)或电感耦合方法(ICP，inductivecoupled high frequency plasma)，形成含氮等离子体。
所述含氮等离子体提供的能量大于Si-Si键的键能小于Si-O键的键能，以使Si-Si键断裂后形成Si-N键，而Si-O键保持不变；或者含氮等离子体提供的能量大于Si-H键键能小于Si-O键键能，那么选择性氮化处理除对鳍部201内的Si-Si键进行氮化外，会对鳍部201内的Si-H键进行氮化，部分厚度的鳍部201的氮化程度更大，形成的半导体氮化层207内的氮原子含量更高，后续更容易去除半导体氮化层207。
在一个实施例中，利用微波方法进行所述选择性氮化处理的工艺参数为：反应气体为N2，N2流量为50sccm至500sccm，腔室温度为300摄氏度至500摄氏度，腔室压强为1托至10托，源功率为0瓦至1000瓦。所述工艺参数有利于形成厚度均匀的半导体氮化层207。
在一个具体实施例中，所述选择性氮化处理的时长为5秒至300秒。
在其他实施例中，如图13所示，通过回刻蚀工艺形成的侧墙层215，所述侧墙层215仅位于鳍部201侧壁表面和部分隔离层202表面，部分的隔离层202表面暴露在选择性氮化处理环境中，但是在选择性氮化处理过程中，隔离层202的材料仍然保持不变。这是由于：隔离层202的材料为氧化硅，在一定环境下，硅原子和氧原子的结合能力大于硅原子和氮原子的结合能力，使得硅氧键比硅氮键更加稳定，因此所述选择性氮化处理难以对隔离层202进行氮化，使得隔离层202的材料性能保持不变，能够防止后续的湿法刻蚀工艺对隔离层202造成刻蚀。具体的，有关选择性氮化处理的工艺参数可参看前述说明，在此不再赘述。
请参考图14，采用湿法刻蚀工艺刻蚀去除所述半导体氮化层207(如图13所示)，以使相邻侧墙层215和剩余的鳍部201之间构成开口208。
所述湿法刻蚀工艺对半导体氮化层207的刻蚀速率较大，而对侧墙层215和隔离层202的刻蚀速率几乎为零。
本实施例中，所述湿法刻蚀工艺的刻蚀液体为磷酸溶液，其中，磷酸溶液的温度为120摄氏度至180摄氏度，湿法刻蚀工艺的刻蚀时长为5秒至10分钟。
以所述剩余的鳍部201的顶部表面作为刻蚀停止位置，当暴露出鳍部201的顶部表面时，停止所述湿法刻蚀。在湿法刻蚀过程中，所述半导体氮化层207表面能够充分的接触刻蚀溶液，且侧墙层215对位于鳍部201顶部表面的半导体氮化层207表面接触刻蚀溶液的能力无影响，使得湿法刻蚀工艺位于鳍部201顶部表面的半导体氮化层207的刻蚀速率均匀；并且由于侧墙层215的保护作用，鳍部201顶部表面的半导体氮化层207只能从鳍部201顶部往下刻蚀，直至暴露出鳍部201的顶部表面。同时，由前述分析可知位于半导体氮化层207下方的剩余的鳍部201也具有平整的顶部表面。
综合上述优势，本实施例中剩余鳍部201顶部表面平坦，使得开口208具有良好的底部形貌，有利于后续在所述鳍部201顶部表面形成质量较高的应力层。
并且，由于前述在选择性氮化处理过程中，选择性氮化处理对侧墙层215几乎没有氮化能力，能够避免所述湿法刻蚀工艺对侧墙层215造成刻蚀，使得侧墙层215对剩余鳍部201的保护作用足够的强，防止剩余鳍部201侧壁被暴露出来。
在其他实施例中，如图13所示，当侧墙层215仅位于鳍部201侧壁表面和部分隔离层202表面时，部分隔离层202暴露在湿法刻蚀环境中；然而同样的，由于选择性氮化处理对隔离层202几乎没有氮化能力，因此隔离层202的材料性能保持不变，使得湿法刻蚀工艺不会对隔离层202进行刻蚀，从而使得隔离层202保持有良好的电隔离作用。
本实施例以进行一次选择性氮化处理为例作示范性说明，在其他实施例中，也可以重复进行若干次选择性氮化处理，且在每一次选择性氮化处理之后，采用湿法刻蚀工艺刻蚀去除形成的半导体氮化层，直至相邻侧墙层和剩余的鳍部之间构成的开口达到预定目标值。
如图13所示，当侧墙层215仅位于鳍部201侧壁表面和部分隔离层202表面是，侧墙层215是经由回刻蚀工艺形成的，所述回刻蚀工艺可能会在鳍部201顶部形成V型沟槽；然而由于湿法刻蚀工艺对形成的半导体氮化层207的刻蚀速率均匀，因此所述湿法刻蚀工艺不会加剧V型沟槽的问题，使得剩余的鳍部201顶部表面的V型沟槽尺寸在应力层生长工艺能够接受的范围。特别的，在重复进行选择性氮化处理以形成半导体氮化层207、去除形成的半导体氮化层207的工艺过程中，剩余的鳍部201顶部的V型沟槽尺寸将逐渐变小，甚至能够使剩余的鳍部201获得平整的顶部表面。
请参考图15，在所述开口208(参考图14)内填充应力层209。
作为一个实施例，待形成的鳍式场效应管为PMOS器件时，所述应力层209的材料为SiGe或SiGeB，所述应力层209能够对栅极结构下方的作为沟道区域的鳍部201产生压应力作用，从而提高沟道区域内的空穴迁移率，提高P型鳍式场效应管的性能。
作为另一实施例，待形成的鳍式场效应管为NMOS器件时，所述应力层209的材料为SiC或SiCP，所述应力层209能够对栅极结构下方的作为沟道区域的鳍部201产生拉应力作用，从而提高沟道区域内的电子迁移率，提高N型鳍式场效应管的性能。
采用选择性外延工艺在鳍部201的顶部表面形成应力层209。本实施例以所述应力层209的材料为SiGe为例做示范性说明，所述选择性外延工艺的反应温度为600℃～1100℃，压强为1托～500托，采用硅源和锗源气体反应形成SiGe，其中，硅源气体是SiH4或SiH2Cl2，锗源气体为GeH4，还包括HCl气体以及H2，其中硅源气体、锗源气体、HCl的流量均为1sccm～1000sccm，H2的流量是0.1slm～50slm。
由于锗硅晶体在各个方向上的生长速率不同，所以最终形成的应力层209的剖面形状近似为五边形。由于开口208具有良好的底部形貌，所述开口208底部表面平坦，所以形成的应力层209具有较高的沉积质量。
而现有技术中，开口底部表面具有较大的V型沟槽，导致形成的应力层的质量低下。
形成所述应力层209之后，可以对所述应力层209进行掺杂离子注入，本实施例中，所述掺杂离子作为P型离子，例如B、Ga或In。在本发明的其他实施例中，也可以在形成所述应力层209的过程中，采用原位掺杂工艺，在外延过程中通入掺杂气体，形成具有掺杂离子的应力层209。
在本发明的其他实施例中，所述应力层的材料也可以是SiC，所述应力层可以具有N型掺杂离子，例如P、As或Sb。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供衬底，所述衬底表面形成有若干分立的鳍部；
在所述衬底表面形成隔离层，所述隔离层顶部低于所述鳍部顶部且覆盖于鳍部的部分侧壁表面；
形成覆盖于鳍部侧壁表面的侧墙层，且所述侧墙层暴露出鳍部的顶部表面；
对所述鳍部的顶部进行选择性氮化处理，将部分厚度的鳍部转化为氮化层；
采用湿法刻蚀工艺刻蚀去除所述氮化层，以使相邻侧墙层和剩余的鳍部之间构成开口；
在所述开口内填充应力层。
2.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述选择性氮化处理对鳍部材料的氮化速率大于对隔离层材料的氮化速率。
3.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，在所述选择性氮化处理过程中，隔离层的材料保持不变。
4.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述鳍部的材料为硅；所述隔离层的材料为氧化硅。
5.如权利要求4所述的鳍式场效应管的形成方法，其特征在于，所述氮化层的材料为氮化硅；所述侧墙层的材料为氧化硅或氮氧化硅。
6.如权利要求4所述的鳍式场效应管的形成方法，其特征在于，所述选择性氮化处理的腔室压强为0.1托至20托。
7.如权利要求4所述的鳍式场效应管的形成方法，其特征在于，所述选择性氮化处理工艺中，采用微波方法或电感耦合方法，形成含氮等离子体。
8.如权利要求7所述的鳍式场效应管的形成方法，其特征在于，所述含氮等离子体提供的能量大于Si-Si键的键能、小于Si-O键的键能。
9.如权利要求7所述的鳍式场效应管的形成方法，其特征在于，利用微波方法进行所述选择性氮化处理的工艺参数为：反应气体为N2，N2流量为50sccm至500sccm，腔室温度为300摄氏度至500摄氏度，腔室压强为1托至10托，源功率为0瓦至1000瓦。
10.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用含氮等离子体进行所述选择性氮化处理。
11.如权利要求10所述的鳍式场效应管的形成方法，其特征在于，将含氮气体进行等离子体化以形成含氮等离子体，含氮气体为N2和Ar的组合、N2和He的组合、或者N2。
12.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀液体为磷酸溶液，其中，磷酸溶液的温度为120摄氏度至180摄氏度，湿法刻蚀工艺的刻蚀时长为5秒至10分钟。
13.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，重复进行若干次选择性氮化处理，且在每一次选择性氮化处理之后，采用湿法刻蚀工艺刻蚀去除形成的氮化层，直至相邻侧墙层和剩余的鳍部之间构成的开口深度达到预定目标值。
14.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述侧墙层除位于鳍部的侧壁表面外，还覆盖于隔离层表面。
15.如权利要求14所述的鳍式场效应管的形成方法，其特征在于，形成所述侧墙层的工艺步骤包括：形成覆盖于隔离层表面、鳍部的顶部表面和侧壁表面的侧墙膜；在所述侧墙膜表面形成有机材料膜，且所述有机材料膜顶部高于侧墙膜顶部；研磨去除高于鳍部顶部的侧墙膜以及有机材料膜，形成覆盖于鳍部的侧壁表面以及隔离层表面的侧墙层、以及位于侧墙层表面的有机材料层，所述侧墙层、有机材料层与鳍部顶部齐平；去除所述有机材料层。
16.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述侧墙层位于鳍部侧壁表面和部分隔离层表面。
17.如权利要求16所述的鳍式场效应管的形成方法，其特征在于，形成所述侧墙层的工艺步骤包括：形成覆盖于隔离层表面、鳍部的顶部表面和侧壁表面的侧墙膜；采用无掩膜刻蚀工艺，回刻蚀去除位于鳍部顶部表面以及部分隔离层表面的侧墙膜，形成覆盖于鳍部的侧壁表面以及部分隔离层表面的侧墙层。
18.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用外延工艺形成所述应力层。
19.如权利要求18所述的鳍式场效应管的形成方法，其特征在于，所述应力层的材料为SiGe、SiGeB、SiC或SiCP。
20.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，在形成所述侧墙层之前，在所述隔离层表面形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部表面和侧壁表面；然后再形成所述侧墙层，所述侧墙层覆盖于鳍部的侧壁表面。
CN201410734651.3A 2014-12-04 2014-12-04 鳍式场效应管的形成方法 Active CN105719969B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410734651.3A CN105719969B (zh) 2014-12-04 2014-12-04 鳍式场效应管的形成方法
US14/959,008 US9570589B2 (en) 2014-12-04 2015-12-04 FINFET semiconductor device and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410734651.3A CN105719969B (zh) 2014-12-04 2014-12-04 鳍式场效应管的形成方法

Publications (2)

Publication Number Publication Date
CN105719969A CN105719969A (zh) 2016-06-29
CN105719969B true CN105719969B (zh) 2019-01-22

Family

ID=56095067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410734651.3A Active CN105719969B (zh) 2014-12-04 2014-12-04 鳍式场效应管的形成方法

Country Status (2)

Country Link
US (1) US9570589B2 (zh)
CN (1) CN105719969B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102447178B1 (ko) * 2015-09-01 2022-09-26 삼성전자주식회사 반도체 장치의 제조 방법
US9425108B1 (en) * 2015-12-05 2016-08-23 International Business Machines Corporation Method to prevent lateral epitaxial growth in semiconductor devices
US9589829B1 (en) * 2015-12-29 2017-03-07 Globalfoundries Inc. FinFET device including silicon oxycarbon isolation structure
US9793169B1 (en) 2016-06-07 2017-10-17 Globalfoundries Inc. Methods for forming mask layers using a flowable carbon-containing silicon dioxide material
CN107591436B (zh) * 2016-07-07 2020-07-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN107958873B (zh) * 2016-10-18 2020-11-27 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN109087892B (zh) * 2017-06-14 2023-03-21 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN109300845A (zh) 2017-07-25 2019-02-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111755515A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
US11605727B2 (en) * 2021-03-31 2023-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646599A (zh) * 2012-04-09 2012-08-22 北京大学 一种大规模集成电路中FinFET的制备方法
CN103383918A (zh) * 2012-05-04 2013-11-06 联华电子股份有限公司 具有金属栅极的半导体结构及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
KR100598099B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법
US6960509B1 (en) * 2004-06-30 2005-11-01 Freescale Semiconductor, Inc. Method of fabricating three dimensional gate structure using oxygen diffusion
US7151018B1 (en) * 2004-11-15 2006-12-19 Kla-Tencor Technologies Corporation Method and apparatus for transistor sidewall salicidation
US7560344B2 (en) * 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same
US8664060B2 (en) * 2012-02-07 2014-03-04 United Microelectronics Corp. Semiconductor structure and method of fabricating the same
US20130270638A1 (en) * 2012-04-13 2013-10-17 International Business Machines Corporation Strained soi finfet on epitaxially grown box
US8969155B2 (en) * 2013-05-10 2015-03-03 International Business Machines Corporation Fin structure with varying isolation thickness
US9847404B2 (en) * 2013-07-06 2017-12-19 Semiwise Limited Fluctuation resistant FinFET
US9082851B2 (en) * 2013-11-22 2015-07-14 International Business Machines Corporation FinFET having suppressed leakage current
US9324830B2 (en) * 2014-03-27 2016-04-26 International Business Machines Corporation Self-aligned contact process enabled by low temperature
US20160035891A1 (en) * 2014-07-31 2016-02-04 Qualcomm Incorporated Stress in n-channel field effect transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646599A (zh) * 2012-04-09 2012-08-22 北京大学 一种大规模集成电路中FinFET的制备方法
CN103383918A (zh) * 2012-05-04 2013-11-06 联华电子股份有限公司 具有金属栅极的半导体结构及其制作方法

Also Published As

Publication number Publication date
US9570589B2 (en) 2017-02-14
US20160163833A1 (en) 2016-06-09
CN105719969A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN105719969B (zh) 鳍式场效应管的形成方法
CN105470132B (zh) 鳍式场效应管的形成方法
CN106684144B (zh) 半导体结构的制造方法
US7494884B2 (en) SiGe selective growth without a hard mask
US10243060B2 (en) Uniform low-k inner spacer module in gate-all-around (GAA) transistors
US7332439B2 (en) Metal gate transistors with epitaxial source and drain regions
KR101600553B1 (ko) 에피택셜 성장된 스트레스-유도 소오스 및 드레인 영역들을 가지는 ｍｏｓ 디바이스들의 제조 방법
KR101607371B1 (ko) 반도체 디바이스 형성 방법
US20120273847A1 (en) Integrated circuit device with well controlled surface proximity and method of manufacturing same
KR20130061616A (ko) 고밀도 게이트 디바이스 및 방법
TW201137985A (en) Multi-gate semiconductor device with self-aligned epitaxial source and drain
US20070295989A1 (en) Strained semiconductor device and method of making same
US8466496B2 (en) Selective partial gate stack for improved device isolation
CN106486350B (zh) 半导体结构的形成方法
CN105448730B (zh) 半导体结构及其形成方法
CN105261566B (zh) 半导体结构的形成方法
CN103730404B (zh) 浅沟槽隔离的制造方法
US10763328B2 (en) Epitaxial semiconductor material grown with enhanced local isotropy
CN109148296A (zh) 半导体结构及其形成方法
TWI585861B (zh) 具有磊晶成長之應力引發源極與汲極區之金氧半導體裝置的製造方法
CN105448723B (zh) 半导体器件及其形成方法
CN107591364A (zh) 半导体结构及其形成方法
CN106558493A (zh) 鳍式场效应管的形成方法
CN109103102A (zh) 半导体结构及其形成方法
CN108074870A (zh) 晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant