CN105717829A - 一种解决芯片引脚兼容问题的方法 - Google Patents

一种解决芯片引脚兼容问题的方法 Download PDF

Info

Publication number
CN105717829A
CN105717829A CN201510785173.3A CN201510785173A CN105717829A CN 105717829 A CN105717829 A CN 105717829A CN 201510785173 A CN201510785173 A CN 201510785173A CN 105717829 A CN105717829 A CN 105717829A
Authority
CN
China
Prior art keywords
pin
chip
configuration
compatibility
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510785173.3A
Other languages
English (en)
Inventor
乔爱国
刘光彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipsea Technologies Shenzhen Co Ltd
Original Assignee
Chipsea Technologies Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsea Technologies Shenzhen Co Ltd filed Critical Chipsea Technologies Shenzhen Co Ltd
Priority to CN201510785173.3A priority Critical patent/CN105717829A/zh
Publication of CN105717829A publication Critical patent/CN105717829A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25341—Single chip programmable controller

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种解决芯片引脚兼容问题的方法，该方法首先设置引脚配置模式，根据对需要引脚兼容的芯片总数定义相应总数的引脚配置模式；然后根据引脚配置模式，对引脚的位置进行定义；再设置一系列控制开关于引脚之前，以对引脚位置进行切换。本发明通过对不同芯片的引脚进行模式配置，能够重新对芯片的引脚进行定义和位置配置，可以兼容多种芯片引脚，最大限度地利用芯片资源。也提高了芯片的利用率，降低了产品的成本。

Description

一种解决芯片引脚兼容问题的方法
技术领域
本发明属于集成电路的技术领域，特别涉及芯片的不同引脚兼容的方法。
背景技术
在芯片应用中，不同的厂商均有自己的产品，因此对同一的应用往往具有很多可选择的芯片，这些芯片引脚功能的定义的位置总会有不同的差异，也就是说：一方面芯片面临的应用领域细分越来越强，同时下游的方案商或者终端大厂越来越倾向于定制自己的芯片，引脚要有别于同业的竞争对手；一方面芯片设计公司为了降低研发成本，一款芯片的功能可以覆盖几个细分市场，但往往面临每个细分市场对芯片引脚的定义和顺序有所差别，这就带来很多浪费和不兼容的问题。
专利申请201510107700.5提供了一种芯片引脚复用的方法及***，所述方法应用于时序控制板中，通过所述时序控制板上预设的启动时空闲的引脚来选择机芯板的分区；其中，所述预设的启动时空闲的引脚作为分区设定的引脚；所述方法包括：所述时序控制板启动后，接收所述机芯板发送的分区类别；根据所述分区类别，设置所述启动时空闲的引脚的相应状态；所述时序控制板侦测所述空闲的引脚的所述状态；根据侦测到的所述状态，所述时序控制板将接收方式设定为所述机芯板相应分区的接收方式。该方法通过时序控制板来控制引脚的状态，只能复用部分引脚，并不适应于不同芯片之间的引脚兼容。
发明内容
为解决上述问题，本发明的目的在于提供一种解决芯片引脚兼容问题的方法，该方法能够兼容多种芯片引脚，以最大限度地利用芯片资源。
本发明的另一个目的在于提供一种解决芯片引脚兼容问题的方法，该方法能够有效地利用多种芯片的引脚，提高芯片的利用效率，降低成本。
为实现上述目的，本发明的技术方案如下。
一种解决引脚兼容性问题的方法，其特征在于该方法首先设置引脚配置模式，根据对需要引脚兼容的芯片总数定义相应总数的引脚配置模式；然后根据引脚配置模式，对引脚的位置进行定义；再设置一系列控制开关于引脚之前，以对引脚位置进行切换。
每种引脚配置模式对应兼容一种芯片引脚图，所述芯片引脚图就是芯片中各个引脚的配置位置图。
每种引脚配置模式通过控制开关使得不同功能定义的输入输出功能口所属的数字输入线、数字输出线、控制线、模拟输入或输出线指向需要兼容芯片引脚图的对应引脚的数字输入线、数字输出线、控制线、模拟输入或输出线。
所述的芯片的配置过程如下：
101、芯片上电。
102、芯片上电复位结束后，首先使能时钟和NVM存储单元。
103、芯片在时钟模块和NVM模块打开后，数字模块复位解除，数字部分首先从NVM存储单元读取芯片配置信息，更新芯片配置寄存器。
该寄存器的值只有在第一次芯片上电后才会更新值，芯片掉电数据才会丢失。
104、芯片在读取配置信息后，开始正常执行。
本发明通过对不同芯片的引脚进行模式配置，能够重新对芯片的引脚进行定义和位置配置，可以兼容多种芯片引脚，最大限度地利用芯片资源。也提高了芯片的利用率，降低了产品的成本。
附图说明
图1是本发明所实施的芯片引脚配置原理示意图。
图2是本发明所实施的引脚配置示意图。
图3为本发明所实现的芯片控制流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参照图1、图2所示，为本发明所实施的一种解决芯片引脚兼容问题的方法，该方法首先设置引脚配置模式，根据对需要引脚兼容的芯片总数定义相应总数的引脚配置模式；然后根据引脚配置模式，对引脚的位置进行定义；再设置一系列控制开关于引脚之前，以对引脚位置进行切换。
图1中上面左侧的A是第一种芯片的引脚配置情况，上面右侧的B是第二种芯片的引脚配置情况，使用本发明采用C的方式，可以同时封装成兼容第一种芯片A和第二种芯片B的两种芯片(图中下部)。
图1C方式只是举例了最简单的一个同时兼容两种芯片的实际用例。
结合图2所示，说明了C方式实际兼容A和B两种封装形式芯片的内部连接关系。
如图2所示MOD1、MOD2代表不同的配置模式下对应的控制信号线。对于引脚的具体配置，每种引脚配置模式通过控制开关使得不同功能定义的输入输出功能口所属的数字输入线、数字输出线、控制线、模拟输入或输出线指向需要兼容芯片引脚图的对应引脚的数字输入线、数字输出线、控制线、模拟输入或输出线。
PT1.1、PT5.1、PT3.3代表不同功能的IO口。
如图所示PIN1、PIN2、～PIN20代表芯片的引脚位置，也对应芯片封装引脚的位置。通过控制MOD1、MOD2的接入位置达到控制芯片引脚位置的效果。
为了保证芯片的正常使用，在***板上上电后芯片自动进入某种配置模式。芯片配置模式的保存可以采取熔丝的形式、OTP或其他存储器预先写值的形式等。
具体的芯片内部工作流程如图3所示。
101、芯片上电。
102、芯片上电复位结束后，首先使能时钟和NVM存储单元。
103、芯片在时钟模块和NVM模块打开后，数字模块复位解除，数字部分首先从NVM存储单元读取芯片配置信息，更新芯片配置寄存器。(该寄存器的值只有在第一次芯片上电后才会更新值，芯片掉电数据才会丢失)
104、芯片在读取配置信息后，开始正常执行。
本发明通过对不同芯片的引脚进行模式配置，能够重新对芯片的引脚进行定义和位置配置，可以兼容多种芯片引脚，最大限度地利用芯片资源。也提高了芯片的利用率，降低了产品的成本。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种解决引脚兼容性问题的方法，其特征在于该方法首先设置引脚配置模式，根据对需要引脚兼容的芯片总数定义相应总数的引脚配置模式；然后根据引脚配置模式，对引脚的位置进行定义；再设置一系列控制开关于引脚之前，以对引脚位置进行切换。
2.如权利要求1所述的解决引脚兼容性问题的方法，其特征在于每种引脚配置模式对应兼容一种芯片引脚图，所述芯片引脚图就是芯片中各个引脚的配置位置图。
3.如权利要求1所述的解决引脚兼容性问题的方法，其特征在于每种引脚配置模式通过控制开关使得不同功能定义的输入输出功能口所属的数字输入线、数字输出线、控制线、模拟输入或输出线指向需要兼容芯片引脚图的对应引脚的数字输入线、数字输出线、控制线、模拟输入或输出线。
4.如权利要求1所述的解决引脚兼容性问题的方法，其特征在于所述的芯片的配置过程如下：
101、芯片上电；
102、芯片上电复位结束后，首先使能时钟和NVM存储单元；
103、芯片在时钟模块和NVM模块打开后，数字模块复位解除，数字部分首先从NVM存储单元读取芯片配置信息，更新芯片配置寄存器；
104、芯片在读取配置信息后，开始正常执行。
CN201510785173.3A 2015-11-16 2015-11-16 一种解决芯片引脚兼容问题的方法 Pending CN105717829A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510785173.3A CN105717829A (zh) 2015-11-16 2015-11-16 一种解决芯片引脚兼容问题的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510785173.3A CN105717829A (zh) 2015-11-16 2015-11-16 一种解决芯片引脚兼容问题的方法

Publications (1)

Publication Number Publication Date
CN105717829A true CN105717829A (zh) 2016-06-29

Family

ID=56145040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510785173.3A Pending CN105717829A (zh) 2015-11-16 2015-11-16 一种解决芯片引脚兼容问题的方法

Country Status (1)

Country Link
CN (1) CN105717829A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108388531A (zh) * 2018-02-09 2018-08-10 深圳国微技术有限公司 一种芯片及其管脚复用方法
CN112927747A (zh) * 2021-04-22 2021-06-08 中科一芯科技(深圳)有限公司 一种嵌入式存储芯片打线导致芯片失效的解决方法
CN113268026A (zh) * 2021-05-20 2021-08-17 无锡矽杰微电子有限公司 一种mcu芯片的管脚配置方法和mcu芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080204131A1 (en) * 2007-02-23 2008-08-28 Roberts Douglas H Vacuum tube replacement device, circuit and system
CN101329663A (zh) * 2008-07-31 2008-12-24 炬力集成电路设计有限公司 一种实现管脚分时复用的装置及方法
CN203675086U (zh) * 2013-12-31 2014-06-25 上海贝岭股份有限公司 一种芯片引脚复用电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080204131A1 (en) * 2007-02-23 2008-08-28 Roberts Douglas H Vacuum tube replacement device, circuit and system
CN101329663A (zh) * 2008-07-31 2008-12-24 炬力集成电路设计有限公司 一种实现管脚分时复用的装置及方法
CN203675086U (zh) * 2013-12-31 2014-06-25 上海贝岭股份有限公司 一种芯片引脚复用电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108388531A (zh) * 2018-02-09 2018-08-10 深圳国微技术有限公司 一种芯片及其管脚复用方法
CN112927747A (zh) * 2021-04-22 2021-06-08 中科一芯科技(深圳)有限公司 一种嵌入式存储芯片打线导致芯片失效的解决方法
CN112927747B (zh) * 2021-04-22 2021-09-21 中科一芯科技(深圳)有限公司 一种嵌入式存储芯片打线导致芯片失效的解决方法
CN113268026A (zh) * 2021-05-20 2021-08-17 无锡矽杰微电子有限公司 一种mcu芯片的管脚配置方法和mcu芯片
CN113268026B (zh) * 2021-05-20 2023-02-28 无锡矽杰微电子有限公司 一种mcu芯片的管脚配置方法

Similar Documents

Publication Publication Date Title
US11144678B2 (en) System with secure SoC connections among IP and multiple GPIOs, and corresponding method
CN107438944B (zh) 电动机控制装置的定制方法和电动机控制装置
TWI409643B (zh) 主機板及其ｐｃｉｅ埠動態配置方法
CN113396565B (zh) 一种控制方法及装置
CN105717829A (zh) 一种解决芯片引脚兼容问题的方法
CN1932789B (zh) 利用usb和外设部件互连功能的增强ccid电路和***
CN108388531A (zh) 一种芯片及其管脚复用方法
US10564858B2 (en) Data storage device with selective connection to non-volatile memories
CN101729262B (zh) 非网管型交换机的配置方法和非网管型交换机
US9728520B2 (en) Enhanced flash chip and method for packaging chip
US9836236B2 (en) SPI interface enhanced flash chip and chip packaging method
CN109032701A (zh) 一种更新散热策略参数的方法、装置及受控终端
KR100971406B1 (ko) 플래시 메모리 컨트롤러를 구성하기 위한 디바이스 및 방법
EP2621244B1 (en) User identification card, terminal, and related processing method
CN106899774B (zh) 终端modem软件的动态适配方法及动态适配装置
JP2013109747A (ja) メモリデバイスに対する電力制御
CN110471811B (zh) 一应用于输入输出接口配置的控制***
CN107544819B (zh) 一种用于可编程器件的业务实现方法、装置和通信终端
CN109375543A (zh) Dvs电压管理装置、***及方法、存储介质、计算机设备
CN109189638A (zh) 一种gpu驱动检测方法、装置、终端及存储介质
US7789312B2 (en) Multi-chip card
CN101226481B (zh) 一种加载现场可编程门阵列的方法、装置及***
US9778941B2 (en) Substrate processing system, storage medium and method of registering new device
CN112071352A (zh) 非易失型闪存降低读电流的方法、电路、存储介质和终端
CN105224239A (zh) 一种flash存储器和存储***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160629

RJ01 Rejection of invention patent application after publication