CN105702562A - 使用化学剥离方法的iii族氮化物基板的制备方法 - Google Patents

使用化学剥离方法的iii族氮化物基板的制备方法 Download PDF

Info

Publication number
CN105702562A
CN105702562A CN201610008741.3A CN201610008741A CN105702562A CN 105702562 A CN105702562 A CN 105702562A CN 201610008741 A CN201610008741 A CN 201610008741A CN 105702562 A CN105702562 A CN 105702562A
Authority
CN
China
Prior art keywords
iii nitride
iii
layer
iii group
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610008741.3A
Other languages
English (en)
Other versions
CN105702562B (zh
Inventor
朱秦佑
白宗协
朴炯兆
李尚宪
丁铎
金孳姢
吴和燮
郑泰勳
金润硕
田大祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Photonics Technology Institute
Original Assignee
Korea Photonics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Photonics Technology Institute filed Critical Korea Photonics Technology Institute
Publication of CN105702562A publication Critical patent/CN105702562A/zh
Application granted granted Critical
Publication of CN105702562B publication Critical patent/CN105702562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)

Abstract

本发明具体例中公开的非极性或半极性Ⅲ族氮化物层，可用于各种电子元件的基板上，不仅可以缓解或消除现有极性Ⅲ族氮化物基板的问题，而且可以通过化学剥离方法制备。

Description

使用化学剥离方法的III族氮化物基板的制备方法
本申请要求2010年11月8日提交的韩国专利申请10-2010-0110517的优先权；本申请是申请日为2011年11月4日、发明名称为“使用化学剥离方法的Ⅲ族氮化物基板的制备方法”的中国专利申请No.201180047509.6的分案申请。
技术领域
本发明涉及一种Ⅲ族氮化物基板的制备方法。更具体地，本发明涉及一种使用化学剥离(chemimalliftoff：CLO)方法来制备非极性(non-polar)或半极性(semi-polar)Ⅲ族氮化物基板的方法。
背景技术
LED作为半导体发光元件受到广泛关注，其利用化合物半导体的特性被应用在背景光光源、表示光源、普通光源和全彩显示屏等中。作为这种LED材料，已知的具代表性的材料有GaN(氮化镓，GalliumNitride)、AlN(氮化铝，AluminumNitride)、InN(氮化铟IndiumNitride)等Ⅲ-Ⅴ族氮化物半导体，上述材料因直接具有过渡型的大的能带隙(bandgap)，因此具有适合于光电子装置的特性，例如根据氮化物组成的不同，几乎可以获得全波长区域的光。因此，利用这种材料的发光元件可以应用于平板显示装置、光通信等多种领域中。
这种装置通常在基板上通过分子束外延(MBE)、金属有机化学气相沉积(MOCVD，metalorganicchemicalvapordeposition)、氢化物气相外延(HVPE，hydridevaporphaseepitaxy)等生长方式生长为薄膜形态。
但是，以GaN为代表的Ⅲ族氮化物为基础的半导体通常使用c-面(c-plane)基板(例如，蓝宝石基板)在(0001)面上制备元件结构，在这种情况下，向生长方向(0001)将形成自发极化(spontaneouspolarization)。特别地，具有InGaN/GaN代表性量子阱结构的LED在(0001)面上生长结构的情况下，在量子阱结构中会发生因晶格失配等引起的内部应变(strain)，由此会产生压电电场(piezoelectricfields)，从而引起量子束缚斯塔克效应(quantum-confinedStarkeffect；QCSE)，因此在提高内部量子效率方面存在限制。
对这种现象具体说明如下，Ⅲ族氮化物，特别是GaN及其合金(例如，InN和/或AlN的合金)在六角纤锌矿结构(hexagonalWUrtzitestructure)中最为稳定，上述结晶结构的结晶互相以120°旋转，对于c-轴表示为均垂直的2或3个均等的基面轴(basalplaneaxes)。
根据上述纤锌矿结晶结构内的Ⅲ族元素及氮原子位置，在与c-轴垂直放置的任意的面中，只含有一种类型的原子。随着向c-轴进行，每个面只可以含有一种类型的原子(Ⅲ族元素或氮)。此时，为了维持电荷中性，例如，对于GaN结晶，只含有氮原子的N-面(N-face)和只含有Ga原子的Ga-面(Ga-face)将位于各自的末端。其结果，Ⅲ族氮化物结晶将随c-轴表现出极性。这种自发极化作为体积物理性质，依赖于结晶的结构及组成。由于上述特性，大部分的GaN系装置向平行于极性c-轴的方向生长。此外，在形成异质结结构时，将产生Ⅲ族氮化物间的大的晶格常数的差异及由于具有相同c轴取向的特性而引起的应力，也会同时引起压电极化(piezoelectricpolarization)现象。
如此地，在Ⅲ族氮化物类光电子及电子元件内通常的c-面量子阱结构中，由压电极化和自发极化现象产生的静电场(electrostaticfield)使量子阱结构的能带结构改变，从而使电子和空穴的分布发生扭曲，将这种由电场导致的电子和空穴的空间分离称为量子子束缚斯塔克效应，这将降低内部量子效率，并诱发发光光谱的红移现象等。
为了缓解上述问题，提出了例如使非极性或半极性Ⅲ族氮化物生长的方案。由于按照上述方案得到的非极性或半极性面含有相同个数的Ⅲ族原子及氮原子，因此表现出电荷中性，其结果为整体结晶不向生长方向分极。但是，在异种基板上生长的非极性Ⅲ族氮化物结晶表现出高缺陷密度，这将导致量子效率降低的问题。
此外，最近为了实现均相外延特性，人们在试图制备Ⅲ族氮化物基板，在蓝宝石基板等异种基板上使厚膜的Ⅲ族氮化物层得到生长后，通过激光剥离(laserliftoff；LLO)方法，从异种基板上分离出生长的Ⅲ族氮化物层，并用作基板。
使用这种激光剥离方式的原因在于，沿c-轴方向生长的通常的氮化物层的表面表现出Ga-极性，因此实质上难以实现湿式蚀刻。但是，由于激光剥离方式需要昂贵的费用，且较为复杂，因此更优选化学剥离方式。
除此之外，即使能够制备用于非极性或半极性基板的Ⅲ族氮化物层，也不易用化学剥离方式将其分离，其原因在于，化学蚀刻过程中，对将被用作基板的Ⅲ族氮化物层也会造成损伤。特别是对适合商用的具有2英寸以上直径的基板进行分离的过程中，这种问题更加突出。
由此，需要一种在利用化学剥离方法的同时，能够缓解极性导致的问题的非极性或半极性Ⅲ族氮化物基板，特别是需要一种制备半极性Ⅲ族氮化物基板的技术。
发明内容
要解决的技术问题
本发明提供一种高品质的非极性或半极性Ⅲ族氮化物基板的制备方法，其不仅能够缓解使用极性氮化物引起的问题，而且可以减少缺陷。
特别地，本发明的目的在于，提供一种通过化学剥离方式来制备非极性或半极性Ⅲ族氮化物基板的制备方法。
技术方案
作为本发明的一个方面，提供一种Ⅲ族氮化物基板的制备方法，其特征在于，其包括以下步骤：a)在提供非极性或半极性外延生长层生长表面的基板上形成第一Ⅲ族氮化物层；b)通过横向生长(lateralgrowth)方式，在所述第一Ⅲ族氮化物层上形成内部形成有1或2个以上空穴的第二Ⅲ族氮化物层；c)在所述第二Ⅲ族氮化物层上形成第三Ⅲ族氮化物层；及d)对所述第二Ⅲ族氮化物层的至少一部分厚度实施化学蚀刻，得到分离的第三Ⅲ族氮化物层；且所述空穴(cavity)里面的至少一个区域表现出N-极性。
作为本发明的第二方面，提供一种Ⅲ族氮化物基板的制备方法，其特征在于，其包括以下步骤：
a)实施各向异性蚀刻(anisotropicetching)，以使得在硅(Si)基板上提供非极性或半极性外延生长层的生长表面；b)在上述蚀刻的硅基板上形成1或2个以上的空穴，并使Ⅲ族氮化物层生长；c)在上述步骤b)中生长的Ⅲ族氮化物层上，形成Ⅲ族氮化物层；及d)对上述步骤b)中生长的Ⅲ族氮化物层的至少一部分厚度实施化学蚀刻，从而分离上述步骤c)中形成的Ⅲ族氮化物层；上述非极性或半极性外延生长层的生长表面具有(111)小平面(facet)，并且上述空穴里面的至少一个区域表现出N-极性。
此外，作为本发明的第三方面，提供一种根据上述两种方法中的任意一种方法制备的基板及利用该基板制备的电子(或光电子)元件。此时，上述电子元件可以例举出发光二极管(LED)、激光二极管(LD)、晶体管等。
有益效果
根据本发明的具体例制备的Ⅲ族氮化物基板作为非极性或半极性基板，能够缓解极性氮化物具有的技术限制，特别是具有能够用化学剥离方式制备的优点。
附图说明
图1(a)是表示GaN结晶结构的非极性面(a-面(a-plane)及m-面(m-plane))的附图；
图1(b)是表示在GaN结晶结构中的半极性面(semi-polarplane)的附图；
图2是表示在本发明的一个具体例中，在基板上形成第一Ⅲ族氮化物层(铸型)的图。
图3是表示在本发明的一个具体例中，在第一Ⅲ族氮化物层上形成屏蔽图案(条纹图案)过程的截面的图；
图4是表示在本发明的一个具体例中，通过横向生长(或过生长)方式，在第一Ⅲ族氮化物层上形成再生长的第二Ⅲ族氮化物层的截面的图；
图5是表示在本发明的一个具体例中，在第二Ⅲ族氮化物层上形成第三Ⅲ族氮化物层的截面的图；
图6是表示在本发明的一个具体例中，对位于下侧的第二Ⅲ族氮化物层实施化学蚀刻，从而分离第三Ⅲ族氮化物层(用于基板)的过程的截面的概略图；
图7是表示根据本发明的一个具体例，在硅基板上形成空穴，并形成非极性或半极性Ⅲ族氮化物层，以此为铸型，在上侧形成厚膜的非极性或半极性Ⅲ族氮化物层的状态的截面的概略图；
图8是表示对根据上述具体例得到的第三Ⅲ族氮化物层进行分离，从而应用在LED元件基板的例子的附图。
图9是表示在本发明的实施例1中，横向生长的第二GaN层(样品1)截面的SEM照片；
图10是表示在本发明的实施例1中，横向生长的第二GaN层(样品2)截面的SEM照片；
图11是表示在本发明的实施例1中，在第一GaN层上，在不具有屏蔽图案的情况下，再生长的第二GaN层(样品3)截面的SEM照片；
图12是表示在本发明的实施例1中，横向生长的第二GaN层(样品4)截面的SEM照片；
图13是表示在本发明的实施例1中，在样品2上，通过HVPE形成厚膜的第三GaN层截面的SEM照片；及
图14(a)～图14(c)是分别表示在本发明的实施例1中，将作为蚀刻液的熔融KOH的温度维持在550℃下，实施60秒的化学蚀刻时，根据所述蚀刻时间的第二GaN层变化的SEM照片。
附图标记说明
101：基板
102：第一Ⅲ族氮化物层
103：屏蔽用绝缘体层
103'：屏蔽图案层
104：第二Ⅲ族氮化物层
105、115：空穴
106：第三Ⅲ族氮化物层
111：形成有(111)小平面的硅基板
114、116：Ⅲ族氮化物层
200：LED元件
210：非极性或半极性Ⅲ族氮化物基板
202：n-型(或p-型)半导体层
203：活性层
204：p-型(或n-型)半导体层
205：p-电极
206：n-电极
具体实施方式
本发明通过下述说明均可实现。要将下述说明理解成对本发明优选具体例的叙述，本发明并不限定于此。
此外，与实际层的厚度(或高度)或其它层之间的比例相比，会多少放大地表示附图以帮助理解，其含义可以根据后述相关记载的具体要点适当地理解。
本说明书中的“在上面”的表述用于涉及相对的位置的概念，可以理解为在所涉及的层中直接存在其它构成要素或层的情况，或在其间能够***或存在其它层(中间层)或构成要素。与此类似地，“在下侧”、“在下部”、“在下面”及“之间”的表述同样可以理解成对位置的相对概念。
在本说明书中，“Ⅲ族氮化物”可以指通过周期表上的Ⅲ族元素和氮形成的半导体化合物。对于这种Ⅲ族元素可以例举如，铝(Al)、镓(Ga)、铟(In)等，可以包括其中的单独或两种以上的组合。由此，可以理解为包括GaN、AlN、InN、AlGaN、AlInN、GaInN、AlInGaN等。将其一般化，可以将上述Ⅲ族氮化物例示地表示成下述通式1。
[通式1]
AlxInyGa1-x-yN
上述通式中，0≤x≤1，0≤y≤1及0≤x+y≤1。
在本说明书中，术语“横向生长”或“侧面过生长”的概念包括侧面外延过生长(LEO、ELO或ELOG(横向外延过生长，epitaxiallateralovergrowth))及PENDEO悬挂式外延等，由于横向生长比垂直生长更加容易，因此是一种对缺陷或转位(dislocation)在层表面上沿垂直方向传播进行抑制的工艺。对于这种工艺，本领域已知其在用于c-面GaN生长时，减少因MOCVD等引起的缺陷或转位。
术语“非极性”是指对于c-轴具有垂直的结晶方向(例如，a-面及m-面)，Ⅲ族氮化物结晶结构的非极性面(plane)如图1(a)所示。
术语“半极性”是指对于0001或000-1具有0～90°的结晶方向。此时，“半极性面”从对角线方向(diagonally)横穿过六角单位(hexagonalunit)单元，并延长，与c-轴形成90°以外的角。特别是，与极性0001层相比，由于极性向量对于生长方向弯曲，因此会减小极性产生的影响。在Ⅲ族氮化物内通常观察到的半极性面(plane)可以例举出11-22、1-101、10-11、10-13、10-12、20-21、10-14等，但本发明并不限定在上述具体的值中。这种半极性面如图1(b)中所示，例如在11-22方向的半极性GaN的情况下，与0002面约呈58°倾斜。
图2是表示在本发明的一个具体例中，在基板上形成第一Ⅲ族氮化物层(铸型)的图。
在上述具体例中，第一、第二及第三Ⅲ族氮化物可以分别表示非极性或半极性层，优选表示半极性层。
根据上述附图，首先在基板101上生长第一Ⅲ族氮化物的外延生长层102。此时，对于基板101，只要是适合于非极性或半极性Ⅲ族氮化物层的生长的基板，在使用上没有限制。这种基板广义地可以包括a-面(a-plane)、r-面(r-plane)或m-面(m-plane)等对称相等的(symmetry-equivalent)面。
此外，可以优选使用r-面基板用于制备非极性Ⅲ族氮化物层，并且使用半极性m-面基板(例如，具有1-100的面取向(orientation))用于制备Ⅲ族氮化物层。
与此相关地，作为基板的材质可以例举蓝宝石、碳化硅(SiC)、铝酸锂、尖晶石等，根据情况也可以使用Ⅲ族氮化物或其合金(alloy)材质(例如，氮化镓(GaN)、氮化铝(AlN)等)。
根据本发明例示的具体例，可以优选使用m-面蓝宝石基板用于实现半极性基板。在这种基板101上形成氮化物层之前，可以选择性地实施去除反应区域内的残余氧气、利用氢气和/或氮气对反应区域进行退火或热处理(高温，例如至生长温度)的步骤等。此外，在蓝宝石基板等情况下，还可以包括利用无水氨等来氮化(nitridation)基板表面的步骤。
在本发明的变形例中，在上述基板101上生长第一Ⅲ族氮化物层102之前，可以形成中间层或缓冲层(未图示)。这种中间层用于获得较为良好的Ⅲ族氮化物层102的物性而选择性地导入，使用的材质不仅可以是AlN、AlGaN等III-V族化合物，还可以是非极性、特别是适合于促进半极性Ⅲ族氮化物层生长的其它材质。此时，可以使用MOCVD、HVPE等业界周知的沉积(deposition)或外延生长(epitaxialgrowth)技术。
如上所述的选择性地导入的中间层，对其尺寸并无特别的限定，但至少可以是10～50nm的范围。此外，为了形成上述中间层，例如可以在常压条件下，将工序条件调节至约550～750℃，应将其理解为仅用于举例说明，本发明并不限定在上述数值范围内。
在上述具体例中，利用通常的层生长技术，例如，利用MOCVD、HVPE及MBE等，可以在基板(或基板上的中间层)上形成非极性或半极性Ⅲ族氮化物，为了确保铸型的良好品质，在一个具体例中为优选使用MOCVD。
在本发明的特定具体例中，上述第一Ⅲ族氮化物层102具体地可以形成约1～10μm，更具体地可以形成约2～5μm范围的厚度。如此地，为了形成第一Ⅲ族氮化物层102，例如在约800～1100℃的温度及约200～500torr的压力条件下，可以实施约60～300分钟左右的生长反应。上述具体生长条件的目的在于例示本发明，可以根据基板等的尺寸等进行改变，因此本发明并不限定于此。
此外，在本具体例中，上述第一Ⅲ族氮化物层102优选具有半极性方向的特性，具体地可以调节基板特性及生长条件，使之具有11-22方向。
图3和图4是表示以下过程的图，即，在第一Ⅲ族氮化物层102上，以横向生长或过生长方式再生长的第二Ⅲ族氮化物层104的内部中，空穴(cavity；105)沿着下部特定的图案(在附图中为条纹图案)的屏蔽连续地形成，从而构成一种通道。
在图示的具体例中，横向生长方式，例如可以在氨热法生长(ammonothermalgrowth)条件下实施，在之前涉及的多种横向生长法中可以例示地使用ELOG法。此时，例如可以使用MOCVD、HVPE等常规生长方法。如以下所述，为了容易地形成空穴，优选使用MOCVD法。其原因在于，在横向生长过程中，表现出生长为反梯形形状的倾向，尤其是容易实现三角形形状的空穴。
上述ELOG方法为结晶生长技术的选择性改变，在已生长的一部分Ⅲ族氮化物层上将薄膜的绝缘层进行图案化(patterning)，用于防止在初期生长步骤中所产生的转位的垂直传播。下面，对ELOG法进行重点说明
参照上述附图，首先在第一半极性Ⅲ族氮化物层102上，形成以条纹状进行图案化的屏蔽层103'。此时，条纹图案的屏蔽典型地可以为绝缘性(dielectric)材质，代表性地可以例举出SiO2、SiNx(例如，Si3N4)等。
为了形成上述屏蔽图案，首先，例如通过PECVD(化学气相沉积，plasmaenhancedchemicalvapordeposition)形成绝缘层103。其次，使用通常的光刻法(在上述方法中，例如可以采用ICP-RIE等通常的方式用于蚀刻)，使得在第一Ⅲ族氮化物层102上留下一套平行的条纹图案103'。此时，可以将条纹图案的屏蔽之间的区域称为“窗口(window)区域”。
上述屏蔽的宽度可以设定为约2～50μm(具体地约为2～10μm)，而且上述窗口的宽度可以设定为约2～20μm(更具体地约为2～10μm)的范围。
此外，上述屏蔽适宜在约的厚度范围内。此外，根据本具体例，上述屏蔽可以设定为能够放置在平面上的任何方向，以形成图案，优选可以是1-100的方向。考虑屏蔽图案的方向的原因在于，屏蔽图案的方向会影响(过)生长的Ⅲ族氮化物层的小平面形成等特性。
通常，Ⅲ族氮化物，特别是GaN的情况下，具有向c-面(plane)方向的生长速度与其它面相比明显快的特征。如上所述，利用屏蔽(例如SiO2材质)图案，减小向c-面方向的生长速度，使之以均匀的速度生长时，不仅整体的生长层的品质会得到提高，还可以获得平滑的表面。特别是将屏蔽图案向1-100方向形成图案的情况下，可以形成更为光滑的表面。但是，将屏蔽向-1-123方向形成图案的情况下，屏蔽会形成单位的凹凸表面。因此，本具体例尽管并不一定需要限定为特定方向的屏蔽，但优选将屏蔽图案设定为1-100方向。
其次，将实施Ⅲ族氮化物的再生长过程，这种再生长过程始于窗口区域，此时，下部的第一Ⅲ族氮化物层102的微结构得到重现，但与此相反，在屏蔽区域上不会引发生长。随着时间的经过，生长在窗口区域的结晶逐渐向屏蔽上方横向生长(过生长)。如此地，Ⅲ族氮化物的生长层将向垂直及侧面延长，此时，将向侧面方向生长的区域称为“翼(wing)区域”，从上述区域中能够得到缺陷明显减少的高品质的结晶。
此外，垂直及侧面(水平)之间延长的比例依赖于生长条件，随着时间的经过，从窗口向侧面(例如，右侧方向)延长的氮化物过生长层将与从相邻的窗口向侧面(例如，左侧方向)延长的氮化物过生长层相遇汇合。其结果，在汇合的边界(boundary)的下侧将形成空穴105，而这种空穴随屏蔽图案连续地形成，从而形成一种通道结构。上述空穴105根据工序条件等，可以表现为三角形、正方形、长方形、圆形等多种形状，但如图所示，优选三角形形状。
在上述具体例中，表示了空穴连续地连接，从而形成通道的情况，但这只是将其作为优选的要点来提示，而在一部分区间中的有意或无意闭锁的情况也可以包括在本发明的范围中。
虽然在本具体例中，对于在第二Ⅲ族氮化物层内的空穴连续地连接而形成一种通道，主要适用于半极性Ⅲ族氮化物，但本发明并不限定于此，只要通过合适的工序条件能够形成上述的空穴，也可以使用非极性Ⅲ族氮化物。
第二Ⅲ族氮化物层104的厚度例如可以约为3～10μm的范围，此外，上述空穴的尺寸(直径或高度)可以约为2～50μm，更加具体地，可以约为2～10μm。这些数值范围仅用于例示，可根据工序条件等的改变而进行调节。
例如，可根据图案屏蔽的尺寸形成不同的三角形形状的空穴尺寸，在图案的屏蔽宽度约为7μm的情况下，三角形形状的空穴的直径将具有约6μm左右的宽度。如果，屏蔽的宽度增大，则三角形形状的空穴的直径将同样与此成比例地增大，生长时间同样随着屏蔽宽度的增大而增加。
图示的具体例中的第二Ⅲ族氮化物层104可由多种参数组合形成(生长)，例如，生长温度约为700～1,100℃(更具体地约为800～1,000℃)，并且压力可以是约200～400mTorr的范围。例如，屏蔽图案为1-100方向的情况下，可以在约800～1100℃下，实施约240～600分钟。此时，所供给的镓源(例如，三甲基镓、三乙基镓等)的流速可以是约10～30sccm的范围。
上述第二Ⅲ族氮化物层104从窗口以反梯形形状生长，并逐渐形成三角形形状的空穴105。
按照上述方法得到的横向生长层，可以通过x-线衍射(XRD)分析来显示其特性，在非极性及半极性层的情况下，通常根据角度(方向角)显示出各向异性(anisotropy)。与此相关，在本具体例中可以通过横向生长得到的半极性Ⅲ族氮化物的情况下，优选显示出例如约300～500arcsec(将FWHM值以arcsec表示的值(等级(degree)×3600))的范围。
图5是表示在本发明具体例中，在第二Ⅲ族氮化物层104上形成第三Ⅲ族氮化物层106的截面的图。
上述第三Ⅲ族氮化物层106通过后续的剥离工序与下侧的基板分离后，可以作为用于制备LED、LD、晶体管等电子(或光电子)元件的基板(例如，用于同质外延生长的基板)而使用。
此时，可以使用本技术领域公知的通常的技术，MOCVD或MBE虽然有利于高品质的外延生长层的生长，但需要相对高的费用，而且生长速度低。相反，HVPE生长费用相对低廉，特别是生长速度高，因此适合制备厚膜的生长层。本具体例虽然不限定于特定的生长技术，但考虑到上述方面，可以优选使用HVPE。对实现HVPE方式的一个例子可以进行如下说明。
通常在具有两段温度梯度的水平型反应器内，在约700～900℃的温度区域内放入镓，并将预先得到的目标物(Target)(在基板上形成第一及第二Ⅲ族氮化物层的构造物)置于生长区域(例如，约900～1100℃)内。将位于石英容器中的镓及氯化氢气体进行反应，并将合成的氯化镓与载气一起向目标物供给，再经过其它的石英板，将氨气向上述目标物所处的区域供给。其结果，通过GaCl+NH3→GaN+HCl+H2(GaN生长的情况)反应式，使Ⅲ族氮化物在目标物上生长。
此时，上述第三Ⅲ族氮化物层106的厚度可以至少约为200μm，较为典型的可以约为300～500μm的范围，以适用于生长用基板的用途。上述第三Ⅲ族氮化物层106可以表现出与相当于铸模的下侧的半极性或非极性的第二Ⅲ族氮化物层相同的结晶特性，即表现出半极性或非极性特性。
在形成可用于基板的第三Ⅲ族氮化物层106之后，可以实施去除下部的第二Ⅲ族氮化物层的至少一部分厚度部位的化学蚀刻步骤。与此相关，图6是在本发明的一个具体例中，表示对第二Ⅲ族氮化物层104实施化学蚀刻，以使第三Ⅲ族氮化物层能够适用于独立的基板，而进行分离的过程的概略图。如图所示，特别是以通道形状的空穴为中心，以水平方向或垂直/水平方向实施蚀刻。
在上述具体例中，对能够实施化学蚀刻的理由可以进行如下说明，但本发明并不限定于此。
作为代表性Ⅲ族氮化物的GaN结晶具有两种不同的面，即，Ga-面(Ga-face)和N-面(N-face)。此时，Ga-面的末端以镓原子结束，相反N-面的末端以氮原子结束。Ga-面化学性质稳定，相反，N-面化学性质不稳定，因此反应性高(chemicallyactive)。
通常，在c-面基板上生长的极性氮化物层(0001面)的表面的末端为Ga-面，因此化学性质非常稳定，难以实施化学蚀刻。但是，被蚀刻物，特别是第二Ⅲ族氮化物层104的情况下，具有N-极性的面存在于空穴的内面(例如，空穴内面的至少一个区域)。具体地，-c面及(n-或r-)面分别向三角形形状空穴的两面存在的同时，空穴的底面由SiO2形成。在图示的具体例中，在除通道内的底面外的上侧两个面上存在表示N-极性的-c面，此外还存在部分地表示N-极性的(n-或r-)面。
通常如果对于N-极性面能够实施化学蚀刻，不仅对显现出N-极性的面能够实施蚀刻，并且由于在一个GaN粒子中Ga和N的键能更大，因此能够蚀刻一个GaN粒子。由此，一旦露出N-极性时，从露出的面开始能够实施全部的蚀刻。
如上所述，在进行从通道内面的化学蚀刻的同时，在具有非极性或半极性的第一及第二Ⅲ族氮化物层的表面上也可以进行化学蚀刻。
因此，通过去除第一及第二Ⅲ族氮化物层，特别是去除第二Ⅲ族氮化物层的至少一部分厚度的部位，能够将第三Ⅲ族氮化物层从下部的构造物中进行分离。
根据本具体例，能够有效地分离大面积(例如，2英寸以上)的第三Ⅲ族氮化物层。如上所述，即使能够对非极性或半极性Ⅲ族氮化物实施化学(湿式)蚀刻，但在没有形成横穿第二Ⅲ族氮化物层的空穴通道的情况下，在蚀刻过程中，仍然无法避免第三Ⅲ族氮化物层的外面的一部分受到一定程度的蚀刻现象。但是，在上述具体例中，因空穴通道以数μm～数十μm的间距存在，因此仅蚀刻空穴通道之间的间距，即可分离第三Ⅲ族氮化物层。
为了实现化学剥离，可以使用多种湿式蚀刻方式，此时，由于尽可能迅速地分离第三Ⅲ族氮化物106才能够最大限度地抑制蚀刻导致的损伤，因此优选使用强酸(例如，H3PO4)或加热的(熔融的)强碱(例如，NaOH、KOH等碱金属盐或其混合物)。此时，在使用熔融碱金属盐的情况下，可以将蚀刻条件典型地设置成至少约300℃，更典型地在约400～600℃的温度条件下，实施约0.5～20分钟。本发明并非一定限定在上述条件中，可以根据被蚀刻物内结晶特性、根据图案屏蔽尺寸的空穴的直径尺寸等进行改变。例如，如果空穴的直径大，蚀刻的速度可以更快。
此外，根据本发明的另一具体例，提供了一种使用硅(Si)基板来制备非极性或半极性的Ⅲ族氮化物基板的方法。
图7是表示根据本发明的另一个具体例，在硅基板上形成空穴，并形成非极性或半极性Ⅲ族氮化物层，以此为铸型，在上侧形成厚膜的非极性或半极性Ⅲ族氮化物层(例如，至少约200μm厚度)的状态的截面的概略图。
在上述图示的具体例中，在硅基板111的上面形成有如111的小平面。此时，硅基板可以是例如311或001的硅基板。如图所示，为了形成111的小平面，可以实施图案化步骤，具体地可以实施通过各向异性(anisotropic)蚀刻的图案化过程。如此地，可由在硅基板上形成的111小平面选择性地生长(形成)Ⅲ族氮化物(即，选择性生长，selectivegrowth)。即，上述Ⅲ族氮化物层114通过硅基板上形成的111小平面，形成如三角形形状的空穴115而生长(形成)。
在上述具体例中，形成空穴115而生长的Ⅲ族氮化物层114会表现出半极性(例如，1-101或11-22)或非极性(例如，11-20)。由此，上述Ⅲ族氮化物层114起到一种铸型的作用，在其上形成的Ⅲ族氮化物层116同样会表现出半极性或非极性的特性。
将上述Ⅲ族氮化物层116形成(生长)例如至少约200μm的厚度，如上所述，再对向下侧形成有空穴的Ⅲ族氮化物层114进行化学蚀刻，并进行分离，从而用作独立式(freestanding)Ⅲ族氮化物基板。
此外，根据本具体例，也可以使用图案屏蔽层(例如，SiO2屏蔽)。
根据例示的具体例，首先使用光刻法技术在(311)硅基板上使SiO2屏蔽(例如，约70nm的厚度、约1μm以下的屏蔽宽度、约1～3μm的图案间距)形成图案(例如，条纹图案)，并用蚀刻液(例如，KOH溶液)在约30～50℃下蚀刻后，可以使用例如HF(例如，稀释的HF)、缓冲氧化蚀刻剂(BufferedOxideEtchant，HF+NH4F混合物；BOE)等来去除上述屏蔽层。通过上述蚀刻处理，在硅基板上形成(111)空穴。
此后，通过MOCVD等(再)生长，在硅基板上形成一定厚度的Ⅲ族氮化物层114。在上述生长过程中，也可以选择性地形成前面说明的中间层或缓冲层(未图示)。
上述Ⅲ族氮化物的生长可以在例如约900～1,100℃下实施。后续所形成的厚膜的Ⅲ族氮化物层116的生长、化学蚀刻的原理及工序的细节与已说明的相同，因此将其省略。
根据上述具体例所制备的Ⅲ族氮化物基板，通过抑制目前广泛使用的异种基板(例如，蓝宝石)时所引起的异相外延导致的失配(mismatch)现象，从而能够适用在均相外延生长的电子(或光电子)元件的基板上。作为这种元件的应用的例子，可以代表性地例举出LED(发光二极管，lightemittingdiode)、LD(激光二极管，laserdiode)、晶体管(例如，HEMT)等。
图8是表示对根据上述具体例得到的第三Ⅲ族氮化物层106、116进行分离，从而应用在LED元件基板的例子的附图。
根据上述附图，LED元件从下至上以Ⅲ族氮化物基板201、n-型(或p-型)半导体层202、活性层203及p-型(或n-型)半导体层204的顺序构成。此外，在上述p-型半导体层204的上部形成有p-电极205的同时，在n-型半导体层202的露出面上形成有n-电极206。图示的层的结构以例示的目的而提供，其可具有多种变形的结构。
与此相关，形成在上述基板201上的半导体层202、204及活性层203的材质无特别的限定，可以使用已知的业界用于制造LED时使用的多种半导体物质(III-V、II-VI等)，例如GaN、InN、AlN、InP、InS、GaAs、CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、AlxGa1-xN、InxGa1-xN、InxGa1-xAs、ZnxCd1-xS等，可单独或组合使用(上述中，0<x<1)。但是，为了有效实现均相外延特性，可以优选使用Ⅲ族氮化物。
此外，活性层203可以例示地由选自GaN、AlN、InN、InGaN、AlGaN、InAlGaN等中的至少2种材质构成。其中，将能量带隙小的物质作为量子阱(quantumbarrier)，将能量带隙大的物质作为量子屏障(quantumbarrier)构成，并且单一或多重量子阱结构均可。
此外，用于电气施加的电极205、206可以单独地或组合使用例如铂(Pt)、钯(Pd)、铝(Al)、金(Au)、镍/金(Ni/Au)等。为了形成这种电极图案，可以实施本技术领域中公知的方式，例如光刻胶图案化-蚀刻等常规方式。
通过下述实施例可以更加明确地理解本发明，下述实施例只是为了例示本发明，并非为了限定本发明。
实施例1
第一GaN层的生长
使用MOCVD设备(维易科公司，Veeco)在m-蓝宝石基板(crystal-on公司：M-面2"蓝宝石晶圆，厚度为430μm)上，在下述表1的条件下形成平面半极性GaN层。此时，分别使用三甲基镓及氨作为镓源及氮源。
表1
温度(℃) 时间(分钟) 表压力(托)
氮化反应(nitridation) 1080 0.75 500
低温生长(中间层) 700 4 200
再结晶 1060 5 200
高温生长 880 180 300
用HR-XRD分析的结果，确认形成了约2μm的厚度及具有11-22方向的半极性GaN层。
第二GaN层的生长
使用以一定间隔排列的条纹图案的屏蔽，在上述第一GaN层上实施ELOG(样品1和2)。此时，作为屏蔽，首先通过PECVD将SiO2层蒸镀成100nm的厚度，其次，由使用光刻法的ICP-RIE蚀刻，将条纹的宽度(屏蔽区域)及条纹的间距(窗口区域)分别调节成7μm及4μm。此时，屏蔽图案向1-100方向形成。
然后，在880℃及300mTorr下，利用MOCVD使GaN层再生长(ELOG)。此时，样品1的厚度约为2μm，样品2的厚度约为4μm。
此外，改变工序条件，在第一GaN层上使第二GaN层得到再生长，从而得到样品3及样品4。其中，样品3为在没有屏蔽图案的情况下，使其得到再生长(厚度：约为1.2μm)，样品4的屏蔽图案的方向为(-1-123)(厚度：约为2μm)。
将对于样品1至4的工序条件表示在下述表2中。
表2
将对于上述样品1和2侧面分别生长的第二GaN层的截面的SEM照片表示在图9及图10中。
如上述附图所示，可以确认以下事实：从窗口区域再生长的GaN层随着时间的经过逐渐向屏蔽区域上过生长，并逐渐向侧面延长，随着横向生长继续进行，在翼区域从左右延长的横向生长层互相重合，最终，三角形的空穴随着屏蔽图案连续地连接形成通道。
此外，对于没有形成屏蔽图案的情况下进行再生长时，(样品3)及使用(-1-123)方向的屏蔽图案进行再生长时(样品4)所获得的第二GaN层截面的SEM照片分别表示在图11及图12中。
对于样品3，如图11所示，形成了平面的再生长层。此外，对于样品4，可知在第一GaN层上随屏蔽图案，突出形成圆锥形状的第二GaN层。
此外，使用XRD分析装置(帕纳科(PANalytical)公司，产品名：高分辨率X射线衍射仪(High-resolutionX-Raydiffraction))，分别对样品1～4测定根据方位角(azimuthalangle)的FWHM(半最大值全宽度，fullwidthathalfmaximum；单位：arcsec)值的变化。其结果，样品1～4的FWHM值分别为733、468、517及840arcsec。从上述结果可以确认，样品2与其它样品相比，半极性特性相对优异，而且各向异性也低。
第三GaN层的生长
在上述实施例中，在形成有空穴通道的样品2上，通过HVPE使第三GaN层生长(厚度：300μm)。
将上述HVPE工序条件表示在下述表3中。
表3
将在上述条件下生长的第三GaN层的SEM照片表示在图13中。
根据上述附图可知，与下侧的第二GaN层(即，(11-22)GaN层)相同地形成有厚膜的第三GaN层(即，(11-22)GaN层)。
第三GaN层的分离
在烧杯内放入一定高度的熔融(molten)的KOH，使得如上述得到的构造(在基板上形成有第一、第二及第三GaN层)充分地浸入，并将烧杯置于加热板(hotplate)上。将其升温至550℃后，使KOH充分地熔融维持液相后，投入上述构造。通过SEM照片，确认随蚀刻变化的第二GaN层的变化。将经过20秒、40秒及60秒后的第二GaN层的变化，分别表示在图14a～图14c中。
如图所示，可以确认在经过20秒之后，从空穴的里面开始产生蚀刻，在经过40秒之后，随着蚀刻进行，相邻的空穴得到连接。在经过60秒之后，可以确认第二GaN层几乎全部被蚀刻，下侧的第一GaN层和上侧的第三GaN层相互分离。
实施例2
在(311)基板上溅镀70nm厚度的SiO2屏蔽层，使用光刻法形成条纹图案(1μm的屏蔽宽度，2μm的图案间距)。之后，用KOH溶液(25％)在40℃下，对上述硅基板进行蚀刻。其结果，在硅基板的表面上形成(111)小平面，使用稀释的HF溶液将其去除。
之后，在MOCVD装置内，将三甲基镓及氨用作源，使GaN生长。此时，TMG及氨的流速分别为15.0μmol/min及0.5slm，生长温度为1,050℃，而且生长时间为60分钟。用SEM观察的结果，可以确认在硅基板上形成Ⅲ族氮化物层，并且形成有空穴通道。在如此形成的Ⅲ族氮化物层上，如实施例1，形成厚膜的GaN层后，在实施化学时刻的情况下，可以确认能够制作根据上述厚膜GaN层分离的独立式GaN基板。
对于本发明的单纯的变形及变更，本领域的技术人员可以容易地利用，并且这种变形或变更都能够被视为包括在本发明的范围内。

Claims (11)

1.一种Ⅲ族氮化物基板的制备方法，其特征在于，其包括以下步骤：a)在提供非极性或半极性外延生长层生长表面的基板上形成第一Ⅲ族氮化物层；b)通过横向生长方式，在所述第一Ⅲ族氮化物层上形成内部形成有1或2个以上截面为三角形的空穴的第二Ⅲ族氮化物层；c)在所述第二Ⅲ族氮化物层上形成第三Ⅲ族氮化物层；及d)对所述第二Ⅲ族氮化物层的至少一部分厚度实施化学蚀刻，得到分离的第三Ⅲ族氮化物层；且所述空穴里面的至少一个区域表现出N-极性，所处步骤b)包括以下步骤：在所述第一Ⅲ族氮化物层上形成图案化的屏蔽层；及在形成有所述图案化的屏蔽层的第一Ⅲ族氮化物层上形成Ⅲ族氮化物层，并且所述空穴随屏蔽图案连续地形成。
2.根据权利要求1所述的Ⅲ族氮化物基板的制备方法，其特征在于，提供所述非极性或半极性外延生长层生长表面的基板为m-面蓝宝石基板。
3.根据权利要求1所述的Ⅲ族氮化物基板的制备方法，其特征在于，所述第一Ⅲ族氮化物层为(11-22)方向的半极性层。
4.根据权利要求1所述的Ⅲ族氮化物基板的制备方法，其特征在于，所述横向生长方式为ELOG方式。
5.根据权利要求1所述的Ⅲ族氮化物基板的制备方法，其特征在于，所述屏蔽层向(1-100)方向图案化。
6.根据权利要求1所述的Ⅲ族氮化物基板的制备方法，其特征在于，所述屏蔽层为SiO2或SiNx材质。
7.根据权利要求1所述的Ⅲ族氮化物基板的制备方法，其特征在于，所述屏蔽层由条纹图案构成，所述条纹的宽度及条纹间距范围分别为2～50μm及2～20μm。
8.根据权利要求1所述的Ⅲ族氮化物基板的制备方法，其特征在于，所述第三Ⅲ族氮化物层由HVPE形成。
9.根据权利要求1所述的Ⅲ族氮化物基板的制备方法，其特征在于，所述第三Ⅲ族氮化物层的厚度至少为200μm。
10.根据权利要求1所述的Ⅲ族氮化物基板的制备方法，其特征在于，所述化学蚀刻是在熔融碱金属盐内形成。
11.根据权利要求10所述的Ⅲ族氮化物基板的制备方法，其特征在于，所述化学蚀刻是在400～600℃的温度条件下，实施0.5～20分钟。
CN201610008741.3A 2010-11-08 2011-11-04 使用化学剥离方法的ⅲ族氮化物基板的制备方法 Active CN105702562B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020100110517A KR101105868B1 (ko) 2010-11-08 2010-11-08 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
KR10-2010-0110517 2010-11-08
CN201180047509.6A CN103262211B (zh) 2010-11-08 2011-11-04 使用化学剥离方法的iii族氮化物基板的制备方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180047509.6A Division CN103262211B (zh) 2010-11-08 2011-11-04 使用化学剥离方法的iii族氮化物基板的制备方法

Publications (2)

Publication Number Publication Date
CN105702562A true CN105702562A (zh) 2016-06-22
CN105702562B CN105702562B (zh) 2020-05-19

Family

ID=45614299

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180047509.6A Active CN103262211B (zh) 2010-11-08 2011-11-04 使用化学剥离方法的iii族氮化物基板的制备方法
CN201610008741.3A Active CN105702562B (zh) 2010-11-08 2011-11-04 使用化学剥离方法的ⅲ族氮化物基板的制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201180047509.6A Active CN103262211B (zh) 2010-11-08 2011-11-04 使用化学剥离方法的iii族氮化物基板的制备方法

Country Status (5)

Country Link
US (1) US9171717B2 (zh)
JP (1) JP5730399B2 (zh)
KR (1) KR101105868B1 (zh)
CN (2) CN103262211B (zh)
WO (1) WO2012064050A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109563641A (zh) * 2016-08-08 2019-04-02 三菱化学株式会社 GaN结晶生长方法和C面GaN基板

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393624B1 (ko) * 2012-01-27 2014-05-12 한국광기술원 적층결함이 제거된 반분극 질화물 소자의 제조방법
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
EP2743966B1 (en) * 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US20150069322A1 (en) * 2013-04-12 2015-03-12 Justin PAYNE Semipolar emitter
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
EP3134913A4 (en) 2014-04-25 2017-11-01 Texas State University - San Marcos Material selective regrowth structure and method
CN105734674A (zh) * 2014-12-08 2016-07-06 郑克勇 磊晶生成结构及其生成方法
EP3255181A4 (en) 2015-02-06 2018-01-10 Mitsubishi Chemical Corporation GaN SINGLE CRYSTAL AND METHOD FOR MANUFACTURING GaN SINGLE CRYSTAL
JP6266742B1 (ja) * 2016-12-20 2018-01-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
KR101933778B1 (ko) * 2017-01-23 2018-12-28 경희대학교 산학협력단 질화 갈륨 기판의 제조 방법
KR101873568B1 (ko) * 2017-03-21 2018-07-03 한국광기술원 GaN계 반도체층 성장용 기판 및 그 제조방법
KR102502608B1 (ko) 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR102126186B1 (ko) * 2018-06-27 2020-06-24 경희대학교 산학협력단 질화 갈륨 기판의 제조 방법
CN109560172B (zh) * 2018-10-26 2020-01-10 复旦大学 一种半极性镓氮外延片及其制备方法
CN109378369A (zh) * 2018-12-04 2019-02-22 西安赛富乐斯半导体科技有限公司 具有(20-2-1)面的半极性氮化镓的外延层及其制造方法
CN111243954A (zh) * 2020-01-19 2020-06-05 中国科学院半导体研究所 GaN基常关型高电子迁移率晶体管及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153010A (en) * 1997-04-11 2000-11-28 Nichia Chemical Industries Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
US20070015345A1 (en) * 2005-07-13 2007-01-18 Baker Troy J Lateral growth method for defect reduction of semipolar nitride films
CN101138091A (zh) * 2005-03-10 2008-03-05 加利福尼亚大学董事会 用于生长平坦半极性氮化镓的技术
CN101217110A (zh) * 2002-07-02 2008-07-09 日本电气株式会社 Ⅲ族氮化物半导体衬底及其生产工艺
US20090134410A1 (en) * 2007-11-23 2009-05-28 Ho Sun Paek Semiconductor light emitting device and method of manufacturing the same
CN101591810A (zh) * 2008-05-28 2009-12-02 住友电气工业株式会社 制造ⅲ族氮化物结晶、ⅲ族氮化物结晶衬底以及半导体器件的方法
CN101866880A (zh) * 2009-04-16 2010-10-20 先进开发光电股份有限公司 分离基板与半导体层的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3589200B2 (ja) 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
KR100877774B1 (ko) 2007-09-10 2009-01-16 서울옵토디바이스주식회사 개선된 구조의 발광다이오드
KR100972977B1 (ko) * 2007-12-14 2010-07-29 삼성엘이디 주식회사 반극성 질화물 단결정 박막의 성장 방법 및 이를 이용한질화물 반도체 발광소자의 제조 방법
US8673074B2 (en) * 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
JP5313651B2 (ja) 2008-12-17 2013-10-09 スタンレー電気株式会社 半導体素子の製造方法
WO2010100689A1 (ja) * 2009-03-03 2010-09-10 パナソニック株式会社 窒化ガリウム系化合物半導体の製造方法、および半導体発光素子
TWI405257B (zh) 2009-04-08 2013-08-11 Advanced Optoelectronic Tech 分離基板與半導體層的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153010A (en) * 1997-04-11 2000-11-28 Nichia Chemical Industries Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
CN101217110A (zh) * 2002-07-02 2008-07-09 日本电气株式会社 Ⅲ族氮化物半导体衬底及其生产工艺
CN101138091A (zh) * 2005-03-10 2008-03-05 加利福尼亚大学董事会 用于生长平坦半极性氮化镓的技术
US20070015345A1 (en) * 2005-07-13 2007-01-18 Baker Troy J Lateral growth method for defect reduction of semipolar nitride films
US20090134410A1 (en) * 2007-11-23 2009-05-28 Ho Sun Paek Semiconductor light emitting device and method of manufacturing the same
CN101591810A (zh) * 2008-05-28 2009-12-02 住友电气工业株式会社 制造ⅲ族氮化物结晶、ⅲ族氮化物结晶衬底以及半导体器件的方法
CN101866880A (zh) * 2009-04-16 2010-10-20 先进开发光电股份有限公司 分离基板与半导体层的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109563641A (zh) * 2016-08-08 2019-04-02 三菱化学株式会社 GaN结晶生长方法和C面GaN基板
CN109563641B (zh) * 2016-08-08 2021-08-27 三菱化学株式会社 GaN结晶生长方法和C面GaN基板
US11404268B2 (en) 2016-08-08 2022-08-02 Mitsubishi Chemical Corporation Method for growing GaN crystal and c-plane GaN substrate

Also Published As

Publication number Publication date
CN103262211B (zh) 2016-06-01
US20130193558A1 (en) 2013-08-01
JP2013544739A (ja) 2013-12-19
CN105702562B (zh) 2020-05-19
KR101105868B1 (ko) 2012-01-16
CN103262211A (zh) 2013-08-21
US9171717B2 (en) 2015-10-27
WO2012064050A2 (ko) 2012-05-18
WO2012064050A3 (ko) 2012-07-19
JP5730399B2 (ja) 2015-06-10

Similar Documents

Publication Publication Date Title
CN103262211B (zh) 使用化学剥离方法的iii族氮化物基板的制备方法
US9412586B2 (en) Method for producing a template for epitaxial growth having a sapphire (0001) substrate, an initial-stage A1N layer and laterally overgrown A1XGAYN (0001) layer
US8536030B2 (en) Semipolar semiconductor crystal and method for manufacturing the same
US7141444B2 (en) Production method of III nitride compound semiconductor and III nitride compound semiconductor element
CN102694087B (zh) 电子器件及其制造方法
US20050093099A1 (en) Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
EP1263031A1 (en) Method for producing group iii nitride compound semiconductor and group iii nitride compound semiconductor device
US20050274976A1 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US20100065854A1 (en) Growth and manufacture of reduced dislocation density and free-standing aluminum nitride films by hydride vapor phase epitaxy
JP2009501843A (ja) 半極性窒化物薄膜の欠陥低減のための横方向成長方法
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
JP6947746B2 (ja) 複合ＧａＮナノカラムの製造方法
KR102317363B1 (ko) Iii족-질화물 재료의 평면 표면 형성
US11862459B2 (en) Semiconductor device having a planar III-N semiconductor layer and fabrication method
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
US20160380153A1 (en) Substrate, method of preparing the same, and light-emitting diode using the substrate
KR101233328B1 (ko) 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
KR101355086B1 (ko) 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
KR101271723B1 (ko) 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법
KR20130093976A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법
EP4362115A1 (en) Semiconductor device manufacturing method and manufacturing device, semiconductor device and electronic device
Gagnon et al. Heteroepitaxial growth of GaN on vertical Si {110} sidewalls formed on trench-etched Si (001) substrates
WO2019215425A1 (en) Growth of group iii nitride semiconductors
Tang et al. Coalescence overgrowth of GaN nanocolumns
Scholz et al. Large Area Semipolar GaN Grown on Foreign Substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant