CN105681017B - 基于高阶累积量的定时同步环路状态检测方法 - Google Patents

Abstract

本发明公开了一种基于高阶累积量的定时同步环路状态检测方法，主要解决现有定时同步锁定检测方法在不同的信道条件下，需要大量的仿真确定判决门限值，其实用性和检测性能差的问题。其实现步骤包括：接收定时同步环路中的内插滤波器输出数据，并进行功率归一化处理；设置输入向量，并在环路每次执行后，均利用功率归一化处理的数据更新输入向量；求输入向量的二阶矩M₂₀、M₂₁及四阶矩M₄₂；计算输入向量的四阶累积量C₄₂；取C₄₂值的绝对值与设定的门限值进行比较，判断当前定时同步环路是否收敛，进而用状态机判断定时同步环路的工作状态。本发明克服了高斯噪声的影响，提高了实用性和检测性能，可用于单载波无线通信***。

Description

基于高阶累积量的定时同步环路状态检测方法

技术领域

本发明涉及无线通信领域，具体涉及一种对定时同步环路的同步检测方法，可用于单载波无线通信***。

背景技术

单载波无线通信***是一种技术成熟且完善的传输***，时至今日单载波传输体系仍应用于大部分通信***中。单载波在抗相位噪声和峰值平均功率方面有很多先天的优势。无线通信***工作时，会受到噪声和干扰的影响，产生各种同步误差，其中定时误差使接收机不能对接收数据在最佳采样时刻进行采样，增加***的误码率，甚至造成通信中断。

为了消除单载波***中的定时误差，Gardner提出了一种定时误差的纠正算法，实现了定时同步的数字化。该算法主要由内插滤波器完成，相当于进行一次数模转换，低通滤波并重采样的操作，处理后的数据进入定时误差检测器，计算定时误差，环路滤波器滤除定时误差中的高频分量，数控振荡器利用定时误差计算内插滤波器需要的小数倍和整数倍的重采样时刻。该算法的各个模块组成了一个定时同步环路，称为定时同步环路。但定时同步环路在工作时，需要一个同步锁定检测方法指示它的状态，以方便接收机后面的模块进行相应的操作。

针对该问题，许多学者对同步锁定检测方法进行了研究。2006年Yair Linn在IEEETransaction on Wireless Communications上发表的文章“A Self-Normalizing SymbolSynchronization Lock Detector for QPSK and BPSK”中提出了一种检测方法，在定时同步环路存在定时误差时，该检测方法输出的S曲线值在0附近；定时同步环路锁定之后，该检测方法输出的S曲线的值为最大值。在0和最大值之间设定合适的门限值可以检测定时同步环路的状态。但是该方法受噪声的影响严重，在不同的信道环境中，需要仿真确定门限值，检测概率低，在低信噪比下实用性有限。

发明内容

本发明的目的在于针对上述已有技术的不足，提出一种基于高阶累积量的定时同步环路状态检测方法，以提高检测概率，增强实用性。

本发明的技术方案是：通过计算输入数据的高阶累积量消除高斯噪声的影响，在不同的信道条件下设定固定的门限值，在定时同步环路中，接收内插滤波器的输出数据，对该数据进行功率归一化；用功率归一化后的数据组成输入向量；计算输入向量的二阶矩和四阶矩；根据四阶累积量的定义计算输入向量的四阶累积量C₄₂；利用四阶累积量C₄₂的绝对值和设定好的门限值进行比较，判断同步环路的状态。其具体实现步骤包括如下：

(1)接收定时同步环路工作时，其内插滤波器产生的数据x＝a+jb，并对该数据进行功率归一化处理，功率归一化处理后的数据为x′＝a′+jb′，其中j表示虚数单位；

(2)设输入向量为X＝[x₀,x₁,x₂,…,x_k,…,x_N-1]，利用功率归一化处理后的数据x′＝a′+jb′更新该输入向量，得到更新后的输入向量为：

X′＝[x₀′,x₁′,x₂′,…,x_k′,…,x′_N-1]＝[x′,x₀,x₁…,x_k-1,…,x_N-2]，

其中，x_k表示更新前输入向量中第k个元素，x_k′表示更新后输入向量中第k个元素，k∈{0,1,2,…,N-1}，N表示输入向量中元素的个数；

(3)计算更新后的输入向量X′的二阶矩M₂₀，M₂₁和四阶矩M₄₂：

M₂₀＝E[X′.*X′]

M₂₁＝E[X′.*conj(X′)]

M₄₂＝E[X′.*X′.*conj(X′).*conj(X′)]

其中，E[ ]表示求期望运算，.*表示向量的点乘运算，conj( )表示向量的共轭运算；

(4)利用X′的二阶矩M₂₀、M₂₁和四阶矩M₄₂，计算X′的四阶累积量C₄₂：

其中，||表示取绝对值运算；

(5)设定判决门限THR＝0.84，将四阶累积量C₄₂的绝对值与设定的判决门限进行比较，判定当前同步环路的工作状态：

若|C₄₂|＞＝THR，则判定当前定时同步环路的状态为收敛状态，

若|C₄₂|＜THR，则判定当前定时同步环路的状态为未收敛状态；

(6)根据(4)中判断的结果，控制状态机的状态转移，判断定时同步环路的工作状态：

(6a)设连续判定当前定时同步环路为收敛状态的次数为C_th，其中C_th的初始值为0，上限为P_th＝50，设锁定的门限值为N_th＝30；

(6b)检测当前定时同步环路的工作状态：若当前定时同步环路为收敛状态时，则对C_th加1，若当前定时同步环路为未收敛状态时，则将C_th归0；

(6c)将C_th与N_th进行比较：

如果C_th＞＝N_th，则判定定时同步环路为锁定，输出锁定指示信号，执行步骤(6d)；

如果C_th＜N_th，则判定定时同步环路为失锁，输出失锁指示信号，返回步骤(6b)；

(6d)在定时同步环路锁定状态下，检测当前定时同步环路的工作状态：若当前定时同步环路为收敛状态，则对C_th加1，最大至P_th，若当前定时同步环路为未收敛状态，则对C_th减1，返回步骤(6c)。

本发明具有如下优点：

本发明由于采用高阶累积量消除了高斯噪声对输入数据的影响，因此定时同步环路状态的判决门限值可设定为固定值，不需要进行大量的仿真确定，适用于各种信道环境，提高了实用性。

仿真结果表明，本发明在-5dB至3dB的低信噪比时，较现有定时同步检测算法其检测性能有明显的提高。

附图说明

图1是本发明适用的定时同步环路结构图；

图2是本发明的实现流程图；

图3是本发明和现有方法的性能比较仿真图。

具体实施方式

下面将通过附图，对本发明的实施例和效果作进一步的详细描述。

参照图1，本发明适用的定时同步环路，包括，内插滤波器、定时误差检测器、环路滤波器和数控振荡器。其中：内插滤波器的作用是对输入信号进行低通滤波和重采样；定时误差检测器的作用是利用连续的三个采样点计算定时误差；滤波器的作用是滤除定时误差检测器输出的定时误差中的高频噪声，得到可靠的定时误差；数控振荡器的作用是实现定时同步环路的调整的功能，利用定时误差计算内插滤波器需要的整数倍重采样时刻m_k和小数倍重采样时刻u_k。

定时同步环路的输入数据首先经过内插滤波器，利用整数倍和小数倍采样时刻的值对输入数据进行处理，处理后的数据送入误差检测器，计算定时误差，经过环路滤波器滤除高频噪声后，将定时误差送入数控振荡器，数控振荡器计算整数倍和小数倍采样时刻的值。

参照图2，本发明的具体实现步骤包括：

步骤1：输入数据功率归一化。

定时同步环路工作时，同步环路每执行一次，其内插滤波器就要产生一次数据，设当前次产生的数据为x＝a+jb；

为了消除数据功率对高阶累积量值的影响，接收当前次产生的数据后，对其进行功率归一化处理，得到功率归一化处理后的数据为x′＝a′+jb′，

其中j表示虚数单位；

步骤2：利用功率归一化处理后的数据更新输入向量。

利用功率归一化数据构造一个输入向量X，设为X＝[x₀,x₁,x₂,…,x_k,…,x_N-1]，计算该向量的高阶累积量与设定的门限值进行比较，判断定时同步环路当前是否工作在收敛状态。

由于需要及时检测定时同步环路的工作状态，环路每次执行，均需要利用功率归一化处理后的数据x′＝a′+jb′更新该输入向量，即将该输入向量中每个元素依次右移，则第N个元素x_N-1被移除，使x′＝a′+jb′移入到该输入向量内，作为该输入向量的第1个元素，得到更新后的输入向量为：

X′＝[x₀′,x₁′,x₂′,…,x′_k,…,x′_N-1]＝[x′,x₀,x₁…,x_k-1,…,x_N-2]，

其中，x_k表示更新前输入向量中第k个元素，x_k′表示更新后输入向量中第k个元素，k∈{0,1,2,…,N-1}，N表示输入向量中元素的个数。

步骤3：计算输入向量的二阶矩和四阶矩。

计算更新后的输入向量X′的二阶矩M₂₀，M₂₁和四阶矩M₄₂：

M₂₀＝E[X′.*X′]

M₂₁＝E[X′.*conj(X′)]

M₄₂＝E[X′.*X′.*conj(X′).*conj(X′)]

其中，E[ ]表示求期望运算，.*表示向量的点乘运算，conj( )表示向量的共轭运算；

步骤4：计算输入向量的四阶累积量。

高阶累积量可以消除高斯噪声的影响，由于向量的四阶累积量与二阶矩及四阶矩存在转换关系，即可利用X′的二阶矩M₂₀、M₂₁和四阶矩M₄₂，计算X′的四阶累积量C₄₂：

其中，||表示取绝对值运算。

步骤5：将四阶累积量的绝对值与门限值进行比较，判断当前定时同步环路是否收敛。

由于对输入数据进行了功率归一化的处理，则输入向量的平均功率值为1，输入向量中元素个数足够多时，C₄₂理论值的绝对值为1。

又由于本实例中的输入向量长度是有限的，使步骤4中求得的C₄₂的绝对值在1附近的一个范围内，故设定判决门限THR＝0.84；

将四阶累积量C₄₂的绝对值与设定的判决门限进行比较，判定当前同步环路的工作状态：

若|C₄₂|＞＝THR，则判定当前定时同步环路的状态为收敛状态，

若|C₄₂|＜THR，则判定当前定时同步环路的状态为未收敛状态；

步骤6：利用状态机判定同步环路的工作状态。

为了准确判断定时同步环路是否锁定，需要引入状态机，根据(5)中判断的结果，控制状态机的状态转移，判断定时同步环路的工作状态：

(6a)设连续判定当前定时同步环路为收敛状态的次数为C_th，其中C_th的初始值为0，上限为P_th＝50，设锁定的门限值为N_th＝30；

(6b)检测当前定时同步环路的工作状态：若当前定时同步环路为收敛状态时，则对C_th加1，若当前定时同步环路为未收敛状态时，则将C_th归0；

(6c)将C_th与N_th进行比较：

如果C_th＞＝N_th，则判定定时同步环路为锁定状态，输出锁定指示信号，执行步骤(6d)；

如果C_th＜N_th，则判定定时同步环路为失锁状态，输出失锁指示信号，返回步骤(6b)；

(6d)在定时同步环路锁定状态下，检测当前定时同步环路的工作状态：若当前定时同步环路为收敛状态，则对C_th加1，最大至P_th，若当前定时同步环路为未收敛状态，则对C_th减1，返回步骤(6c)。

本发明的效果可通过以下仿真进一步说明：

1.仿真条件

图1是本发明的应用场景，仿真中，本发明的输入向量中元素个数N＝8192，信道采用的是高斯信道，定时同步环路输入的信号的功率设为1，每个信噪比下，仿真次数为10000次。调制方式选择为BPSK和QPSK。

2.仿真内容与结果

用本发明与现有的定时同步环路锁定检测方法进行正确检测概率仿真对比，结果如图3所示。

从图3可知，当SNR>3dB时，采用QPSK调制方式时，现有方法性能较差，本发明检测性能提高了3dB；采用BPSK调制方式时，本发明和现有方法检测性能几乎相同。当SNR<3dB时，本发明的性能较现有方法提升明显，现有方法在SNR＝0dB时，正确检测概率在35％以下，当SNR更低时，性能恶化的更加明显；本发明在SNR＝-5dB时，正确检测概率仍保持在65％以上，所以在低信噪比时本发明的检测性能显著提升。

Claims (1)

1.一种基于高阶累积量的定时同步环路状态检测方法，包括：

(1)接收定时同步环路工作时，其内插滤波器产生的数据x＝a+jb，并对该数据进行功率归一化处理，功率归一化处理后的数据为x′＝a′+jb′，其中j表示虚数单位；

(2)设输入向量为X＝[x₀,x₁,x₂,···,x_k,···,x_N-1]，利用功率归一化处理后的数据x′＝a′+jb′更新该输入向量，即将该输入向量中每个元素依次右移，则第N个元素x_N-1被移除，使x′＝a′+jb′移入到该输入向量内，作为该输入向量的第1个元素，得到更新后的输入向量为：

X′＝[x′₀,x′₁,x′₂,···,x′_k,···,x′_N-1]＝[x′,x₀,x₁···,x_k-1,···,x_N-2]，

其中，x_k表示更新前输入向量中第k个元素，x′_k表示更新后输入向量中第k个元素，k∈{0,1,2,···,N-1}，N表示输入向量中元素的个数；

(3)计算更新后的输入向量X′的二阶矩M₂₀，M₂₁和四阶矩M₄₂：

M₂₀＝E[X′.*X′]

M₂₁＝E[X′.*conj(X′)]

M₄₂＝E[X′.*X′.*conj(X′).*conj(X′)]

其中，E[]表示求期望运算，.*表示向量的点乘运算，conj()表示向量的共轭运算；

(4)利用X′的二阶矩M₂₀、M₂₁和四阶矩M₄₂，计算X′的四阶累积量C₄₂：

其中，| |表示取绝对值运算；

(5)设定判决门限THR＝0.84，将四阶累积量C₄₂的绝对值与设定的判决门限进行比较，判定当前同步环路的工作状态：

若|C₄₂|＞＝THR，则判定当前定时同步环路的状态为收敛状态，

若|C₄₂|＜THR，则判定当前定时同步环路的状态为未收敛状态；

(6)根据(5)中判断的结果，控制状态机的状态转移，判断定时同步环路的工作状态：

(6a)设连续判定当前定时同步环路为收敛状态的次数为C_th，其中C_th的初始值为0，上限为P_th＝50，设锁定的门限值为N_th＝30；

(6b)检测当前定时同步环路的工作状态：若当前定时同步环路为收敛状态时，则对C_th加1，若当前定时同步环路为未收敛状态时，则将C_th归0；

(6c)将C_th与N_th进行比较：

如果C_th＞＝N_th，则判定定时同步环路为锁定，输出锁定指示信号，执行步骤(6d)；

如果C_th＜N_th，则判定定时同步环路为失锁，输出失锁指示信号，返回步骤(6b)；

(6d)在定时同步环路锁定状态下，检测当前定时同步环路的工作状态：若当前定时同步环路为收敛状态，则对C_th加1，最大至P_th，若当前定时同步环路为未收敛状态，则对C_th减1，返回步骤(6c)。