任意速率CPFSK信号定时同步方法
技术领域
本发明涉及一种无线通信领域的定时同步技术,尤其涉及一种基于多符号检测(MSD)判决反馈的任意速率连续相位频移键控(Continuous Phrase Frequency ShiftKey,CPFSK)调制信号定时同步的方法。
背景技术
连续相位频移键控(CPFSK)属于连续相位调制(CPM)的特例。与传统调制方式不同,CPM调制信号在符号交替的时刻没有相位突变,能够最大程度降低频谱宽度,同时,CPM还是恒包络调制,对功率放大器的非线性效应不敏感,能够大幅节省发射功率。
传统的CPM信号通常采用差分鉴频的方式进行解调,虽然这种方式结构简单,对因多径衰落造成的幅度和相位方面的失真有较强的抗干扰能力,也容易通过硬件实现。但该差分鉴频方法由于存在较大的“门限效应”,只有在输入信噪比达到一定值后,检测器才能正常工作。CPM信号的定时同步也是实现CPM***的一个难点,由于信号本身具有的相位连续的特点,符号与符号之间没有明显的幅度跃变,定时同步提取相对困难。
定时同步也叫位同步、符号同步,是通信***的基本组成部分,即在接收端产生一个与发送比特或符号速率相同的时钟信号,用于对解调后的基带信号进行正确的取样判决,消除噪声和干扰等因素的影响。
定时同步的性能评价指标主要有:静态相差,抖动,错位率,建立时间,保持时间,同步门限信噪比等。其中静态相差是指同步信号的平均相位和最佳取样点的相位之间的偏差,主要用于描述同步的精度;抖动指由于噪声的变化引起的同步信号随时间偏离其正常位置的现象,用于描述同步的稳定度;错位率指由于衰落、干扰或收发时钟误差等原因引起的同步脉冲序列偏离原来序列现象出现的频率,也是稳定度的一个衡量指标;建立时间为从含有位同步信息的接收信号进入解调器开始,到位同步提取电路输出正常的位同步信号为止所需的时间,描述同步信号捕获的速度;保持时间为从含有位同步信息的接收信号消失开始,到位同步提取电路输出的正常的位同步信号中断为止的时间,描述对同步信号维持的能力;同步门限信噪比指在保证一定的位同步质量的前提下,接收输入端允许的最小信噪比,这项指标体现了位同步对深衰落的适应能力。
随着CPFSK调制数据传输速率和作用距离的不断提高,为了提升解调性能,William P.Osbome等针对CPFSK信号的解调提出了MSD技术。当接收到一个符号时,并不立即进行判决,而是在多个符号长度内将接收到的信号波形与本地存储的波形进行相关运算,以此来判决符号。美国在靶场先进遥测计划中将MSD技术和Turbo乘积码(TPC)技术相结合,增强遥测***的性能。理论上,采用这两项技术的遥测***在误码率为的条件下,相比原***可以获得近9dB的信道增益。采用MSD技术的***能够获得增益,是以能够进行精确的定时同步为前提的。低信噪比的环境对CPFSK信号的定时同步方法提出了新的要求。
现有方法采用单符号周期超前滞后似然检测算法进行鉴相信息的提取,通过环路滤波电路进行时钟再生,并通过再生时钟控制超前滞后似然检测电路,达到符号同步的目的。然而,由于利用本地’1’和’0’似然检测序列分别对接收信号进行检测,在低信噪比下得到的鉴相曲线不够理想,同步性能不能满足MSD解调的要求。
发明内容
为了解决上述技术问题,本发明针对任意速率连续相位频移键控CPFSK调制信号,利用MSD解调的有利条件,提供一种基于MSD判决反馈,通过检测似然函数包络获得相位误差信息,利用延迟锁定环结构对码多普勒进行跟踪,在信噪比较低的情况下依然能够正常工作的定时同步方法。
本发明的上述目的可以通过以下措施来达到,一种任意速率CPFSK信号定时同步方法,包括如下步骤:
1.任意比降采样:以改进的数控振荡器NCO产生的整个采样时钟频率范围内的脉冲信号为使能信号,采用重采样单元对任意速率连续相位频移键控CPFSK基带信号进行任意比降采样,把CPFSK基带信号的采样速率降低为符号速率的D倍,D为整数;
2.MSD判决反馈:利用接收端已有的多符号检测MSD单元对经过降采样处理后的CPFSK信号进行判决,通过反馈信号单元以判决结果对应的CPFSK调制信号的共轭信号作为反馈信号,在整个过程中,先把D个CPFSK基带信号数据映射为一个符号,再把该符号映射为D个反馈信号数据;
3.并行相关:延时模块对经过降采样处理后的CPFSK信号进行延时处理,分别得到超前、即时和滞后三个支路,在有效使能信号控制下,三路信号分别与反馈信号进行符号周期内的并行相关运算,相干积分单元分别对三路相关运算结果进行一段时间的相关积分。
4.误差检测:三路相干积分结果送入码环鉴别器检测似然函数包络,获得CPFSK信号的相位误差信息。
5.基于延迟锁定环路结构调整信号相位:通过环路滤波器对相位误差信息进行滤波,滤波结果送入改进的NCO,由环路滤波器输出与固定累加量相加得到NCO的控制字,共同控制NCO输出信号的频率;然后对传统数控振荡器NCO进行改进,当NCO的控制字大于***采样时钟频率的一半时,对传统NCO获得的脉冲信号取反,获得频率大于二分之一倍采样时钟频率的脉冲信号;NCO输出的脉冲信号同时作为重采样单元的积分清零使能和定时同步环路中其它单元的有效使能信号,对CPFSK信号的相位进行调整,控制定时同步环路对码多普勒进行跟踪。
本发明相比于现有技术具有以下有益效果:
本发明针对任意速率的CPFSK信号,先利用MSD技术对其进行判决,然后根据判决结果获得反馈信号,利用反馈信号与对应的调制信号相关后累加的积分增益,通过检测似然函数包络获得相位误差信息,采用延迟锁定环结构对码多普勒进行跟踪,在信噪比较低的情况下依然能够完成精确的定时同步。
本发明对传统的NCO结构进行改进,使之能够产生整个采样时钟频率范围内的脉冲信号,重采样单元以该脉冲信号为使能信号,可以实现对CPFSK信号的任意比降采样。NCO的控制字由环路滤波器输出与固定累加量相加得到,固定累加值为符号速率的整数倍,NCO输出的脉冲信号同时作为重采样单元的积分清零使能和定时同步环路中其它单元的有效使能信号,有利于定时同步环路按照CPFSK符号周期进行处理,提高定时同步精度。
本发明利用接收端已有的MSD单元的判决结果获得反馈信号,无需付出额外的硬件资源代价,通过检测似然函数包络得到CPFSK信号的相位信息,无需数据辅助,不增加导引开销,实现复杂度低。
附图说明
图1是本发明任意速率CPFSK信号定时同步结构电路原理示意图。
图2是图1中的步骤一的原理示意图。
图3是图1中的步骤二的原理示意图。
图4是图1中的步骤三的原理示意图。
图5是图1中的步骤四的原理示意图。
图6是图1中的步骤五的原理示意图。
图7是图1中的NCO改进电路原理示意图。
图中:1重采样单元、2MSD单元、3反馈信号单元、4相关运算单元、5相干积分单元、6码环鉴别器、7环路滤波器、8数控振荡器NCO。
图中:1重采样单元、2MSD单元、3反馈信号单元、4相关运算单元、5相干积分单元、6码环鉴别器、7环路滤波器、8数控振荡器NCO。
具体实施方式
下面结合附图和实施例对发明进一步说明。
参阅图1。基于MSD判决反馈的任意速率CPFSK信号定时同步结构包括:重采样单元1、MSD单元2、反馈信号单元3、相关运算单元4、相干积分单元5、码环鉴别器6、环路滤波器7以及数控振荡器NCO8,其中,重采样单元1按照NCO输出的使能信号对接收的CPFSK基带信号进行任意比降采样,把CPFSK基带信号的采样速率降低为符号速率的整数倍;经重采样后的信号送入多符号检测MSD单元2,利用MSD技术得到判决结果,反馈信号单元3对判决结果进行处理,得到反馈信号;相关运算单元4对反馈信号分别与CPFSK信号的超前、即时和滞后三条支路信号进行相关运算;相关结果经过相干积分单元5后送入码环鉴别器6,得到鉴相信息;环路滤波器7对鉴相信息进行滤波,将滤波结果送入NCO8;NCO8以环路滤波器输出与固定累加量之和为控制字,重采样单元(1)在NCO(8)输出使能信号的控制下,对积分区间进行调整,改变CPFSK信号的相位,实现定时同步。
根据本发明,基于MSD判决反馈的任意速率CPFSK信号定时同步方法,具体步骤包括:
步骤1,参阅图2。任意比降采样:重采样单元以CPFSK基带信号作为输入,首先利用累加器对输入进行累加,然后在使能信号有效时对累加结果进行采样得到输出信号,同时对累加器清零,接着循环这个过程,完成对输入信号的降采样操作。该步骤把CPFSK基带信号的采样速率降低为符号速率的D倍。
步骤2参阅图3。MSD判决反馈:重采样单元降采样后得到的CPFSK信号对应D个数据的集合(大写字母分别表示一个CPFSK符号对应的D个数据的集合)顺序进入MSD单元,MSD单元在NCO输出的使能信号的控制下,按照符号周期对输入信号进行判决,输出符号序列(小写字母分别表示一个符号),反馈信号单元在NCO输出的使能信号的控制下,对各个符号进行处理,得到反馈信号。其中的反馈信号单元以判决结果对应的CPFSK调制信号的共轭信号作为反馈信号,由于符号’0’和’1’对应的CPFSK信号互为共轭,反馈信号可以通过以下两种实现方式得到:
a.反馈信号单元先对接收到的符号进行取反:符号’0’变为’1’,符号’1’变为’0’;然后,对取反后的符号进行CPFSK调制,得到反馈信号;
b.反馈信号直接对接收到的符号进行CPFSK调制,然后对调制信号取共轭,得到反馈信号。
MSD单元在持续观察前后各N个符号之后,才对当前符号进行判决,所以除了MSD单元和反馈信号单元带来的硬件延时之外,反馈信号与对应的CPFSK信号之间有N个符号周期的延时。由于初始相位不同,反馈信号与对应的CPFSK信号并不互为共轭,但仍然满足相关运算结果在相位对齐时出现最大值的规律,能够通过检测似然函数包络获得相位误差信息。
参阅图4。并行相关:并行相关步骤包括延时模块、复数乘法器、累加器以及相关积分单元,其中的复数乘法器和累加器组成数字相关器。首先,延时模块对CPFSK信号进行延时操作,得到超前、即时和滞后三个支路,使一个符号对应的即时支路的相位与该符号对应的反馈信号的相位对齐,超前支路的相位比即时支路的相位超前d个符号周期,滞后支路的相位比即时支路的相位落后d个符号周期,d表示数字相关器间距。然后,三个数字相关器分别对三路CPFSK信号与反馈信号进行复数乘法操作。接着,累加器在使能信号控制下,在每个符号周期内对复数乘法器输出信号进行累加。最后,相干积分单元对相关结果进行长度为的相干积分。相干积分能够消除信号中的高频信号成分和噪声,提高信噪比,增益与相干积分时间成正比。
参阅图5。误差检测:三路相干积分结果被送入码环鉴别器,得到CPFSK信号的相位误差信息。可选的鉴别器算法包括非相干超前减滞后幅值法、非相干超前减滞后功率法、似相干点积功率法和相干点积功率法等。每种方法均可被归一化。归一化能够去掉幅度敏感性,改善环路在信噪比快速改变条件下的性能,有助于使环路跟踪和门限性能不依赖于AGC性能。
采用归一化的非相干超前减滞后功率法的码环鉴别器包括功率计算模块、非相干积分单元和误差检测单元,其中,功率计算模块对超前支路和滞后支路的相干积分结果求功率,非相干积分单元对相干积分结果的功率值进行长度为的非相干积分,误差检测单元利用非相干积分结果获得相位误差信息:
E(n)和L(n)分别表示超前支路和滞后支路的相干积分结果,由误差检测得到的归一化的相位误差表示为:
当前符号的鉴相结果与当前符号的前后符号以及各符号的初始相位都有着直接关系,不同符号获得的鉴相曲线各不相同。非相干积分模块对相干积分结果的功率值进行相加积累,能够对多个符号的鉴相结果进行平滑,同时也能够抵消噪声带来的抖动,提高信噪比。成倍数放大或缩小相关结果不会影响信噪比和相位误差信息,为了避免在非相干积分之后的环节中发生数值溢出,可在非相干积分结果上乘以系数1/Ncor 2Nnc。
参阅图6。基于延迟锁定环路结构调整信号相位:该步骤包括环路滤波器和改进的NCO,首先,环路滤波器对相位误差信号进行滤波,然后,滤波器输出信号与固定累加值相加,得到NCO的控制字,最后,改进的NCO对控制字进行累加,可以得到特定频率的脉冲信号,该脉冲信号同时作为重采样单元的积分清零使能和定时同步环路中其它单元的有效使能信号,控制定时同步环路对码多普勒进行精确跟踪。NCO的固定累加值σ为符号速率Rb的D倍,即σ=D·Rb。
环路滤波器能够减小相位误差信号的抖动,降低高频噪声的影响,为锁相环路提供一个短期的记忆,在***由于瞬时噪声而失锁时,确保环路迅速重新捕获信号,可实现对动态变化的码多普勒的跟踪。阶数和噪声带宽决定了环路滤波器对信号的动态响应。本发明针对不同的应用环境,环路滤波器可选择一阶环、二阶环或者三阶环,在有锁频环的***中,可以选择由锁频环辅助的锁相环滤波器。在选定滤波器阶数后,可以根据接收机被要求接受的强度最弱的信号和所要求支持的最高的用户动态应力来选择一个恰当的噪声带宽。噪声带宽越大,环路的收敛速度越快;反之,环路对信号的跟踪越精确。另一方面,噪声带宽越大,环路更新周期就必须越短,在符号速率一定的情况下,必须选择越短的积分时间,否则会使环路变得不稳定。
参阅图7。传统的NCO通过相位累加器实现,在累加相位从负角度到正角度翻转的时刻输出脉冲,***采样时钟频率为fs时,传统NCO能够产生频率范围为[0,fs/2]的脉冲信号。传统NCO输出信号的频率fo与频率字fi的关系为:
重采样单元需要的使能信号的频率有可能大于***采样时钟频率的一半。为了得到满足要求的使能信号,本发明对传统NCO的结构进行了改进。
改进的NCO中的MOD模块表示求累加结果除以***采样时钟频率fs的余数;AND和NOT分别表示求并和取反操作;当控制字fi∈[0,fs/2]时,信号A的频率为fi,信号B的频率为(fs-fi),选择模块输出信号A;当控制字fi∈(fs/2,fs]时,信号A的频率为(fs-fi),信号B的频率为fi,选择模块输出信号B。
以上对本发明实施例进行了详细介绍,本文中应用了具体实施方式对本发明进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及设备;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。