CN105679819B - 一种逆导型mos栅控晶闸管及其制作方法 - Google Patents
一种逆导型mos栅控晶闸管及其制作方法 Download PDFInfo
- Publication number
- CN105679819B CN105679819B CN201610155996.2A CN201610155996A CN105679819B CN 105679819 B CN105679819 B CN 105679819B CN 201610155996 A CN201610155996 A CN 201610155996A CN 105679819 B CN105679819 B CN 105679819B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- drift region
- anode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 3
- 238000001465 metallisation Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 13
- 230000001413 cellular effect Effects 0.000 abstract description 7
- 230000004888 barrier function Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明属于功率半导体器件领域,具体的说涉及一种逆导型MOS栅控晶闸管及其制作方法。本发明所提出的新型逆导MOS栅控晶闸管,在电流密度较低时,其可以起到电子势垒的作用,从而减小了N阳极区的元胞长度,减小其有效面积,通过大幅提高阳极短路电阻来抑制snapback效应,而随着电压增加,P浮空区也会向N漂移区进行空穴发射,以进行电导调制,抑制snapback效应;同时,在反向导通时,由于额外引入的P浮空区,导通时将经过寄生PNPN结构,电流到一定量级将出现晶闸管导通,从而使其反向也具有大的电流导通能力。
Description
技术领域
本发明属于功率半导体器件领域,具体的说涉及一种逆导型MOS栅控晶闸管及其制作方法。
背景技术
随着人类社会的不断发展,能源的消耗量也不断增加,增加产出的同时,对于电能的利用率有着越来越高的要求。这些要求的实现,有赖于电力电子器件的发展。MOS栅控晶闸管作为一种新型功率器件,也得到了大家的关注。
MOS栅控晶闸管(MOS Gated Thyristor),简称MGT,是一种集合了MOSFET特性与晶闸管特性的复合型器件。其同时具备MOSFET的输入阻抗高,门级控制方便以及晶闸管的高阻断电压,低导通压降的优点,在功率脉冲领域有着广泛的应用。典型的MGT器件不具备逆向导通能力,而实际电路中如想正常工作,往往需要并连一个反向二极管,以便实现反向续流能力。以脉冲放电电路为例,若不具备反向导通能力,则不能实现连续脉冲过程,其反向将产生电压停滞,能量难以得到顺畅释放,则易发生器件损坏。
为解决此问题,人们提出了逆导型MGT(Reverse Conducting MGT),简称RC-MGT,如图1示,通过同时在阳极与阴极引入短路区域,为其反向导通设计出了电流通道,特性类似一个二极管,但结构会导致MGT在正向工作时出现两次snapback现象,第一次是阳极短路导致的由单极工作转向双极工作的切换,第二次则是由于阴极短路结构导致的器件由三极管工作转向晶闸管工作的切换。这两次snapback对其正向导通造成了不良影响。
发明内容
本发明的目的是提供一种逆导型MOS栅控晶闸管结构,该结构消除了正向导通的第一次snapback效应,削弱了第二次snapback效应。
逆导型MOS栅控晶闸管的结构特点主要是阳极区既有N阳极区8又有P阳极区9,同时阴极增加了N阱的开口,使P阱6与阴极1直接短接,这相当于集成了一个反向工作的PiN二极管(由P阱6、N漂移区7和N阳极区8所构成),其反向即具备了导通能力,使MGT可用于双向工作。但是传统的逆导型MGT正向将出现两次snapback现象,从而影响器件的开启。
第一次snapback现象是由于阳极短路结构的存在,当器件正向还处于较低的电流密度时,低电流密度下电子全部经过N阳极区8流向金属化阳极10,当电压增加到一定程度时,P阳极区9才开始导通并向N漂移区7注入空穴,通过电导调制效应降低N漂移区7的电阻,此时会出现电流增大而电压减小的现象。
第二次snapback现象则是由于P阱6和N阱5同时短接到阴极所造成的,则若想进入晶闸管模式电流需从由沟道经过N阱5流入阴极切换至经过P阱6与N阱5导通流入阴极,也会出现电流增大电压减小的现象。
本发明的技术方案为:一种逆导型MOS栅控晶闸管,包括N型漂移区7,所述N型漂移区7的上表面具有金属化阴极1和栅极,且金属化阴极1和栅极分别位于两端,所述栅极由栅氧化层3和位于栅氧化层3上表面的栅电极2构成;所述N型漂移区7的下表面具有金属化阳极11;所述N型漂移区7的上层具有P阱6,所述P阱6的上表面分别与金属化阴极1的下表面及栅氧化层3的下表面接触;所述P阱6中具有N阱5,所述N阱5的上表面分别与金属化阴极1的下表面及栅氧化层3的下表面接触;所述N阱5中具有P+区4,所述P+区4的上表面两端分别与金属化阴极1的下表面及栅氧化层3的下表面接触;其特征在于,所述N型漂移区中还具有P型浮空层8、N型阳极区9和P型阳极区10;所述N型阳极区9的下表面和P型阳极区10的下表面与金属化阴极11的上表面连接;所述P型浮空层8位于N型阳极区9和P型阳极区10之间,且P型浮空层8呈倒“L”型覆盖在N型阳极区9上,其中,位于N型阳极区9上表面部分的P型浮空层的宽度为L1-L2,其中,L1为N型阳极区9的宽度,L2为N型阳极区9与N型漂移区7的接触面的宽度;所述金属化阳极11中还具有氧隔离层12,所述氧隔离层12的上表面分别与P型浮空层8、N型阳极区9和P型阳极区10的下表面连接。
一种逆导型MOS栅控晶闸管的制造方法,其特征在于,包括以下步骤:
第一步:在硅片衬底上制作结终端,形成N型漂移区7;
第二步:在N型漂移区7上表面的一侧通过热氧化形成栅氧层3,并在栅氧层3(上)淀积一层多晶硅/金属再刻蚀形成栅电极2;
第三步:在N型漂移区7上层注入P型杂质并推结形成P阱6;
第四步:在N型漂移区7上层注入N型杂质形成N阱5;所述N阱5位于P阱6中;在N型漂移区7上层注入P型杂质形成P+区4;所述P+区4位于N阱5中;
第五步:在器件上表面淀积BPSG绝缘介质层,刻蚀欧姆接触孔;
第六步:在P阱6、N阱5、P+区4上表面淀积金属,形成阴极金属1;
第七步:淀积钝化层;
第八步:对N型漂移区7下表面进行减薄、抛光处理,在一侧采用较高能量注入P型杂质形成P型浮空区8并进行热推结,在同一侧继续注入N型杂质,形成N型阳极区9;P型浮空层8呈倒“L”型覆盖在N型阳极区9上;在另一侧注入P型杂质形成P型阳极区10,进行离子激活;
第九步:在器件下表面淀积BPSG绝缘介质层,刻蚀欧姆接触孔,留下氧隔离层12;氧隔离层12的上表面分别与P型浮空层8、N型阳极区9和P型阳极区10的下表面连接;
第十步:在器件下表面进行金属淀积以形成阳极11。
本发明的有益效果为,本发明所提出的新型逆导MOS栅控晶闸管,在电流密度较低时,其可以起到电子势垒的作用,从而减小了N阳极区的元胞长度,减小其有效面积,通过大幅提高阳极短路电阻来抑制snapback效应,而随着电压增加,P浮空区也会向N漂移区进行空穴发射,以进行电导调制,抑制snapback效应;同时,在反向导通时,由于额外引入的P浮空区,导通时将经过寄生PNPN结构,电流到一定量级将出现晶闸管导通,从而使其反向也具有大的电流导通能力。
附图说明
图1是常规RC-MGT的半元胞剖面示意图;
图2是本发明提供的RC-MGT的半元胞剖面示意图;
图3是常规RC-MGT和本发明提供的RC-MGT的正向特性曲线图;
图4是不同半元胞长度下的RC-MGT的导通特性曲线;
图5是常规MGT,常规RC-MGT以及本发明RC-MGT在典型阻性负载下的开启与关断特性曲线;
图6是常规RC-MGT与本发明RC-MGT的反向导通特性特性曲线;
图7是本发明RC-MGT反向导通snapback前后的电流路径图示;其中,(a)是反向导通snapback前的电流路径图;(b)是反向导通snapback后的电流路径图;
图8是本发明RC-MGT在不同N阳极区9长度L1下的反向导通特性曲线;
图9是本发明RC-MGT在不同N阳极区9长度L1下的正向导通特性曲线;
图10是本发明RC-MGT在不同N阳极区9与N漂移区7窗口大小L2下的反向导通特性曲线;
图11是本发明RC-MGT在不同N阳极区9与N漂移区7窗口大小L2下的正向导通特性曲线。
具体实施方式
下面结合附图,详细描述本发明的技术方案:
图2为本发明的一种逆导型MOS栅控晶闸管结构示意图。如图所示,包括金属化阴极1、栅电极2、栅氧化层3、P阱4、N阱5、P阱6、N漂移区7、P浮空层8、N阳极区9、P阳极区10、金属化阳极11和阳极隔离氧化层12;P阱6位于N漂移区7顶部,N阱5位于P阱6中,P阱4位于N阱5中,栅氧化层3位于N阱5、P阱6、N漂移区7的表面,栅电极2位于栅氧化层3表面,金属化阴极1覆盖N阱5和P阱6以及P阱4的一部分。N漂移区7的下表面具有P浮空区8,P浮空区8和金属化阳极11之间是N阳极区9,N阳极区9和P阳极区10被相互隔离;N阳极区9与N漂移区7部分接触,接触尺寸为L2;根据上表面接触对象的不同可将金属化阳极11看作三部分,其中一部分金属化阳极11上部只与N阳极区9接触,另一部分金属化阳极11上部只与P阳极区10接触,剩余一部分上部则与氧隔离层12接触将其他两部分连接。氧隔离层12位于硅片的下表面外,同时与P浮空区8、N阳极区9、和P阳极区10接触,嵌入金属化阳极11上部,隔离了金属化阳极11与P浮空区8、N漂移区7。
本发明提出的新型RC-MGT,相较传统型RC-MGT,有一个额外的P浮空层8部分掩蔽N阳极区9,并将N阳极区9与P阳极区10隔开,同时在硅片下表面外和金属阳极上部有一块氧化物隔离层11,隔离阳极11与P浮空层8、N漂移区7。P浮空层8的存在起到了电子遮蔽的作用,大大增加了N阳极区9和P阳极区10之间的短路电阻,从而抑制了正向导通的两次snapback效应。
从图3可以看出,本发明提出的新型逆导型MOS栅控晶闸管,相较于常规的逆导MOS栅控晶闸管,完全消除了第一次snapback效应,第二次snapback电压也较原先有一定的降低,典型结构的snapback电压由6V降低至5.5V,降低了8%。
图4显示,新型逆导型MOS栅控晶闸管在阴极短路窗口大小不变的情况下,通过增加半元胞的宽度可以大幅的减少第二次snapback电压,如半元胞宽度有15μm增加到60μm,snapback电压由5.5V降低到2.2V,降低了60%,但单位面积导通电流略有减小。
图5显示,该新型逆导型MOS栅控晶闸管具有和常规逆导MOS栅控晶闸管类似的开关特性,其关断特性较常规逆导MOS栅控晶闸管略好。
图6显示,该新型逆导型MOS栅控晶闸管的反向特性与常规逆导MOS栅控晶闸管不同,由于额外的P浮空层8的引入,器件的反向导通出现了snapback现象。
图7(a)显示,反向导通电流主要从左侧未掩蔽N漂移区7流入阳极,而图7(b)则显示反向电流主要从右侧P浮空层8经过PN结流入阳极。这二者分别是反向导通snapback前后的电流流向。要削弱这种snapback效应,可以通过增加P浮空层的长度来实现。
图8显示,增加N阳极区9的长度L1同时增加P浮空层8的长度可以有效抑制反向导通snapback现象,同时提高反向导通能力,但提高N阳极区9的长度会对其正向特性造成不利的影响,如图9所示,则实际设计中需要进行折中考虑,以确定较为优化的L1值。
图10显示,增大N阳极区9与N漂移区7的窗口大小L2可以更加有效的抑制反向导通的snapback现象,L2从2μm增加到5μm后完全消除了反向导通的snapback效应,但是,正向导通的snapback效应会更严重,正如图11所示,也需要对二者进行折中考虑以获得较为优化的L2值。
本发明还提供一种逆导型MOS栅控晶闸管的制造方法,包括以下步骤:
第一步:在硅片衬底上制作结终端,形成N型漂移区7;
第二步:在N型漂移区7上表面的一侧通过热氧化形成栅氧层3,并在栅氧层3(上)淀积一层多晶硅/金属再刻蚀形成栅电极2;
第三步:在N型漂移区7上层注入P型杂质并推结形成P阱6;
第四步:在N型漂移区7上层注入N型杂质形成N阱5;所述N阱5位于P阱6中;在N型漂移区7上层注入P型杂质形成P+区4;所述P+区4位于N阱5中;
第五步:在器件上表面淀积BPSG绝缘介质层,刻蚀欧姆接触孔;
第六步:在P阱6、N阱5、P+区4上表面淀积金属,形成阴极金属1;
第七步:淀积钝化层;
第八步:对N型漂移区7下表面进行减薄、抛光处理,在一侧采用较高能量注入P型杂质形成P型浮空区8并进行热推结,在同一侧继续注入N型杂质,形成N型阳极区9;P型浮空层8呈倒“L”型覆盖在N型阳极区9上;在另一侧注入P型杂质形成P型阳极区10,进行离子激活;
第九步:在器件下表面淀积BPSG绝缘介质层,刻蚀欧姆接触孔,留下氧隔离层12;氧隔离层12的上表面分别与P型浮空层8、N型阳极区9和P型阳极区10的下表面连接;
第十步:在器件下表面进行金属淀积以形成阳极11。
Claims (1)
1.一种逆导型MOS栅控晶闸管的制造方法,其特征在于,包括以下步骤:
第一步:在硅片衬底上制作结终端,形成N型漂移区(7);
第二步:在N型漂移区(7)上表面的一侧通过热氧化形成栅氧层(3),并在栅氧层(3)上淀积一层多晶硅/金属再刻蚀形成栅电极(2);
第三步:在N型漂移区(7)上层注入P型杂质并推结形成P阱(6);
第四步:在N型漂移区(7)上层注入N型杂质形成N阱(5);所述N阱(5)位于P阱(6)中;在N型漂移区(7)上层注入P型杂质形成P+区(4);所述P+区(4)位于N阱(5)中;
第五步:在器件上表面淀积BPSG绝缘介质层,刻蚀欧姆接触孔;
第六步:在P阱(6)、N阱(5)、P+区(4)上表面淀积金属,形成阴极金属(1);
第七步:淀积钝化层;
第八步:对N型漂移区(7)下表面进行减薄、抛光处理,在一侧采用较高能量注入P型杂质形成P型浮空区(8)并进行热推结,在同一侧继续注入N型杂质,形成N型阳极区(9);P型浮空层(8)呈倒“L”型覆盖在N型阳极区(9)上;在另一侧注入P型杂质形成P型阳极区(10),进行离子激活;
第九步:在器件下表面淀积BPSG绝缘介质层,刻蚀欧姆接触孔,留下氧隔离层(12);氧隔离层(12)的上表面分别与P型浮空层(8)、N型阳极区(9)和P型阳极区(10)的下表面连接;
第十步:在器件下表面进行金属淀积以形成阳极(11)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610155996.2A CN105679819B (zh) | 2016-03-18 | 2016-03-18 | 一种逆导型mos栅控晶闸管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610155996.2A CN105679819B (zh) | 2016-03-18 | 2016-03-18 | 一种逆导型mos栅控晶闸管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105679819A CN105679819A (zh) | 2016-06-15 |
CN105679819B true CN105679819B (zh) | 2018-12-11 |
Family
ID=56310901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610155996.2A Active CN105679819B (zh) | 2016-03-18 | 2016-03-18 | 一种逆导型mos栅控晶闸管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105679819B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107425062A (zh) * | 2017-08-17 | 2017-12-01 | 电子科技大学 | 一种提高抗浪涌能力的栅控晶闸管器件 |
CN107464838A (zh) * | 2017-08-17 | 2017-12-12 | 电子科技大学 | 一种栅控晶闸管器件 |
CN107527951B (zh) * | 2017-09-19 | 2019-11-01 | 电子科技大学 | 一种具有高输入电容的阴极短路栅控晶闸管 |
CN108054207A (zh) * | 2017-12-11 | 2018-05-18 | 电子科技大学 | 一种双沟道mos栅控晶闸管及其制造方法 |
CN108063163A (zh) * | 2017-12-27 | 2018-05-22 | 中国科学院微电子研究所 | 一种阳极栅mos晶闸管及其工艺方法 |
CN109103258A (zh) * | 2018-08-21 | 2018-12-28 | 电子科技大学 | 一种槽栅dmos器件 |
CN109887844B (zh) * | 2019-02-26 | 2022-03-25 | 中国科学院微电子研究所 | 一种双埋层mos栅控晶闸管及制备方法 |
CN112563326B (zh) * | 2020-12-14 | 2022-05-17 | 电子科技大学 | 一种具有寄生二极管的mos栅控晶闸管及其制造方法 |
CN112563325B (zh) * | 2020-12-14 | 2022-05-13 | 电子科技大学 | 一种mos栅控晶闸管及其制造方法 |
CN112838123A (zh) * | 2021-01-11 | 2021-05-25 | 电子科技大学 | 一种逆导型mos触发晶闸管及其制造方法 |
CN113437135B (zh) * | 2021-06-25 | 2022-04-08 | 电子科技大学 | 一种压控型发射极关断晶闸管器件及其制造方法 |
CN113725295B (zh) * | 2021-09-01 | 2023-08-11 | 电子科技大学 | 一种逆导型mos栅控晶闸管及其制造方法 |
CN113659014B (zh) * | 2021-10-20 | 2022-01-18 | 四川洪芯微科技有限公司 | 一种含有阴极短接槽栅结构的功率二极管 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102623492A (zh) * | 2012-04-06 | 2012-08-01 | 电子科技大学 | 一种mos场控晶闸管 |
CN103022089A (zh) * | 2012-06-19 | 2013-04-03 | 电子科技大学 | 一种无snapback效应的逆导型绝缘栅双极晶体管 |
US8686531B2 (en) * | 2007-11-19 | 2014-04-01 | Fairchild Korea Semiconductor, Ltd. | Structure and method for forming a guard ring to protect a control device in a power semiconductor IC |
-
2016
- 2016-03-18 CN CN201610155996.2A patent/CN105679819B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8686531B2 (en) * | 2007-11-19 | 2014-04-01 | Fairchild Korea Semiconductor, Ltd. | Structure and method for forming a guard ring to protect a control device in a power semiconductor IC |
CN102623492A (zh) * | 2012-04-06 | 2012-08-01 | 电子科技大学 | 一种mos场控晶闸管 |
CN103022089A (zh) * | 2012-06-19 | 2013-04-03 | 电子科技大学 | 一种无snapback效应的逆导型绝缘栅双极晶体管 |
Also Published As
Publication number | Publication date |
---|---|
CN105679819A (zh) | 2016-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105679819B (zh) | 一种逆导型mos栅控晶闸管及其制作方法 | |
CN104393034B (zh) | 一种mos栅控晶闸管的制造方法 | |
CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
CN104409485B (zh) | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 | |
CN107275406B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
CN108807504A (zh) | 碳化硅mosfet器件及其制造方法 | |
CN105870180B (zh) | 双***沟槽栅电荷存储型rc-igbt及其制造方法 | |
CN109065621A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
CN105023943B (zh) | 一种纵向rc‑igbt器件 | |
CN106024876A (zh) | 用于消除回滞现象的逆导型横向绝缘栅双极型晶体管器件 | |
CN101901830B (zh) | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 | |
CN109103240A (zh) | 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
CN106129110A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
CN105895671A (zh) | 超低功耗半导体功率器件及制备方法 | |
CN110473914A (zh) | 一种SiC-MOS器件的制备方法 | |
CN110473917A (zh) | 一种横向igbt及其制作方法 | |
CN106098764A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
CN105742372A (zh) | 一种开启电压可调的槽栅型金属氧化物半导体二极管 | |
CN106098763B (zh) | 一种rc-ligbt器件及其制备方法 | |
CN107768434A (zh) | 一种双向igbt及其制造方法 | |
CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
CN110504313A (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
CN105529370A (zh) | 一种mos触发负阻二极管及其制造方法 | |
CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
CN106409895B (zh) | 一种绝缘栅双极晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |