CN105668502B - 一种带腔体器件的气密封装结构及其制造方法 - Google Patents

一种带腔体器件的气密封装结构及其制造方法 Download PDF

Info

Publication number
CN105668502B
CN105668502B CN201610174128.9A CN201610174128A CN105668502B CN 105668502 B CN105668502 B CN 105668502B CN 201610174128 A CN201610174128 A CN 201610174128A CN 105668502 B CN105668502 B CN 105668502B
Authority
CN
China
Prior art keywords
semiconductor wafer
groove
cavity
package structure
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610174128.9A
Other languages
English (en)
Other versions
CN105668502A (zh
Inventor
饶杰
周海峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meixin Semiconductor Wuxi Co Ltd
Original Assignee
Meixin Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meixin Semiconductor Wuxi Co Ltd filed Critical Meixin Semiconductor Wuxi Co Ltd
Priority to CN201610174128.9A priority Critical patent/CN105668502B/zh
Publication of CN105668502A publication Critical patent/CN105668502A/zh
Application granted granted Critical
Publication of CN105668502B publication Critical patent/CN105668502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)

Abstract

本发明公开了一种带腔体器件的气密封装结构及其制造方法，所述气密封装结构包括：第一半导体圆片和第二半导体圆片，每个半导体圆片都包括第一表面、与该第一表面相对的第二表面；黏合剂键合层，其用于将第一半导体圆片的第一表面和第二半导体圆片的第一表面键合在一起；多个腔体，其位于第一半导体圆片和第二半导体圆片的第一表面之间，且分别被黏合剂键合层环绕密封；多个位于腔体外侧的沟槽，沟槽自第一半导体圆片的第二表面至少贯穿第一半导体圆片和黏合剂键合层，多个沟槽分别环绕腔体；塑封料包封体，其填充沟槽并覆盖第一半导体圆片的第二表面。与现有技术相比，本发明可以实现良好的气密性能，从而获得高可靠性的器件。

Description

一种带腔体器件的气密封装结构及其制造方法
【技术领域】
本发明涉及半导体封装技术领域，特别涉及一种带腔体器件的气密封装结构及其制造方法。
【背景技术】
很多微机电***MEMS(Micro-Electro Mechanical System)器件均有可动部件，这就需要提供一个空腔(Cavity)环境，在晶圆级封装中基本上都是通过圆片键合(bonding)来实现。各种键合方式中，黏合剂键合由于其工艺温度低的特性得以广泛应用，但其键合本身的材料为高分子有机物，往往气密性、防水防潮等能力有限，最终无法获得高可靠性的器件。
因此，有必要提出一种改进的方案来克服上述问题。
【发明内容】
本发明的目的之一在于提供一种带腔体器件的气密封装结构及其制造方法，其可以实现良好的气密性能，从而获得高可靠性的器件。
为了解决上述问题，根据本发明的一个方面，本发明提供一种带腔体器件的气密封装结构，其包括：第一半导体圆片，其包括第一表面、与该第一表面相对的第二表面：第二半导体圆片，其包括第一表面、与该第一表面相对的第二表面；黏合剂键合层，其位于第一半导体圆片和第二半导体圆片的第一表面之间，所述黏合剂键合层用于将第一半导体圆片的第一表面和第二半导体圆片的第一表面键合在一起；多个腔体，其位于第一半导体圆片和第二半导体圆片的第一表面之间，且分别被所述黏合剂键合层环绕密封；多个位于所述腔体外侧的沟槽，所述沟槽自所述第一半导体圆片的第二表面至少贯穿所述第一半导体圆片和黏合剂键合层，所述多个沟槽分别环绕所述腔体；塑封料包封体，其填充所述沟槽并覆盖第一半导体圆片的第二表面。
进一步的，所述气密封装结构还包括重分布层，所述重分布层将第一半导体圆片和/或第二半导体圆片上的电路信号引出至所述塑封料包封体表面的输出端口。
进一步的，所述沟槽依次贯穿所述第一半导体圆片和黏合剂键合层至所述第二半导体圆片的第一表面；或者所述沟槽依次贯穿所述第一半导体圆片和粘合剂键合层，并延生至所述第二半导体圆片内。
进一步的，所述沟槽的侧壁为倾斜设计或垂直设计；所述沟槽能够通过刀片切割、激光切割、干法刻蚀和湿法刻蚀中的至少一种工艺形成。
进一步的，至少一个MEMS电路模块位于半导体圆片的第一表面。
进一步的，所述黏合剂键合层包括环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物和丙烯酸酯中的至少一种。
根据本发明的另一个方面，本发明提供一种带腔体器件的气密封装结构的制造方法，其包括：提供第一半导体圆片和第二半导体圆片，其中，每个半导体圆片都包括第一表面和与该第一表面相对的第二表面；对齐第一半导体圆片和第二半导体圆片，通过黏合剂键合层将第一半导体圆片的第一表面和第二半导体圆片的第一表面键合，其中，在第一半导体圆片和第二半导体圆片的第一表面之间形成多个腔体，所述腔体分别被所述粘合剂键合层围绕密封；自所述第一半导体圆片的第二表面且位于所述腔体外侧开设多个沟槽，所述沟槽至少贯穿所述第一半导体圆片和黏合剂键合层，所述多个沟槽分别环绕所述腔体；对所述第一半导体圆片的第二表面进行塑封，以形成塑封料包封体，所述塑封料包封体填充所述沟槽并覆盖所述第一半导体圆片的第二表面。
进一步的，所述制作方法还包括：形成重分布层，所述重分布层将第一半导体圆片和/或第二半导体圆片上的电路信号引出至所述塑封料包封体表面的输出端口。
进一步的，所述自所述第一半导体圆片的第二表面且位于所述腔体外侧开设多个沟槽步骤为，自所述第一半导体圆片的第二表面开设依次贯穿所述第一半导体圆片和黏合剂键合层至所述第二半导体圆片的表面的沟槽；或所述自所述第一半导体圆片的第二表面且位于所述腔体外侧开设多个沟槽步骤为，自所述第一半导体圆片的第二表面开设依次贯穿所述第一半导体圆片和黏合剂键合层，并延伸至所述第二半导体圆片内的沟槽。
进一步的，所述沟槽的侧壁为倾斜设计或垂直设计；所述沟槽能够通过刀片切割、激光切割、干法刻蚀和湿法刻蚀中的至少一种工艺形成。
进一步的，至少一个MEMS电路模块位于半导体圆片的第一表面。
与现有技术相比，本发明采用广泛适用的黏合剂键合技术和晶圆级封装工艺，通过将晶圆之间的黏合剂键合层切断再填充塑封料进行包封的方式，利用塑封料的优异性能实现良好的气密性能，从而获得高可靠性的器件。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明中的气密封装结构的制造方法在一个实施例中的流程示意图；
图2为本发明在一个实施例中提供的第一半导体圆片和第二半导体圆片的整体结构示意图；
图3为本发明在一个实施例中，对齐并键合第一半导体圆片和第二半导体圆片后的气密封装结构的整体结构示意图；
图4为图3所示的气密封装结构在一个实施例中的部分纵剖面图；
图5为本发明在一个实施例中，自所述第一半导体圆片的第二表面开设沟槽后的气密封装结构的整体结构示意图；
图6a和图6b为图5所示的气密封装结构在两个不同实施例中的部分纵剖面图；
图7为本发明在一个实施例中，自第一半导体圆片210的第二表面212进行塑封后的气密封装结构的整体结构示意图；
图8a和图8b为图7所示的气密封装结构在两个不同实施例中的部分纵剖面图；
图9为本发明在一个实施例中，形成重分布层后的气密封装结构的整体结构示意图；
图10为图9所示的气密封装结构在一个实施例中的部分纵剖面图；
图11为对图9所示的气密封装结构用切割刀片进行划片切割后的示意图。
【具体实施方式】
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。所属领域内的普通技术人员所熟知的是，本发明中的相连、连接或相接等表示直接或间接电性连接。
请参考图1所示，其为本发明中的气密封装结构的制造方法100在一个实施例中的流程示意图。所述制造方法100包括如下步骤。
步骤110、如图2所示，提供第一半导体圆片210和第二半导体圆片220。每个半导体圆片包括第一表面212、222，与该第一表面212、222相对的第二表面214、224，至少一个MEMS电路模块位于半导体圆片210、220的第一表面212、222，至少一个半导体圆片的第一表面设置有凹槽。在图2所示的实施例中，结合图4所示的，第一半导体圆片210的第一表面212和第二半导体圆片220的第一表面222上均设置有多个凹槽2301。其中，图2为本发明在一个实施例中提供的第一半导体圆片210和第二半导体圆片220的整体结构示意图。
步骤120、如图3和图4所示，对齐第一半导体圆片210和第二半导体圆片220，通过黏合剂键合层240将第一半导体圆片210的第一表面212和第二半导体圆片220的第一表面222键合，以形成包括第一半导体圆片210和第二半导体圆片220的键合圆片。对齐并键合后，在第一半导体圆片210的第一表面212和第二半导体圆片220的第一表面222之间形成多个腔体230，且所述腔体230被所述黏合剂键合层240分别密封。在一个实施例中，所述腔体230为真空；或所述腔体230内填充有气态物质，所述腔体230内的压力为1bar至10bar。
其中，图3为本发明在一个实施例中，对齐并键合第一半导体圆片210和第二半导体圆片220后的气密封装结构的整体结构示意图；图4为图3所示的气密封装结构在一个实施例中的部分纵剖面图。在图4所示的实施例中，只是示例性的显示了一个腔体230，其他腔体并未示出。
步骤130、如图5、图6a和图6b所示，自所述第一半导体圆片210的第二表面212且位于所述腔体230外侧开设多个沟槽250，所述沟槽250至少贯穿所述第一半导体圆片210和黏合剂键合层240，所述多个沟槽250分别环绕所述腔体230。所述沟槽250可以通过刀片切割、激光切割、干法刻蚀和湿法刻蚀中的至少一种工艺形成。
请参考图5所示，其为本发明在一个实施例中，自所述第一半导体圆片210的第二表面214开设沟槽250后的气密封装结构的整体结构示意图，在图5所示的实施例中，对齐键合后，位于第一半导体圆片210和第二半导体圆片220的第一表面之间的腔体230呈矩阵形式排布，使用沟槽切割刀片300自所述第一半导体圆片210的第二表面214，在相邻两行腔体之间、相邻两列腔体之间，以及最外行腔体外侧，和最外列腔体外侧进行沟槽切割，从而使每个腔体均被与其紧邻的四条沟槽250环绕。
请参考图6a和图6b所示，其为图5所示的气密封装结构在两个不同实施例中的部分纵剖面图。在图6a所示的实施例中，沟槽250a依次贯穿所述第一半导体圆片210和黏合剂键合层240至所述第二半导体圆片220的第一表面222。在图6b所示的实施例中，沟槽250b依次贯穿所述第一半导体圆片210和黏合剂键合层240，并延伸至所述第二半导体圆片220内。在图6a和图6b所示的实施例中，沟槽250a和250b的侧壁为倾斜(斜坡)设计，在其他实施例中，沟槽250a和250b的侧壁也可以为垂直(直壁)设计。
步骤140，如图7、图8a和图8b所示，对所述第一半导体圆片210的第二表面212进行塑封，以形成塑封料包封体260，所述塑封料包封体260填充所述沟槽250并覆盖所述第一半导体圆片210的第二表面214。这样，黏合剂键合层240被包入所述塑封料包封体260内，不露出于所述塑封料包封体260外，以使腔体230实现更好的气密性能，从而获得高可靠性的器件。
其中，图7为本发明在一个实施例中，自第一半导体圆片210的第二表面212进行塑封后的气密封装结构的整体结构示意图。请参考图8a和图8b所示，其为图7所示的气密封装结构在两个不同实施例中的部分纵剖面图。在图8a所示的实施例中，所述塑封料包封体260a填充所述沟槽250a并覆盖所述第一半导体圆片210的第二表面214；在图8b所示的实施例中，所述塑封料包封体260b填充所述沟槽250b并覆盖所述第一半导体圆片210的第二表面214。其中，有关沟槽250a和250b的具体结构请参见前述对沟槽250a、250b的描述。
由于在前述表述中已说明，本发明中的半导体圆片210、220的第一表面212、222上至少有一个MEMS电路模块，因此，封装电连接的形成至少包括将第一半导体圆片210和/或第二半导体圆片220上的电路信号引出至塑封外的设计，具体请参见下述步骤150。
步骤150、如图9和图10所示，形成重分布层RDL(未示出)，所述重分布层将第一半导体圆片210和或第二半导体圆片220上的电路信号引出至塑封料包封体260表面的输出端口270，所述输出端口270可以为焊球或无引脚的焊垫。其中，图9为本发明在一个实施例中，形成重分布层后的气密封装结构的整体结构示意图；图10为图9所示的气密封装结构在一个实施例中的部分纵剖面图，在图10所示的实施例中，所述输出端口270为焊球。
随后对由图1所示的制造方法制得的气密封装结构进行划片切割，以得到单个芯片，具体请参见图11所示，其为对图9所示的气密封装结构用切割刀片330进行划片切割后的示意图。
在一个实施例中，所述黏合剂键合层240可以包括环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物和丙烯酸酯中的至少一种；所述半导体圆片210、220的材料可以包括Glass、Si、Ge、GaAs、InP、GaN、Al2O3、Cu、Al、KOVAR中的至少一种；
根据本发明的另一个方面，本发明提供一种气密封装结构。
请参考图9和图10所示，本发明中的气密封装结构包括第一半导体圆片210、与第一半导体圆片210键合的第二半导体圆片220、多个腔体230、黏合剂键合层240、多个沟槽250a和塑封料包封体260。
所述第一半导体圆片210包括第一表面212、与该第一表面212相对的第二表面214；所述第二半导体圆片220包括第一表面222、与该第一表面222相对的第二表面224；所述腔体230形成于第一半导体圆片210的第一表面212和第二半导体圆片220的第一表面222之间；所述黏合剂键合层240夹于第一半导体圆片210的第一表面212和第二半导体圆片220的第一表面222之间，所述黏合剂键合层240分别密封所述腔体230；至少一个MEMS电路模块位于半导体圆片210、220的第一表面212、222。
在图10所示的实施例中，所述腔体230由第一半导体圆片210的第一表面212上的凹槽2301和第二半导体圆片220的第一表面222上对应的凹槽2301扣合形成；在本发明的另一个实施例中，所述腔体230可以由所述第一半导体圆片210的部分第一表面212(该部分第一表面212上未形成凹槽2301)与所述第二半导体圆片220的第一表面222的凹槽2301扣合形成；在本发明中的再一个实施例中，所述腔体230可以由所述第一半导体圆片210的第一表面212的凹槽2301与所述第二半导体圆片220的部分第一表面222(该部分第一表面222上未形成凹槽2301扣合形成。
多个沟槽250a位于所述腔体230的外侧，且所述沟槽250a自所述第一半导体圆片210的第二表面214至少贯穿所述第一半导体圆片210和黏合剂键合成240，所述多个沟槽250a分别环绕所述腔体230。在图10所示的实施例中，所述沟槽250a依次贯穿所述第一半导体圆片210和黏合剂键合层240至所述第二半导体圆片220的第一表面222；在图8b所示的实施例中，沟槽250b依次贯穿所述第一半导体圆片210和黏合剂键合层240，并延伸至所述第二半导体圆片220内。
所述塑封料包封体260填充所述沟槽250a并覆盖所述第一半导体圆片210的第二表面214。这样，黏合剂键合层240被包入所述塑封料包封体260内，不露出于所述塑封料包封体260外，以使腔体230实现更好的气密性能，从而获得高可靠性的器件。
在图9和图10所示的实施例中，本发明中的气密封装结构还包括重分布层RDL(未示出)，所述重分布层将第一半导体圆片210和或第二半导体圆片220上的电路信号引出至塑封料包封体260表面的输出端口270，所述输出端口270可以为焊球或无引脚的焊垫，在图10所示的实施例中，所述输出端口270为焊球。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (4)

1.一种带腔体器件的气密封装结构的制造方法，其特征在于，其包括：
提供第一半导体圆片和第二半导体圆片，其中，每个半导体圆片都包括第一表面和与该第一表面相对的第二表面；
对齐第一半导体圆片和第二半导体圆片，通过黏合剂键合层将第一半导体圆片的第一表面和第二半导体圆片的第一表面键合，其中，在第一半导体圆片和第二半导体圆片的第一表面之间形成多个腔体，所述腔体分别被所述黏合剂键合层围绕密封；
自所述第一半导体圆片的第二表面且位于所述腔体外侧开设多个沟槽，所述沟槽贯穿所述第一半导体圆片和黏合剂键合层，并延伸至所述第二半导体圆片内，所述多个沟槽分别连续环绕所述腔体，自所述第一半导体圆片的第二表面通过刀片切割、激光切割、干法刻蚀和湿法刻蚀中的至少一种工艺形成所述沟槽；
对所述第一半导体圆片的第二表面进行塑封，以形成塑封料包封体，所述塑封料包封体填充所述沟槽并覆盖所述第一半导体圆片的第二表面。
2.根据权利要求1所述的制造方法，其特征在于，其还包括：
形成重分布层，所述重分布层将第一半导体圆片和/或第二半导体圆片上的电路信号引出至所述塑封料包封体表面的输出端口。
3.根据权利要求1所述的制造方法，其特征在于，
所述沟槽的侧壁为倾斜设计或垂直设计；
所述沟槽能够通过刀片切割、激光切割、干法刻蚀和湿法刻蚀中的至少一种工艺形成。
4.根据权利要求1所述的制造方法，其特征在于，
至少一个MEMS电路模块位于半导体圆片的第一表面。
CN201610174128.9A 2016-03-24 2016-03-24 一种带腔体器件的气密封装结构及其制造方法 Active CN105668502B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610174128.9A CN105668502B (zh) 2016-03-24 2016-03-24 一种带腔体器件的气密封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610174128.9A CN105668502B (zh) 2016-03-24 2016-03-24 一种带腔体器件的气密封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN105668502A CN105668502A (zh) 2016-06-15
CN105668502B true CN105668502B (zh) 2017-12-15

Family

ID=56215391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610174128.9A Active CN105668502B (zh) 2016-03-24 2016-03-24 一种带腔体器件的气密封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN105668502B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110562911A (zh) * 2019-09-18 2019-12-13 北京理工大学 一种利用支撑层的微纳结构成形制造方法
CN113816331B (zh) * 2021-10-09 2024-06-04 美新半导体（无锡）有限公司 带腔体器件的气密封装结构
CN113830724B (zh) * 2021-10-09 2024-05-31 美新半导体（无锡）有限公司 带腔体器件的气密封装结构和制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
WO2000028589A1 (en) * 1998-11-06 2000-05-18 Festec Co., Ltd. A plastic package having an air cavity and manufacturing method thereof
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
JP2008130701A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
TWI455266B (zh) * 2010-12-17 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
US9403674B2 (en) * 2014-08-12 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using through mold vias (TMVs)
CN204424241U (zh) * 2015-02-10 2015-06-24 华天科技（昆山）电子有限公司 带边缘应力转移的晶片封装结构及晶片级芯片封装结构
CN105174195A (zh) * 2015-10-12 2015-12-23 美新半导体（无锡）有限公司 一种腔体mems器件的晶圆级封装结构及封装方法
CN205398103U (zh) * 2016-03-24 2016-07-27 美新半导体（无锡）有限公司 一种带腔体器件的气密封装结构

Also Published As

Publication number Publication date
CN105668502A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
US7262622B2 (en) Wafer-level package for integrated circuits
US7295029B2 (en) Chip-scale package for integrated circuits
CN105668502B (zh) 一种带腔体器件的气密封装结构及其制造方法
CN105565248B (zh) 带腔体器件的气密封装结构和制造方法
US9790089B2 (en) MEMS sensor with side port and method of fabricating same
US9401338B2 (en) Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
TWI409885B (zh) 具微機電元件之封裝結構及其製法
KR100690247B1 (ko) 이중 봉합된 반도체 패키지 및 그의 제조 방법
US20060194361A1 (en) MEMS packaging using a non-silicon substrate for encapsulation and interconnection
US20140374917A1 (en) Component in the form of a wafer level package and method for manufacturing same
CN103818874B (zh) Mems结构与处理电路集成***的封装方法
JP2010514180A (ja) カプセル化モジュール、その生成のための方法、およびその使用
EP1167281A3 (en) Chip scale surface-mountable packaging method for electronic and MEMS devices
CN105293420A (zh) 一种mems圆片级真空封装结构及其制作方法
CN106082110B (zh) 芯片封装体及其制造方法
CN105374778B (zh) 晶片封装体及其制造方法
TWI552280B (zh) 半導體裝置及其製造方法
CN105600738B (zh) 一种用于晶圆级封装的密闭结构及其制造方法
JP4863935B2 (ja) 電子部品パッケージおよびその製造方法
CN110745773B (zh) 用于气密密封的薄膜结构
CN105174195A (zh) 一种腔体mems器件的晶圆级封装结构及封装方法
CN103633551B (zh) 用于片上光互连的激光器封装方法
CN205398103U (zh) 一种带腔体器件的气密封装结构
CN204424241U (zh) 带边缘应力转移的晶片封装结构及晶片级芯片封装结构
US20170062297A1 (en) Semi-hermetic semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant