CN105657965A - 具有定形导电层的印刷电路板及其制造方法 - Google Patents

具有定形导电层的印刷电路板及其制造方法 Download PDF

Info

Publication number
CN105657965A
CN105657965A CN201511035929.9A CN201511035929A CN105657965A CN 105657965 A CN105657965 A CN 105657965A CN 201511035929 A CN201511035929 A CN 201511035929A CN 105657965 A CN105657965 A CN 105657965A
Authority
CN
China
Prior art keywords
conductive layer
conductive
thickness
printed circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511035929.9A
Other languages
English (en)
Other versions
CN105657965B (zh
Inventor
R·J·雷斯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN105657965A publication Critical patent/CN105657965A/zh
Application granted granted Critical
Publication of CN105657965B publication Critical patent/CN105657965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及具有定形导电层的印刷电路板及其制造方法。具体而言，提供了一种多层印刷电路板。该多层印刷电路板包括芯部、耦合到芯部的第一导电层、覆盖第一导电层的绝缘层，以及通过绝缘层与第一导电层隔开的第二导电层。第一导电层包括具有第一厚度的第一部分以及具有第二厚度的第二部分，第二厚度大于第一厚度。第二导电层通过延伸穿过绝缘层的导电通路电耦合到第一导电层的第二部分。

Description

具有定形导电层的印刷电路板及其制造方法
技术领域
本公开的领域大体上涉及印刷电路板，且更具体地涉及具有定形导电层的印刷电路板及其制造方法。
背景技术
功率电子***通常包括印刷电路板和安装在该印刷电路板上的多个电子元件。印刷电路板通常包括由导电层形成的多条导电迹线以在电子元件之间提供电连接。一些印刷电路板具有多个导电层，包括内导电层和外导电层。在功率电子***中，需要印刷电路板具有位于相同导电层(特别是外导电层)中的功率迹线和信号迹线。然而，用于功率元件的导电迹线与信号迹线相比需要能够承载相对大的电流，因此需要相对较大的截面。也需要使在外导电层中的迹线之间的间距尽可能小，以提高该印刷电路板的元件密度。
至少一些已知的印刷电路板包括相对厚的外导电层以增加外导电层中的功率迹线的载流容量。然而，由于用于图案化外导电层的工艺，使用较厚的导电层限制了在信号迹线之间可获得的最小距离。特别地，用于图案化外导电层的化学蚀刻工艺导致该导电层的钻蚀(undercutting)，导致具有向外弯曲或倾斜的侧面的迹线。结果，在导电迹线之间可获得的最小距离通常随着导电层厚度的增加而增加。
其它尝试过的解决方案包括在相对较薄的外导电层中增加导电材料到功率迹线。利用薄的外导电层有利于减小在外层中的导电迹线之间的最小间距，且因此提高印刷电路板的元件密度。然而，增加导电材料到外导电层通常导致非平面的外导电层，在印刷电路板上的元件的随后处理和组装期间，需要昂贵和复杂的程序，诸如台阶模版(stepstencil)或复杂焊料分配器的使用。
发明内容
在一个方面，提供了一种多层印刷电路板。该多层印刷电路板包括芯部、耦合到芯部的第一导电层、覆盖第一导电层的绝缘层，以及通过绝缘层与第一导电层隔开的第二导电层。第一导电层包括具有第一厚度的第一部分以及具有第二厚度的第二部分，第二厚度大于第一厚度。第二导电层通过延伸穿过所述绝缘层的导电通路电耦合到第一导电层的第二部分。
在另一方面，提供了一种制造印刷电路板的方法。该印刷电路板包括芯部和耦合到芯部的第一导电层。该方法包括：成形第一导电层使得第一导电层包括具有第一厚度的第一部分以及具有第二厚度的第二部分，第二厚度大于第一厚度；利用绝缘层覆盖第一导电层；提供通过所述绝缘层与第一导电层隔开的第二导电层；以及利用延伸穿过绝缘层的导电通路使第二导电层耦合到第一导电层的第二部分。
在还有另一方面，提供了一种印刷电路板组件。该印刷电路板组件包括印刷电路板和电子元件。所述印刷电路板包括芯部、耦合到芯部的第一导电层、覆盖第一导电层的绝缘层，以及通过绝缘层与第一导电层隔开的第二导电层。第一导电层包括具有第一厚度的第一部分以及具有第二厚度的第二部分，第二厚度大于第一厚度。第二导电层通过延伸穿过绝缘层的导电通路电耦合到第一导电层的第二部分。所述电子元件包括耦合到第二导电层的一对导电引线。所述导电引线的对具有小于约0.025英寸的中心到中心间距。
技术方案1.一种多层印刷电路板，包括：
芯部；
耦合到所述芯部的第一导电层，所述第一导电层包括具有第一厚度的第一部分以及具有第二厚度的第二部分，所述第二厚度大于所述第一厚度；
覆盖所述第一导电层的绝缘层；以及
通过所述绝缘层与所述第一导电层隔开的第二导电层，所述第二导电层通过延伸穿过所述绝缘层的导电通路电耦合到所述第一导电层的所述第二部分。
技术方案2.根据技术方案1所述的印刷电路板，其中，所述第二导电层包括多条导电迹线，所述导电迹线中的至少一条通过所述导电通路耦合到所述第一导电层的所述第二部分。
技术方案3.根据技术方案2所述的印刷电路板，其中，所述多条导电迹线包括具有小于约0.025英寸的中心到中心间距的至少一对导电迹线。
技术方案4.根据技术方案2所述的印刷电路板，其中，所述至少一条导电迹线具有在约1安培和约200安培之间的载流容量。
技术方案5.根据技术方案1所述的印刷电路板，其中，所述第二导电层大致为平的。
技术方案6.根据技术方案5所述的印刷电路板，其中，所述第二导电层具有小于约0.0035英寸的大致均匀的厚度。
技术方案7.根据技术方案1所述的印刷电路板，其中，所述第二厚度大于所述第一厚度在约0.001英寸和0.008英寸之间。
技术方案8.根据技术方案7所述的印刷电路板，其中，所述第一厚度和所述第二厚度中的每一者都在约0.0014英寸和约0.028英寸之间。
技术方案9.根据技术方案1所述的印刷电路板，其中，所述第一导电层是内导电层，并且所述第二导电层是外导电层。
技术方案10.根据技术方案1所述的印刷电路板，其中，所述第一部分从所述第二导电层分离达到所述绝缘层的第一厚度，并且所述第二部分从所述第二导电层分离达到所述绝缘层的第二厚度，所述绝缘层的第二厚度小于所述绝缘层的第一厚度。
技术方案11.一种制造印刷电路板的方法，所述印刷电路板包括芯部和耦合到所述芯部的第一导电层，所述方法包括：
成形所述第一导电层使得所述第一导电层包括具有第一厚度的第一部分以及具有第二厚度的第二部分，所述第二厚度大于所述第一厚度；
利用绝缘层覆盖所述第一导电层；
提供通过所述绝缘层与所述第一导电层隔开的第二导电层；以及
利用延伸穿过所述绝缘层的导电通路使所述第二导电层耦合到所述第一导电层的第二部分。
技术方案12.根据技术方案11所述的方法，其中，成形所述第一导电层包括成形所述第一导电层使得所述第二厚度大于所述第一厚度在约0.001英寸和约0.008英寸之间。
技术方案13.根据技术方案11所述的方法，其中，成形所述第一导电层包括选择性地电镀导电材料到所述第一导电层。
技术方案14.根据技术方案11所述的方法，进一步包括图案化所述第二导电层以形成多条导电迹线，其中，耦合所述第二导电层到所述第一导电层包括耦合所述导电迹线中的至少一条到所述第一导电层的第二部分。
技术方案15.根据技术方案14所述的方法，其中，图案化所述第二导电层包括图案化所述第二导电层使得所述多条导电迹线中的至少一对具有小于约0.025英寸的中心到中心间距。
技术方案16.根据技术方案15所述的方法，其中，图案化所述第二导电层包括化学蚀刻所述第二导电层。
技术方案17.一种印刷电路板组件，包括：印刷电路板，所述印刷电路板包括：
芯部；
耦合到所述芯部的第一导电层，所述第一导电层包括具有第一厚度的第一部分以及具有第二厚度的第二部分，所述第二厚度大于所述第一厚度；
覆盖所述第一导电层的绝缘层；以及
通过所述绝缘层与所述第一导电层隔开的第二导电层，所述第二导电层通过延伸穿过所述绝缘层的导电通路电耦合到所述第一导电层的所述第二部分；以及
电子元件，所述电子元件包括耦合到所述第二导电层的一对导电引线，所述导电引线的对具有小于约0.025英寸的中心到中心间距。
技术方案18.根据技术方案17所述的印刷电路板组件，其中，所述第二导电层包括多条导电迹线，所述导电引线中的每一条耦合到所述导电迹线中的一条，其中，所述多条导电迹线中的至少一条具有在约1安培和约200安培之间的载流容量。
技术方案19.根据技术方案18所述的印刷电路板组件，其中，所述多条导电迹线中的每一条关于彼此大致共面。
技术方案20.根据技术方案18所述的印刷电路板组件，其中，所述第二导电层具有小于约0.0035英寸的大致均匀的厚度。
附图说明
图1是一种示例性印刷电路板的截面。
图2是一种包括图1中所示的印刷电路板的示例性印刷电路板组件的截面。
图3是一种制造印刷电路板的示例性方法的流程图。
尽管可能在一些附图中而未在其它附图中示出各种实施例的特定特征，但这仅是为了便利。任何附图的任何特征可与任何其它附图的任何特征结合被引用和/或要求保护。
具体实施方式
本文描述了印刷电路板的示例性实施例以及制造印刷电路板的方法。印刷电路板包括芯部、耦合到芯部的第一导电层、覆盖第一导电层的绝缘层，以及通过绝缘层与第一导电层隔开的第二导电层。第一导电层包括具有第一厚度的第一部分以及具有第二厚度的第二部分，第二厚度大于第一厚度。第二导电层通过延伸穿过所述绝缘层的导电通路电耦合到第一导电层的第二部分。
与一些已知的印刷电路板相比，本文所描述的印刷电路板利用成形或定形的内导电层，以使细距信号迹线能够定位在相同导电层(例如，外导电层)中作为高电流功率迹线。特别地，本文所述的印刷电路板利用具有较厚的高载流容量部分的成形或定形的内导电层，其通过一个或多个导电通路连接到外导电层中的迹线。内导电层的较厚部分对位于外导电层中的功率迹线提供增加的载流容量，而不影响外导电层的平面度。结果，外导电层可由相对薄的导电箔形成，其有利于在外导电层中获得更精细的最小特征尺寸，诸如在导电迹线之间的中心到中心间距。另外，通过维持外导电层的平面度，本文所述的印刷电路板及方法减少或消除了对昂贵和复杂程序的需要，诸如台阶模版或复杂焊料分配器的使用，从而促进元件在印刷电路板上的处理和组装。定形的内导电层还有利于散热以及外导电层和内导电层之间的热传递。
图1是一种示例性印刷电路板100的截面，包括芯部102、耦合到芯部102的第一导电层104、覆盖第一导电层104的绝缘层106，以及通过绝缘层106与第一导电层104隔开的第二导电层108。在该示例性实施例中，印刷电路板100是一种具有双侧芯部102的四层印刷电路板，并包括耦合到芯部102的与第一导电层104相反的一侧的第三导电层110、覆盖第三导电层110的第二绝缘层112，以及通过第二绝缘层112与第三导电层110隔开的第四导电层114。在其它实施例中，印刷电路板100可为仅在一侧上具有触点的多层印刷电路板。
芯部102包括第一侧116、相对的第二侧118以及在第一侧116和第二侧118之间延伸的一对端部120。芯部102包括构造成向印刷电路板100提供结构支撑的至少一个芯部绝缘层(未示出)。合适的绝缘层包括(例如但不限于)玻璃增强环氧树脂复合材料，诸如FR-4材料，以及非粘性层压材料，诸如低流动性或非流动性的半固化片。芯部102也可包括一个或多个由芯部绝缘层分隔的芯部导电层(未示出)。在一个实施例中，例如，芯部102是具有被层压到玻璃增强环氧树脂层的一个或多个铜层的覆铜层压板芯部。
第一导电层104通过合适的附接手段耦合到芯部102的第一侧116，包括(例如但不限于)粘附地粘结。绝缘层106覆盖第一导电层104并在第一导电层104和第二导电层108之间提供绝缘，以防止第一导电层104和第二导电层108之间不期望的短路和/或电干扰。第二导电层108通过合适的附接手段耦合到绝缘层106的外侧122，包括(例如但不限于)粘附地粘结。第二导电层108通过一个或多个延伸穿过绝缘层106的导电通路124电耦合到第一导电层104。
第一导电层104和第二导电层108可由多种合适的导电材料形成，包括(例如但不限于)铜、金、银、镍、铝及其组合。在示例性实施例中，第一导电层104和第二导电层108都由铜形成。在其它实施例中，第一导电层104和第二导电层108可由不同的导电材料形成。
第一导电层104和第二导电层108都被图案化以在相应的第一导电层104或第二导电层108中限定一个或多条导电迹线。第一导电层104和第二导电层108可使用任何合适手段来图案化，包括(例如但不限于)化学蚀刻。第一导电层104和第二导电层108可包括能使印刷电路板100如本文所述起作用的任何合适数目的导电迹线。在示例性实施例中，示出了第一导电层104的两条导电迹线126，且示出了第二导电层108的三条导电迹线128。
绝缘层106构造成在第一导电层104和第二导电层108之间提供电绝缘。绝缘层106由绝缘材料形成并具有合适厚度，以在第一导电层104和第二导电层108之间提供所需的电介质隔离。绝缘层106也可由阻燃材料形成，以便于减少电气火灾的风险。绝缘层106可由在芯部102中使用的相同绝缘材料形成，诸如玻璃增强环氧树脂复合材料和非粘性层压材料，或可由不同的绝缘材料形成。在一些实施例中，通过施加未固化的或半固化的纤维增强环氧树脂到第一导电层104、将第二导电层108放置在环氧树脂上以及固化该环氧树脂以形成绝缘层106且在绝缘层106与第一导电层104和第二导电层108中的每一者之间形成粘结，形成了绝缘层106。在一个特定实施例中，使用层压环路来促进利用树脂填充导电层之间的间隙。
如图1中所示，第二导电层108是印刷电路板100的最外层，并且因此可被称为外导电层。第一导电层104通过绝缘层106包封在印刷电路板100的内部，且因此可被称为内导电层。第二导电层108构造成耦合到一个或多个电子元件(例如，通过钎焊)，并且第一导电层104构造成在安装到印刷电路板100的电子元件之间提供电互接。
第一导电层104被定形或成形以在第一导电层104的所需区域提供较高的载流容量。在所示的实施例中，例如，第一导电层104包括具有第一厚度132的第一部分130以及具有第二厚度136的第二部分134，第二厚度136大于第一厚度132。如图1中所示，第一部分130和第二部分134具有大致相同的宽度。第二部分134因此具有更大的横截面积，以及比第一部分130更大的载流容量。在该示例性实施例中，第二部分134构造成提供功率元件之间的电连接，并可被称为功率迹线。此外，在该示例性实施例中，第一部分130构造成提供数字和/或信号处理元件之间的电连接，并可被称为信号迹线。
可使用多种合适工艺来成形第一导电层104，包括(例如但不限于)选择性化学蚀刻、铣削和选择性电镀。选择性电镀是通过电镀将导电材料添加到基底的所需区域(例如，第一导电层104)的一种工艺。在一个实施例中，通过使用干膜掩模工艺选择性地电镀第一导电层104来成形第一导电层104。在一个特定实施例中，在第二部分134处将导电材料选择性地电镀到第一导电层104上，以将第一导电层104在第二部分134处的厚度增加约0.001英寸(1密耳)到约0.008英寸(8密耳)，且更合适地，约0.002英寸(2密耳)到约0.006英寸(6密耳)。
第一部分130和第二部分134之间的厚度的差异可根据多种应用需求变化，包括(例如但不限于)第一导电层104的初始厚度(即，在成形第一导电层104之前第一导电层104的厚度)；第一部分130和/或第二部分130的所需载流容量；构造第一导电层104和/或第二导电层108的导电材料；第一部分134和第二导电层108之间的所需隔离距离；以及第二部分134和第二导电层108之间的所需距离。在一些实施例中，第二厚度136比第一厚度132大了约0.001英寸(1密耳)到约0.008英寸(8密耳)，且更合适地，约0.002英寸(2密耳)到约0.006英寸(6密耳)。在该示例性实施例中，第二厚度136比第一厚度132大了约0.003英寸(3密耳)。在另一特定实施例中，第二厚度136比第一厚度132大了约0.004英寸(4密耳)。
第一部分130和第二部分134的厚度也可根据多种应用需求变化，诸如以上确定的应用需求。在一些实施例中，第一厚度132等于第一导电层104的最小厚度，并且在约0.001英寸(1密耳)和约0.028英寸(28密耳)之间，且更合适地，在约0.0014英寸(1.4密耳)和约0.008英寸(8密耳)之间。在其它实施例中，第一厚度132可小于0.001英寸(1密耳)，或大于0.028英寸(28密耳)，包括高达0.275英寸(275密耳)的厚度。在该示例性实施例中，第一厚度132为约0.004英寸(4密耳)。在一些实施例中，第二部分134的第二厚度136在约0.004英寸(4密耳)和0.036英寸(36密耳)之间，且更合适地，在约0.005英寸(5密耳)和约0.020英寸(20密耳)之间。在该示例性实施例中，第二厚度136为约0.007英寸(7密耳)。
如图1中所示，第一导电层104的第一部分130从第二导电层108分离达到绝缘层106的第一厚度138，并且第一导电层104的第二部分134从第二导电层108分离达到绝缘层106的第二厚度140。绝缘层106的第一厚度138足够厚以从第二导电层108隔离第一部分130(即，为了防止第一部分130和第二导电层108之间的电短路和电干扰)。在一些实施例中，例如，绝缘层106的第一厚度138可以在约0.002英寸(2密耳)和约0.060英寸(60密耳)之间，且更合适地，在约0.003英寸(3密耳)和约0.008英寸(8密耳)之间。在其它实施例中，绝缘层106的第一厚度138在约0.012英寸(12密耳)和约0.020英寸(20密耳)之间。绝缘层106的第二厚度140足够小，以使第二导电层108能够电连接到第二部分134。更具体地，第二部分134和第二导电层108之间的第二厚度140足够小，以使导电通路124能够在第二部分134和第二导电层108之间形成。在一些实施例中，例如，第二厚度140在约0.001英寸(1密耳)和约0.006英寸(6密耳)之间，且更合适地，在约0.001英寸(1密耳)和约0.004英寸(4密耳)之间。
导电通路124通常包括在印刷电路板100中的孔，其被电镀有导电材料以提供印刷电路板100的两个或更多个导电层之间的电连接。在该示例性实施例中，导电通路124从第二导电层108延伸穿过绝缘层106到第一导电层104的第二部分134，并将第二导电层108电耦合到第一导电层104。特别地，第二导电层108的多条导电迹线128中的至少一条通过导电通路124耦合到第一导电层104的第二部分134。导电通路124可为能使印刷电路板100如本文所述起作用的多种行业标准通路中的任何一个，包括(例如但不限于)微通路(即，具有小于或等于150微米(约0.006英寸)的直径的通路)、电镀封闭的通路、树脂填充和电镀过的通路、盲通路、掩埋通路以及激光钻孔的通路。在该示例性实施例中，导电通路124是电镀封闭的激光钻孔的微通路。
在第二导电层108中的迹线128和第一导电层104的第二部分134之间由导电通路124提供的电连接增加了第二导电层108中的导电迹线128的载流容量。在一些实施例中，例如，耦合到第一导电层104的第二部分134的导电迹线128具有在约1安培和约200安培之间的载流容量，且更合适地，在约5安培和约200安培之间。由于导电迹线128在第二导电层108中增加的载流容量，第二导电层108可由导电材料的相对薄的层形成。在一些实施例中，例如，第二导电层108可具有小于约0.0035英寸(3.5密耳)的厚度142，更合适地小于约0.0014英寸(1.4密耳)，并且甚至更合适地，小于约0.0007英寸(0.7密耳)。通过在第二导电层108中改进可获得的最小特征尺寸，对于第二导电层108使用相对薄的导电层有利于图案化第二导电层108。在一些实施例中，例如，在第二导电层108中的一对导电迹线128之间的中心到中心间距144小于约0.025英寸(25密耳)，更合适地小于约0.016英寸(16密耳)，并且甚至更合适地，小于约0.012英寸(12密耳)。
如图1中所示，第二导电层108的厚度142在第二导电层108的整体上是大致均匀的。换句话说，第二导电层108大致为平的。更具体地，第二导电层108的每条导电迹线128彼此共面。通过减少或消除对昂贵和复杂程序的需要，诸如台阶模版或复杂焊料分配器的使用，第二导电层108的平直度或平面度有利于元件在印刷电路板100上的处理和组装。
在该示例性实施例中，第三导电层110、第二绝缘层112和第四导电层114分别具有与第一导电层104、绝缘层106和第二导电层108大致相同的结构。
图2是印刷电路板组件200的截面，其包括图1的印刷电路板100和安装在印刷电路板100上的多个电子元件202。如图2中所示，其中一个电子元件202包括一对导电引线204。每条导电引线204电耦合到第二导电层108中的导电迹线128(例如，通过钎焊)中的一条。该成对的导电引线204具有中心到中心间距206(即，节距)。在一些实施例中，印刷电路板100与具有相对小的中心到中心间距206的电子元件兼容，也被称为细距元件。特别地，如上所述，第二导电层108在一些实施例中可具有相对小的厚度，从而在第二导电层108中改进可获得的最小特征尺寸。在一些实施例中，例如，导电引线204之间的中心到中心间距206可小于约0.025英寸(25密耳)，小于约0.016英寸(16密耳)，且甚至小于约0.012英寸(12密耳)。
图3是制造印刷电路板(诸如印刷电路板100(图1))的一种示例性方法300的流程图。提供302芯部(诸如芯部102(图1))和第一导电层(诸如第一导电层104(图1))。第一导电层耦合到芯部。将第一导电层成形304使得第一导电层包括具有第一厚度的第一部分以及具有第二厚度的第二部分，第二厚度大于第一厚度。成形第一导电层可包括多种合适的成形工艺，包括(例如但不限于)选择性化学蚀刻、铣削和选择性电镀。在一个特定实施例中，成形第一导电层包括使用干膜掩模工艺选择性地电镀第一导电层。在一些实施例中，成形第一导电层包括成形第一导电层使得第二厚度大于第一厚度在约0.001英寸(1密耳)和约0.008英寸(8密耳)之间。
利用绝缘层(诸如绝缘层106(图1))覆盖306第一导电层。在一些实施例中，覆盖第一导电层包括将未固化或半固化的纤维增强环氧树脂施加到第一导电层，并固化该环氧树脂以形成绝缘层。
提供308第二导电层，诸如第二导电层108。提供第二导电层使得第二导电层通过绝缘层与第一导电层隔开。在一些实施例中，通过施加第二导电层到用于形成绝缘层的未固化或半固化的环氧树脂使第二导电层粘附到绝缘层。
将第二导电层利用延伸穿过绝缘层的导电通路(诸如导电通路124(图1))耦合310到第一导电层的第二部分。在一些实施例中，第二导电层被图案化以形成多条导电迹线，诸如导电迹线128(图1)，并且该导电迹线中的至少一条通过该导电通路耦合到第一导电层的第二部分。图案化第二导电层可包括多种合适的图案化工艺，包括(例如但不限于)化学蚀刻。在一些实施例中，图案化第二导电层包括图案化第二导电层使得该多条导电迹线的至少一对具有小于约0.025英寸的中心到中心间距。
方法300可根据需要重复以形成具有所需数目的导电层的印刷电路板。
与一些已知的印刷电路板相比，本文所述的印刷电路板利用成形或定形的内导电层，以使细距信号迹线位于与高电流功率迹线相同的导电层中。特别地，本文所述的印刷电路板利用具有较厚的高载流容量部分的成形或定形的内导电层，其通过一个或多个导电通路连接到外导电层中的迹线。内导电层的较厚部分对位于外导电层中的功率迹线提供了增加的载流容量，而不影响外导电层的平面度。结果，外导电层可由相对薄的导电箔形成，其有利于在外导电层中获得更精细的最小特征尺寸，诸如在导电迹线之间的中心到中心间距。另外，通过维持外导电层的平面度，本文所述的印刷电路板及方法减少或消除了对昂贵和复杂程序的需要，诸如台阶模版或复杂焊料分配器的使用，且从而促进元件在印刷电路板上的处理和组装。定形的内导电层还有利于散热以及外导电层和内导电层之间的热传递。
以上详细地描述了印刷电路板的示例性实施例及制造印刷电路板的方法。该印刷电路板和方法并不局限于本文所描述的具体实施例，而是相反，该印刷电路板的元件和/或该方法的操作可与本文所描述的其它元件和/或操作独立地或单独地使用。此外，所描述的元件和/或操作可在其它***、方法和/或装置中限定或与其它***、方法和/或装置结合使用，且不限于仅与本文所述的印刷电路板一起实践。
在本文所阐述和描述的本发明的实施例中的执行顺序或操作性能不是必要的，除非另有说明。也就是说，该操作可以任何顺序实施，除非另有说明，并且本发明的实施例可包括比本文所公开的额外或更少的操作。例如，可构思的是，在另一操作之前、同时或之后执行或实施特定操作落在本发明的方面的范围内。
尽管可能在一些附图而未在其它附图中示出本发明的各种实施例的特定特征，但这仅是为了便利。根据本发明的原理，附图的任何特征可与任何其它附图的任何特征结合被引用和/或要求保护。
该书面描述使用示例来公开本发明，包括最佳模式，并且还使本领域技术人员能够实践本发明，包括制造和使用任何装置或***以及执行任何包含的方法。本发明可申请专利的范围由权利要求限定，并且可包括本领域技术人员想到的其它示例。如果这些其它示例具有不与权利要求的字面语言不同的结构元件，或者如果它们包括与权利要求的字面语言无实质差异的等同结构元件，则这些其它示例意图在权利要求的范围内。

Claims (10)

1.一种多层印刷电路板，包括：
芯部；
耦合到所述芯部的第一导电层，所述第一导电层包括具有第一厚度的第一部分以及具有第二厚度的第二部分，所述第二厚度大于所述第一厚度；
覆盖所述第一导电层的绝缘层；以及
通过所述绝缘层与所述第一导电层隔开的第二导电层，所述第二导电层通过延伸穿过所述绝缘层的导电通路电耦合到所述第一导电层的所述第二部分。
2.根据权利要求1所述的印刷电路板，其特征在于，所述第二导电层包括多条导电迹线，所述导电迹线中的至少一条通过所述导电通路耦合到所述第一导电层的所述第二部分。
3.根据权利要求2所述的印刷电路板，其特征在于，所述多条导电迹线包括具有小于约0.025英寸的中心到中心间距的至少一对导电迹线。
4.根据权利要求2所述的印刷电路板，其特征在于，所述至少一条导电迹线具有在约1安培和约200安培之间的载流容量。
5.根据权利要求1所述的印刷电路板，其特征在于，所述第二导电层大致为平的。
6.根据权利要求5所述的印刷电路板，其特征在于，所述第二导电层具有小于约0.0035英寸的大致均匀的厚度。
7.根据权利要求1所述的印刷电路板，其特征在于，所述第二厚度大于所述第一厚度在约0.001英寸和0.008英寸之间。
8.根据权利要求7所述的印刷电路板，其特征在于，所述第一厚度和所述第二厚度中的每一者都在约0.0014英寸和约0.028英寸之间。
9.根据权利要求1所述的印刷电路板，其特征在于，所述第一导电层是内导电层，并且所述第二导电层是外导电层。
10.根据权利要求1所述的印刷电路板，其特征在于，所述第一部分从所述第二导电层分离达到所述绝缘层的第一厚度，并且所述第二部分从所述第二导电层分离达到所述绝缘层的第二厚度，所述绝缘层的第二厚度小于所述绝缘层的第一厚度。
CN201511035929.9A 2014-12-01 2015-12-01 具有定形导电层的印刷电路板及其制造方法 Active CN105657965B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/557,061 US9844136B2 (en) 2014-12-01 2014-12-01 Printed circuit boards having profiled conductive layer and methods of manufacturing same
US14/557061 2014-12-01

Publications (2)

Publication Number Publication Date
CN105657965A true CN105657965A (zh) 2016-06-08
CN105657965B CN105657965B (zh) 2022-01-11

Family

ID=54608441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511035929.9A Active CN105657965B (zh) 2014-12-01 2015-12-01 具有定形导电层的印刷电路板及其制造方法

Country Status (5)

Country Link
US (1) US9844136B2 (zh)
EP (1) EP3032928A1 (zh)
KR (1) KR102488164B1 (zh)
CN (1) CN105657965B (zh)
TW (1) TWI733655B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111757590A (zh) * 2019-03-28 2020-10-09 奥特斯奥地利科技与***技术有限公司 使嵌入的轨道突出直到不同的高度的部件承载件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9967975B2 (en) * 2016-04-29 2018-05-08 Kinsus Interconnect Technology Corp. Multi-layer circuit board
WO2019117870A1 (en) * 2017-12-12 2019-06-20 Intel Corporation Contoured traces in package substrates, and methods of forming same
US11942334B2 (en) * 2018-12-21 2024-03-26 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses
TWI754593B (zh) * 2021-06-01 2022-02-01 欣興電子股份有限公司 線路板的層間導通結構與其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006066A1 (en) * 1999-07-01 2003-01-09 Bernd K. Appelt An electronic package having a substrate with electrically conductive filled through holes
CN1516544A (zh) * 2003-01-03 2004-07-28 联测科技股份有限公司 印刷电路板的电路布局的电性连接体的制造方法
US20050005439A1 (en) * 2001-08-07 2005-01-13 Karen Carpenter Coupling of conductive vias to complex power-signal substructures
US20100237386A1 (en) * 2009-03-20 2010-09-23 Industrial Technology Research Institute Electrostatic discharge structure for 3-dimensional integrated circuit through-silicon via device
US20130146337A1 (en) * 2011-12-09 2013-06-13 Samsung Electro-Mechanics Co., Ltd. Multi-layered printed circuit board and manufacturing method thereof
CN104717850A (zh) * 2013-12-12 2015-06-17 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5487218A (en) 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
JP3173439B2 (ja) 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP3175705B2 (ja) * 1998-09-18 2001-06-11 日本電気株式会社 不揮発性半導体記憶装置の製造方法
US6651324B1 (en) 2000-11-06 2003-11-25 Viasystems Group, Inc. Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
SG99360A1 (en) 2001-04-19 2003-10-27 Gul Technologies Singapore Ltd A method for forming a printed circuit board and a printed circuit board formed thereby
JP4596846B2 (ja) * 2004-07-29 2010-12-15 三洋電機株式会社 回路装置の製造方法
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US20080289866A1 (en) * 2004-12-28 2008-11-27 Ngk Spark Plug Co., Ltd. Wiring Board and Wiring Board Manufacturing Method
WO2007007451A1 (ja) 2005-07-12 2007-01-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
KR100763345B1 (ko) 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
CN101594750B (zh) 2008-05-27 2011-01-19 南亚电路板股份有限公司 高密度基板的结构与制法
CN101389191B (zh) 2008-10-15 2011-01-19 深圳市深南电路有限公司 多层电路板组件
KR101141305B1 (ko) 2009-03-31 2012-05-04 코오롱인더스트리 주식회사 인-변성 페놀 노볼락 수지, 이를 포함하는 경화제 및 에폭시 수지 조성물
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US8912012B2 (en) * 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
TWM385185U (en) * 2009-12-17 2010-07-21 Subtron Technology Co Ltd A base device for forming a printing wiring board
CN101935856B (zh) 2010-08-03 2012-03-21 山东金宝电子股份有限公司 一种电解铜箔的反面处理工艺
JP5830930B2 (ja) * 2011-05-19 2015-12-09 ソニー株式会社 半導体素子および電子機器
JP5834030B2 (ja) * 2013-02-18 2015-12-16 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006066A1 (en) * 1999-07-01 2003-01-09 Bernd K. Appelt An electronic package having a substrate with electrically conductive filled through holes
US20050005439A1 (en) * 2001-08-07 2005-01-13 Karen Carpenter Coupling of conductive vias to complex power-signal substructures
CN1516544A (zh) * 2003-01-03 2004-07-28 联测科技股份有限公司 印刷电路板的电路布局的电性连接体的制造方法
US20100237386A1 (en) * 2009-03-20 2010-09-23 Industrial Technology Research Institute Electrostatic discharge structure for 3-dimensional integrated circuit through-silicon via device
US20130146337A1 (en) * 2011-12-09 2013-06-13 Samsung Electro-Mechanics Co., Ltd. Multi-layered printed circuit board and manufacturing method thereof
CN104717850A (zh) * 2013-12-12 2015-06-17 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111757590A (zh) * 2019-03-28 2020-10-09 奥特斯奥地利科技与***技术有限公司 使嵌入的轨道突出直到不同的高度的部件承载件

Also Published As

Publication number Publication date
US20160157347A1 (en) 2016-06-02
TWI733655B (zh) 2021-07-21
CN105657965B (zh) 2022-01-11
US9844136B2 (en) 2017-12-12
KR102488164B1 (ko) 2023-01-12
TW201637522A (zh) 2016-10-16
EP3032928A1 (en) 2016-06-15
KR20160065759A (ko) 2016-06-09

Similar Documents

Publication Publication Date Title
US9788426B2 (en) Printed wiring board
EP1915037B1 (en) Process for producing a bending-type rigid printed wiring board
CN108289368B (zh) 高频信号传输结构及其制作方法
CN105657965A (zh) 具有定形导电层的印刷电路板及其制造方法
US11723153B2 (en) Printed circuit board and method of fabricating the same
US10292279B2 (en) Disconnect cavity by plating resist process and structure
CN107645853A (zh) 多层电路板的制作方法及多层电路板
US9510455B2 (en) Electronic component embedded substrate and manufacturing method thereof
US20200015365A1 (en) Dummy core restrict resin process and structure
US20180156841A1 (en) Structure and Method of Making Circuitized Substrate Assembly
KR20140123273A (ko) 인쇄회로기판 및 그 제조방법
JP2009141297A (ja) 多層配線板およびその製造方法
KR20150095959A (ko) 인쇄회로기판 및 그 제조방법
US11317521B2 (en) Resin flow restriction process and structure
CN102186311B (zh) 电路板及其加工方法
JP2009141298A (ja) 多層配線板及びその製造方法
JP2004311604A (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190729

Address after: Baden, Switzerland

Applicant after: ABB Switzerland Co.,Ltd.

Address before: American New York

Applicant before: General Electric Co.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200820

Address after: Texas, USA

Applicant after: ABB power electronics

Address before: Baden, Switzerland

Applicant before: ABB Switzerland Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230216

Address after: Swiss Baden

Patentee after: ABB Switzerland Co.,Ltd.

Address before: Texas, USA

Patentee before: ABB power electronics

TR01 Transfer of patent right