CN105654856A - 一种显示装置及其芯片邦定方法 - Google Patents

一种显示装置及其芯片邦定方法 Download PDF

Info

Publication number
CN105654856A
CN105654856A CN201610081276.6A CN201610081276A CN105654856A CN 105654856 A CN105654856 A CN 105654856A CN 201610081276 A CN201610081276 A CN 201610081276A CN 105654856 A CN105654856 A CN 105654856A
Authority
CN
China
Prior art keywords
pin
chip
flexible display
line
display panels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610081276.6A
Other languages
English (en)
Inventor
陈立强
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610081276.6A priority Critical patent/CN105654856A/zh
Priority to PCT/CN2016/081698 priority patent/WO2017133116A1/zh
Publication of CN105654856A publication Critical patent/CN105654856A/zh
Priority to US15/531,181 priority patent/US10242605B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种显示装置及其芯片邦定方法，包括柔性显示面板以及邦定在柔性显示面板的非显示区域的芯片，由于各引脚的延伸方向根据所在的区域满足以下条件：每一排引脚中，至少位于侧区域的各引脚沿同一端的延长线汇聚于基准线上的同一点，属于同一引脚组中的两个引脚各自的延长线与基准线的夹角相等。这样当柔性显示面板的尺寸在沿第一方向发生变化后，在将柔性显示面板与芯片进行邦定时可以通过调节柔性显示面板与芯片在垂直第一方向上的相对位置后再进行邦定，从而保证只要柔性显示面板在沿第一方向的尺寸变化在一定的范围时均可以实现芯片引脚与柔性显示面板引脚的正确对位，从而增加显示装置的芯片邦定良率。

Description

一种显示装置及其芯片邦定方法
技术领域
本发明涉及显示技术领域，尤指一种显示装置及其芯片邦定方法。
背景技术
性显示技术是近几年来显示技术领域的研究热点，因其具有更薄、更抗震动、更轻便的优点，将被广泛地应用于民用领域和军事领域。柔性显示可定义为用很薄的柔性基板制作显示面板的基板，它能弯曲到曲率半径只有几厘米或更小而不会损害显示面板的显示功能。
柔性显示装置在制作时一般先将柔性基板固定在玻璃基板上，再进行之后的柔性显示面板制作工艺，这样的工艺与现有显示面板制备设备相兼容，柔性显示面板制作完成后再将柔性基板与玻璃基板分离，之后再在柔性基板的背面贴附背膜使柔性基板平整化，最后再进行芯片邦定(bonding)、切割等工艺。
与玻璃基板分离后的柔性显示面板一般很薄，在贴附背膜的过程中很容易使柔性显示面板受到力的作用而出现微小的尺寸变化。而在后续芯片邦定时，由于芯片上引脚(pad)比较密集，对尺寸变化比较敏感，因此柔性显示面板的尺寸变化会导致邦定时柔性显示面板上的引脚与芯片上的引脚发生错位、电路不通等问题，从而影响良率。
发明内容
有鉴于此，本发明实施例提供了一种显示装置及其芯片邦定方法，用以解决现有技术中由于柔性显示面板在于芯片绑定前发生变形导致邦定时发生引脚错位、电路不通等问题。
因此，本发明实施例提供的一种显示装置，包括柔性显示面板以及邦定在所述柔性显示面板的非显示区域的芯片，其中，所述芯片在靠近所述柔性显示面板的显示区域的一侧以及远离所述显示区域一侧分别具有一排多个相互独立的引脚，所述柔性显示面板具有与所述芯片的各所述引脚一一对应的引脚，且一一对应的两个所述引脚通过压接方式电连接；
各所述引脚的延伸方向根据所在的区域满足以下条件：
在每一排引脚中，至少位于侧区域的各所述引脚沿靠近所述显示区域一端的延长线汇聚于所述基准线上的同一点，或在每一排引脚中，至少位于所述侧区域的各所述引脚沿远离所述显示区域一端的延长线汇聚于所述基准线上的同一点，且以一一对应的两个所述引脚为一引脚组，属于同一所述引脚组中的两个引脚各自的延长线与所述基准线的夹角相等；
其中，所述基准线为位于中间区域且与第一方向垂直的直线，所述第一方向为一排所述引脚的排列方向，所述中间区域为所述非显示区域沿所述第一方向位于中间的区域，所述侧区域为位于所述中间区域两侧的区域。
较佳地，在本发明实施例提供的上述显示装置中，所述基准线为所述中间区域的中轴线。
较佳地，在本发明实施例提供的上述显示装置中，位于所述中间区域两侧的侧区域对称。
较佳地，在本发明实施例提供的上述显示装置中，在各排引脚中，位于所述中间区域两侧的两个侧区域中的引脚以所述基准线为对称轴呈对称分布。
较佳地，在本发明实施例提供的上述显示装置中，在所有所述侧区域中，与所述基准线距离相同的引脚其延长线与所述基准线的夹角相同。
较佳地，在本发明实施例提供的上述显示装置中，属于同一引脚组中的两个引脚的形状相似。
较佳地，在本发明实施例提供的上述显示装置中，属于同一引脚组中的两个引脚中，所述芯片上的引脚的面积小于所述柔性显示面板上的引脚的面积。
较佳地，在本发明实施例提供的上述显示装置中，位于所述中间区域的引脚与所述基准线平行。
较佳地，在本发明实施例提供的上述显示装置中，在每一排引脚组中，所述中间区域中设置有一个引脚组。
较佳地，在本发明实施例提供的上述显示装置中，还包括：位于其中一排引脚组中，且分别位于所述侧区域的其中一个引脚组中的各引脚上的用于对位的对位标记，且位于同一排引脚上的对位标记的连线与所述基准线垂直。
较佳地，在本发明实施例提供的上述显示装置中，当位于所述中间区域两侧的两个侧区域中的引脚以所述基准线为对称轴呈对称分布时，位于同一排引脚上的对位标记以所述基准线为对称轴呈对称分布。
相应地，本发明实施例还提供了一种显示装置的芯片邦定方法，包括：
将所述柔性显示面板与所述芯片沿所述第一方向进行对位，并使所述芯片上的两个对位标记的与所述柔性显示面板上的两个对位标记均位于同一水平线；
确定所述柔性显示面板上的两个对位标记与所述芯片上的两个对位标记是否对齐；
若是，则将所述柔性显示面板与所述芯片进行压接；
若否，则确定所述柔性显示面板上两个对位标记之间的长度与所述芯片上两个对位标记之间的长度的差值；
根据所述差值，以及设置有所述对位标记的其中一个引脚的延长线与所述基准线的夹角，确定所述芯片与所述柔性显示面板之间在沿垂直所述第一方向的方向上需要移动的相对位移距离；
根据确定的所述相对位移距离移动所述芯片和/或所述柔性显示面板后进行压接。
在具体实施时，在本发明实施例提供的上述芯片邦定方法中，当位于所述中间区域两侧的两个侧区域中的引脚以所述基准线为对称轴呈对称分布时，且位于同一排引脚上的对位标记以所述基准线为对称轴呈对称分布时，确定所述芯片与所述柔性显示面板之间在沿垂直所述第一方向的方向上需要移动的相对位移距离具体为：
根据公式确定所述芯片与所述柔性显示面板之间需要沿所述基准线方向移动的相对位移距离h；其中，l表示所述柔性显示面板上两个对位标记之间长度与所述芯片上两个对位标记之间长度的差值，a表示设置有所述对位标记的引脚的延长线与所述基准线之间的夹角。
本发明有益效果如下：
本发明实施例提供的一种显示装置及其芯片邦定方法，包括柔性显示面板以及邦定在柔性显示面板的非显示区域的芯片，由于各引脚的延伸方向根据所在的区域满足以下条件：每一排引脚中，至少位于侧区域的各引脚沿远离显示区域一端或沿靠近显示区域一端的延长线汇聚于基准线上的同一点，属于同一引脚组中的两个引脚各自的延长线与基准线的夹角相等。这样当柔性显示面板的尺寸在沿第一方向发生变化后，由于在每一排引脚中，位于侧区域的引脚的延长线均汇聚于基准线上的同一点，因此在将柔性显示面板与芯片进行邦定时可以通过调节柔性显示面板与芯片在垂直第一方向上的相对位置后再进行邦定，从而保证只要柔性显示面板在沿第一方向的尺寸变化在一定的范围时均可以实现芯片引脚与柔性显示面板引脚的正确对位，从而增加显示装置的芯片邦定良率。
附图说明
图1a为本发明实施例提供的显示装置的结构示意图之一；
图1b为本发明实施例提供的显示装置的结构示意图之二；
图1c为图1a所示的显示装置中芯片的结构示意图；
图1d为图1a所示的显示装置中柔性显示面板的结构示意图；
图1e为图1a所示的显示装置中柔性显示面板与芯片邦定后的结构示意图；
图2为本发明实施例提供的显示装置的结构示意图；
图3a和图3b分别为本发明实施例提供的显示装置的结构示意图；
图4为本发明实施例提供的显示装置的芯片邦定方法的流程示意图；
图5为本发明实施例提供的显示装置的芯片邦定方法的演示图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的显示装置及其芯片邦定方法的具体实施方式进行详细地说明。
附图中各部件的形状和大小不反映显示装置的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种显示装置，如图1a和图1b所示，包括柔性显示面板10以及邦定在柔性显示面板10的非显示区域B的芯片20，其中，芯片20在靠近柔性显示面板10的显示区域A的一侧以及远离显示区域A一侧分别具有一排多个相互独立的引脚30，柔性显示面板10具有与芯片20的各引脚30一一对应的引脚30，且一一对应的两个引脚30通过压接方式电连接；各引脚30的延伸方向根据所在的区域满足以下条件：
如图1b所示，每一排引脚30中，至少位于侧区域的各引脚30沿靠近显示区域一端的延长线汇聚于基准线40(图1b中未具体示出)上的同一点，或如图1a、图1c和图1d所示，每一排引脚30中，至少位于侧区域B1的各引脚30沿远离显示区域A一端的延长线汇聚于基准线40上的同一点(如图1c中P1和P2和图1d中P1’和P2’)，如图1e所示，以一一对应的两个引脚30为一引脚组3，属于同一引脚组3中的两个引脚30各自的延长线与基准线40的夹角相等；
其中，基准线40为位于中间区域B0且与第一方向X垂直的直线，第一方向X为一排引脚30的排列方向，中间区域B0为非显示区域B沿第一方向X位于中间的区域，侧区域B1为位于中间区域B0两侧的区域。
本发明实施例提供的上述显示装置，包括柔性显示面板以及邦定在柔性显示面板的非显示区域的芯片，由于各引脚的延伸方向根据所在的区域满足以下条件：每一排引脚中，至少位于侧区域的各引脚沿远离显示区域一端或沿靠近显示区域一端的延长线汇聚于基准线上的同一点，属于同一引脚组中的两个引脚各自的延长线与基准线的夹角相等。这样当柔性显示面板的尺寸在沿第一方向发生变化后，由于在每一排引脚中，位于侧区域的引脚的延长线均汇聚于基准线上的同一点，因此在将柔性显示面板与芯片进行邦定时可以通过调节柔性显示面板与芯片在垂直第一方向上的相对位置后再进行邦定，从而保证只要柔性显示面板在沿第一方向的尺寸变化在一定的范围时均可以实现芯片引脚与柔性显示面板引脚的正确对位，从而增加显示装置的芯片邦定良率。
需要说明的是，在本发明实施例提供的上述显示装置中，由于一排引脚中，至少位于侧区域的各引脚沿同一端的延长线汇聚于基准线上的同一点，因此在一排引脚中，距离基准线距离越远的引脚，其延长线与基准线之间的夹角越大。
在具体实施时，柔性显示面板的侧区域一般较中间区域更容易发生变形，因此，较佳地，在本发明实施例提供的上述显示装置中，如图2所示，基准线40为中间区域B0的中轴线，在此不作限定。其中，图2中仅是以靠近显示区域的一排引脚组3为例进行说明的。
较佳地，在本发明实施例提供的上述显示装置中，如图2所示，位于中间区域B0两侧的侧区域B1对称，在此不作限定。
较佳地，在本发明实施例提供的上述显示装置中，如图2所示，在各排引脚中，位于中间区域B0两侧的两个侧区域B1中的引脚30以基准线40为对称轴呈对称分布。
较佳地，在本发明实施例提供的上述显示装置中，如图1e所示，在所有侧区域B1中，与基准线40距离相同的引脚30其延长线与基准线40的夹角相同。即芯片20上两排引脚30的关系相当于将其中一排引脚30沿基准线40方向平移P1点与P2点之间距离值大小的距离就是另一排引脚30的位置。同理，柔性显示面板10上两排引脚30的关系也相当于将其中一排引脚30沿基准线40方向平移P1’点与P2’点之间距离值大小的距离就是另一排引脚30的位置。
较佳地，在本发明实施例提供的上述显示装置中，如图2所示，属于同一引脚组3中的两个引脚30的形状相似，这样有利于增大对应引脚的接触面积。
较佳地，在本发明实施例提供的上述显示装置中，如图2所示，属于同一引脚组3中的两个引脚30中，芯片20上的引脚30的面积小于柔性显示面板10上的引脚30的面积。由于芯片的面积比较小因此芯片上引脚的面积不容易做大，但是柔性显示面板的面积比较大，因此可以将柔性显示面板上的引脚面积做大，从而当柔性显示面板的尺寸发生变化后进行芯片邦定时，即使是相对没有发生尺寸变化时对位位置发生了变化，仍能保证芯片的引脚能够完全与柔性显示面板上的引脚接触。
一般在具体实施时，柔性显示面板在侧区域容易发生变形，在中间区域的变形相对比较小，因此，较佳地，在具体实施时，在本发明实施例提供的上述显示装置中，如图2所示，位于中间区域B0的引脚30与基准线40平行。这样可以节约芯片20的面积。
进一步地，为了补偿柔性显示面板的中间区域的变形，较佳地，在发明实施例提供的上述显示装置中，在每一排引脚组中，中间区域中设置有一个引脚组，即芯片的每一排引脚中，中间区域仅设置一个引脚，同样柔性显示面板的每一排引脚中，中间区域对应设置一个引脚，这时，中间区域的面积比较小。
进一步地，由于柔性显示面板的中间区域变形一般比较小，侧区域变形一般比较大，因此在本发明实施例提供的上述显示装置中，中间区域的引脚之间的间隙宽度小于侧区域的引脚之间的间隙宽度。
进一步地，在本发明实施例提供的上述显示装置中，引脚之间的间隙距基准线的距离越远间隙宽度越大。
进一步地，在本发明实施例提供的上述显示装置中，如图3a和图3b所示，还包括：位于其中一排引脚组3中，且分别位于侧区域B1的其中一个引脚组3中的各引脚30上的且用于对位的对位标记50，且位于同一排引脚上的对位标记50的连线与基准线40垂直。
较佳地，在本发明实施例提供的上述显示装置中，如图3a和图3b所示，当位于中间区域B0两侧的两个侧区域B1中的引脚30以基准线40为对称轴呈对称分布时，位于同一排引脚30上的对位标记50以基准线40为对称轴呈对称分布。
如图3a所示，当柔性显示面板10没有发生形变时，柔性显示面板10与芯片20邦定后的对应的对位标记50应该是重合的。如图3b所示，当柔性显示面板10发生形变后，柔性显示面板10与芯片20邦定后的对应的对位标记50应该不是重合的，并且对应的对位标记50之间的连线的方向与所在的引脚30的延伸方向相同。其中，图3a和图3b中仅是以靠近显示区域的一排引脚组3为例进行说明的。
基于同一发明构思，本发明实施例还提供了一种上述设置有对位标记的显示装置的芯片邦定方法，如图4所示，可以包括以下步骤：
S401、将柔性显示面板与芯片沿第一方向进行对位，并使芯片上的两个对位标记的与柔性显示面板上的两个对位标记均位于同一水平线；
S402、确定柔性显示面板上的两个对位标记与芯片上的两个对位标记是否对齐；若是则执行步骤S403，若否则执行步骤S404，
S403、将柔性显示面板与芯片进行压接；
S404、确定柔性显示面板上两个对位标记之间的长度与芯片上两个对位标记之间的长度的差值；
S405、根据差值，以及设置有对位标记的其中一个引脚的延长线与基准线的夹角，确定芯片与柔性显示面板之间在沿垂直第一方向的方向上需要移动的相对位移距离；
S406、根据确定的相对位移距离移动芯片和/或柔性显示面板后进行压接。
进一步地，在本发明实施例提供的上述邦定方法中，如图5所示，当位于中间区域B0两侧的两个侧区域B1中的引脚30以基准线40为对称轴呈对称分布时，且位于同一排引脚30上的对位标记50以基准线40为对称轴呈对称分布时，确定芯片20与柔性显示面板10之间在沿垂直第一方向X的方向上需要移动的相对位移距离具体为：
根据公式确定芯片20与柔性显示面板10之间需要沿基准线40方向移动的相对位移距离h；其中，l表示柔性显示面板10上两个对位标记50之间长度与芯片20上两个对位标记50之间长度的差值，a表示设置有对位标记50的引脚30的延长线与基准线40之间的夹角。其中图5中仅以设置有对位标记的引脚组为例进行说明的。
本发明实施例提供的上述显示装置及其芯片邦定方法，包括柔性显示面板以及邦定在柔性显示面板的非显示区域的芯片，由于各引脚的延伸方向根据所在的区域满足以下条件：每一排引脚中，至少位于侧区域的各引脚沿远离显示区域一端或沿靠近显示区域一端的延长线汇聚于基准线上的同一点，属于同一引脚组中的两个引脚各自的延长线与基准线的夹角相等。这样当柔性显示面板的尺寸在沿第一方向发生变化后，由于在每一排引脚中，位于侧区域的引脚的延长线均汇聚于基准线上的同一点，因此在将柔性显示面板与芯片进行邦定时可以通过调节柔性显示面板与芯片在垂直第一方向上的相对位置后再进行邦定，从而保证只要柔性显示面板在沿第一方向的尺寸变化在一定的范围时均可以实现芯片引脚与柔性显示面板引脚的正确对位，从而增加显示装置的芯片邦定良率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种显示装置，包括柔性显示面板以及邦定在所述柔性显示面板的非显示区域的芯片，其中，所述芯片在靠近所述柔性显示面板的显示区域的一侧以及远离所述显示区域一侧分别具有一排多个相互独立的引脚，所述柔性显示面板具有与所述芯片的各所述引脚一一对应的引脚，且一一对应的两个所述引脚通过压接方式电连接；其特征在于，各所述引脚的延伸方向根据所在的区域满足以下条件：
在每一排引脚中，至少位于侧区域的各所述引脚沿靠近所述显示区域一端的延长线汇聚于所述基准线上的同一点，或在每一排引脚中，至少位于所述侧区域的各所述引脚沿远离所述显示区域一端的延长线汇聚于所述基准线上的同一点，且以一一对应的两个所述引脚为一引脚组，属于同一所述引脚组中的两个引脚各自的延长线与所述基准线的夹角相等；
其中，所述基准线为位于中间区域且与第一方向垂直的直线，所述第一方向为一排所述引脚的排列方向，所述中间区域为所述非显示区域沿所述第一方向位于中间的区域，所述侧区域为位于所述中间区域两侧的区域。
2.如权利要求1所述的显示装置，其特征在于，所述基准线为所述中间区域的中轴线。
3.如权利要求2所述的显示装置，其特征在于，位于所述中间区域两侧的侧区域对称。
4.如权利要求3所述的显示装置，其特征在于，在各排引脚中，位于所述中间区域两侧的两个侧区域中的所述引脚以所述基准线为对称轴呈对称分布。
5.如权利要求2所述的显示装置，其特征在于，在所有所述侧区域中，与所述基准线距离相同的引脚其延长线与所述基准线的夹角相同。
6.如权利要求1所述的显示装置，其特征在于，属于同一所述引脚组中的两个引脚的形状相似。
7.如权利要求6所述的显示装置，其特征在于，属于同一所述引脚组中的两个引脚中，所述芯片上的引脚的面积小于所述柔性显示面板上的引脚的面积。
8.如权利要求1所述的显示装置，其特征在于，位于所述中间区域的引脚与所述基准线平行。
9.如权利要求8所述的显示装置，其特征在于，在每一排引脚组中，所述中间区域中设置有一个引脚组。
10.如权利要求1-9任一项所述的显示装置，其特征在于，还包括：位于其中一排引脚组中，且分别位于所述侧区域的其中一个引脚组中的各引脚上的用于对位的对位标记，且位于同一排引脚上的对位标记的连线与所述基准线垂直。
11.如权利要求10所述的显示装置，其特征在于，当位于所述中间区域两侧的两个侧区域中的引脚以所述基准线为对称轴呈对称分布时，位于同一排引脚上的对位标记以所述基准线为对称轴呈对称分布。
12.一种如权利要求10或11所述的显示装置的芯片邦定方法，其特征在于，包括：
将所述柔性显示面板与所述芯片沿所述第一方向进行对位，并使所述芯片上的两个对位标记的与所述柔性显示面板上的两个对位标记均位于同一水平线；
确定所述柔性显示面板上的两个对位标记与所述芯片上的两个对位标记是否对齐；
若是，则将所述柔性显示面板与所述芯片进行压接；
若否，则确定所述柔性显示面板上两个对位标记之间的长度与所述芯片上两个对位标记之间的长度的差值；
根据所述差值，以及设置有所述对位标记的其中一个引脚的延长线与所述基准线的夹角，确定所述芯片与所述柔性显示面板之间在沿垂直所述第一方向的方向上需要移动的相对位移距离；
根据确定的所述相对位移距离移动所述芯片和/或所述柔性显示面板后进行压接。
13.如权利要求12所述的芯片邦定方法，其特征在于，当位于所述中间区域两侧的两个侧区域中的引脚以所述基准线为对称轴呈对称分布时，且位于同一排引脚上的对位标记以所述基准线为对称轴呈对称分布时，确定所述芯片与所述柔性显示面板之间在沿垂直所述第一方向的方向上需要移动的相对位移距离具体为：
根据公式确定所述芯片与所述柔性显示面板之间需要沿所述基准线方向移动的相对位移距离h；其中，l表示所述柔性显示面板上两个对位标记之间长度与所述芯片上两个对位标记之间长度的差值，a表示设置有所述对位标记的引脚的延长线与所述基准线之间的夹角。
CN201610081276.6A 2016-02-04 2016-02-04 一种显示装置及其芯片邦定方法 Pending CN105654856A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610081276.6A CN105654856A (zh) 2016-02-04 2016-02-04 一种显示装置及其芯片邦定方法
PCT/CN2016/081698 WO2017133116A1 (zh) 2016-02-04 2016-05-11 显示装置及其芯片连接方法
US15/531,181 US10242605B2 (en) 2016-02-04 2016-11-05 Display device having the bumps in the middle zone parallel to the reference line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610081276.6A CN105654856A (zh) 2016-02-04 2016-02-04 一种显示装置及其芯片邦定方法

Publications (1)

Publication Number Publication Date
CN105654856A true CN105654856A (zh) 2016-06-08

Family

ID=56489439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610081276.6A Pending CN105654856A (zh) 2016-02-04 2016-02-04 一种显示装置及其芯片邦定方法

Country Status (3)

Country Link
US (1) US10242605B2 (zh)
CN (1) CN105654856A (zh)
WO (1) WO2017133116A1 (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464522A (zh) * 2017-08-01 2017-12-12 武汉华星光电半导体显示技术有限公司 一种显示模组及显示装置
CN107884963A (zh) * 2017-10-10 2018-04-06 惠科股份有限公司 电路板的制作方法及显示装置
CN108022519A (zh) * 2016-10-31 2018-05-11 昆山国显光电有限公司 驱动电路载体、显示面板及平板显示器
CN108470727A (zh) * 2018-03-03 2018-08-31 昆山国显光电有限公司 电子组件及显示装置
WO2018176631A1 (zh) * 2017-03-27 2018-10-04 武汉华星光电技术有限公司 柔性显示面板及其制造方法
CN109270718A (zh) * 2018-11-12 2019-01-25 成都中电熊猫显示科技有限公司 液晶显示单元及其对位方法
CN109523912A (zh) * 2018-12-13 2019-03-26 厦门天马微电子有限公司 显示面板和显示装置
CN109935169A (zh) * 2019-04-26 2019-06-25 武汉天马微电子有限公司 一种显示面板及显示装置
EP3534205A4 (en) * 2016-10-31 2019-09-11 Kunshan New Flat Panel Display Technology Center Co., Ltd. DRIVER SWITCH CARRIER, DISPLAY BOARD, TABLET DISPLAY AND MANUFACTURING METHOD
CN110390883A (zh) * 2018-04-20 2019-10-29 三星显示有限公司 显示装置
CN110708868A (zh) * 2019-11-06 2020-01-17 江苏上达电子有限公司 一种新型的fog邦定焊盘设计
WO2020118822A1 (zh) * 2018-12-11 2020-06-18 武汉华星光电半导体显示技术有限公司 一种显示装置
WO2020244547A1 (zh) * 2019-06-05 2020-12-10 京东方科技集团股份有限公司 显示面板、覆晶薄膜及显示装置
CN113169190A (zh) * 2018-12-03 2021-07-23 深圳市柔宇科技股份有限公司 显示装置
CN113724618A (zh) * 2021-08-27 2021-11-30 京东方科技集团股份有限公司 一种显示装置及其邦定方法、显示设备
CN113891550A (zh) * 2021-11-18 2022-01-04 昆山国显光电有限公司 电路板邦定方法及显示装置
CN113939078A (zh) * 2021-11-11 2022-01-14 广州国显科技有限公司 柔性电路板、显示面板、显示装置及其制造方法
WO2024000990A1 (zh) * 2022-06-29 2024-01-04 合肥维信诺科技有限公司 邦定结构、显示面板、柔性电路板和显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102638304B1 (ko) 2016-08-02 2024-02-20 삼성디스플레이 주식회사 표시장치
KR102423362B1 (ko) * 2016-12-01 2022-07-20 데쿠세리아루즈 가부시키가이샤 접속 구조체
JP2019139073A (ja) 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
KR102505862B1 (ko) * 2018-05-15 2023-03-07 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN110557887B (zh) * 2018-05-31 2021-10-12 京东方科技集团股份有限公司 电路对位组件及显示装置
CN109064905A (zh) * 2018-09-25 2018-12-21 业成科技（成都）有限公司 覆晶薄膜、显示面板、显示装置及引脚的设计方法
US11139362B2 (en) * 2019-07-23 2021-10-05 Wuhan China Star Optoelectronics Display panel with asymmetrically disposed pads
US11177230B2 (en) * 2020-01-08 2021-11-16 Novatek Microelectronics Corp. Electronic device including at least one row of bumps
CN113903767A (zh) * 2020-06-22 2022-01-07 上海和辉光电股份有限公司 阵列基板、柔性显示面板及显示装置
CN112748613B (zh) * 2020-12-31 2022-07-26 湖北长江新型显示产业创新中心有限公司 一种显示基板、显示面板及显示装置
CN114639312B (zh) * 2022-04-02 2023-12-22 合肥维信诺科技有限公司 邦定结构、显示面板、柔性印刷电路板和电子装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
CN101034213A (zh) * 2006-03-08 2007-09-12 爱普生映像元器件有限公司 电光装置、其制造方法、布线基板和电子设备
US20070275578A1 (en) * 2006-05-29 2007-11-29 Epson Imaging Devices Corporation Wiring board, mount structure, and method for manufacturing the same
CN104123902A (zh) * 2013-04-29 2014-10-29 三星显示有限公司 显示面板、包括该显示面板的电子装置及其接合方法
CN104979316A (zh) * 2014-04-10 2015-10-14 三星显示有限公司 电子组件
CN105301851A (zh) * 2014-06-17 2016-02-03 三星显示有限公司 阵列基底和使用该阵列基底安装集成电路的方法
CN205541677U (zh) * 2016-02-04 2016-08-31 京东方科技集团股份有限公司 一种显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061822A (en) * 1988-09-12 1991-10-29 Honeywell Inc. Radial solution to chip carrier pitch deviation
JP2007242942A (ja) * 2006-03-09 2007-09-20 Seiko Epson Corp 電子デバイス及びその製造方法
KR100809726B1 (ko) 2007-05-14 2008-03-06 삼성전자주식회사 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들
US9974175B2 (en) * 2013-04-29 2018-05-15 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
US20150010350A1 (en) * 2013-07-02 2015-01-08 James Hardie Technology Limited Coupling Mechanism

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
CN101034213A (zh) * 2006-03-08 2007-09-12 爱普生映像元器件有限公司 电光装置、其制造方法、布线基板和电子设备
US20070275578A1 (en) * 2006-05-29 2007-11-29 Epson Imaging Devices Corporation Wiring board, mount structure, and method for manufacturing the same
CN104123902A (zh) * 2013-04-29 2014-10-29 三星显示有限公司 显示面板、包括该显示面板的电子装置及其接合方法
CN104979316A (zh) * 2014-04-10 2015-10-14 三星显示有限公司 电子组件
CN105301851A (zh) * 2014-06-17 2016-02-03 三星显示有限公司 阵列基底和使用该阵列基底安装集成电路的方法
CN205541677U (zh) * 2016-02-04 2016-08-31 京东方科技集团股份有限公司 一种显示装置

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3534205A4 (en) * 2016-10-31 2019-09-11 Kunshan New Flat Panel Display Technology Center Co., Ltd. DRIVER SWITCH CARRIER, DISPLAY BOARD, TABLET DISPLAY AND MANUFACTURING METHOD
CN114823609A (zh) * 2016-10-31 2022-07-29 昆山国显光电有限公司 驱动电路载体、显示面板及平板显示器
CN108022519A (zh) * 2016-10-31 2018-05-11 昆山国显光电有限公司 驱动电路载体、显示面板及平板显示器
CN108022514A (zh) * 2016-10-31 2018-05-11 昆山国显光电有限公司 驱动电路载体、显示面板、平板显示器、邦定设备及方法
CN108022517A (zh) * 2016-10-31 2018-05-11 昆山国显光电有限公司 驱动电路载体、显示面板及平板显示器
CN108022516A (zh) * 2016-10-31 2018-05-11 昆山国显光电有限公司 驱动电路载体、显示面板及平板显示器
CN108022515A (zh) * 2016-10-31 2018-05-11 昆山国显光电有限公司 驱动电路载体、显示面板及平板显示器
US10665151B2 (en) 2016-10-31 2020-05-26 Kunshan New Flat Panel Display Technology Center Co., Ltd. Driver circuit carrier, display panel, tablet display, and manufacturing method
CN108022515B (zh) * 2016-10-31 2020-04-10 昆山国显光电有限公司 驱动电路载体、显示面板及平板显示器
JP2019532317A (ja) * 2016-10-31 2019-11-07 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド 駆動回路キャリア、ディスプレイパネル、タブレットディスプレイ及び製造方法
WO2018176631A1 (zh) * 2017-03-27 2018-10-04 武汉华星光电技术有限公司 柔性显示面板及其制造方法
CN107464522B (zh) * 2017-08-01 2019-08-13 武汉华星光电半导体显示技术有限公司 一种显示模组及显示装置
CN107464522A (zh) * 2017-08-01 2017-12-12 武汉华星光电半导体显示技术有限公司 一种显示模组及显示装置
US11178775B2 (en) 2017-10-10 2021-11-16 HKC Corporation Limited Manufacturing method of circuit board and display device
CN107884963A (zh) * 2017-10-10 2018-04-06 惠科股份有限公司 电路板的制作方法及显示装置
CN107884963B (zh) * 2017-10-10 2020-08-04 惠科股份有限公司 电路板的制作方法及显示装置
WO2019071778A1 (zh) * 2017-10-10 2019-04-18 惠科股份有限公司 电路板的制作方法及显示装置
CN108470727A (zh) * 2018-03-03 2018-08-31 昆山国显光电有限公司 电子组件及显示装置
CN110390883A (zh) * 2018-04-20 2019-10-29 三星显示有限公司 显示装置
US11495591B2 (en) 2018-04-20 2022-11-08 Samsung Display Co., Ltd. Display device
CN109270718A (zh) * 2018-11-12 2019-01-25 成都中电熊猫显示科技有限公司 液晶显示单元及其对位方法
CN113169190A (zh) * 2018-12-03 2021-07-23 深圳市柔宇科技股份有限公司 显示装置
WO2020118822A1 (zh) * 2018-12-11 2020-06-18 武汉华星光电半导体显示技术有限公司 一种显示装置
CN109523912B (zh) * 2018-12-13 2021-03-16 厦门天马微电子有限公司 显示面板和显示装置
CN109523912A (zh) * 2018-12-13 2019-03-26 厦门天马微电子有限公司 显示面板和显示装置
CN109935169B (zh) * 2019-04-26 2021-07-06 武汉天马微电子有限公司 一种显示面板及显示装置
CN109935169A (zh) * 2019-04-26 2019-06-25 武汉天马微电子有限公司 一种显示面板及显示装置
WO2020244547A1 (zh) * 2019-06-05 2020-12-10 京东方科技集团股份有限公司 显示面板、覆晶薄膜及显示装置
CN110708868A (zh) * 2019-11-06 2020-01-17 江苏上达电子有限公司 一种新型的fog邦定焊盘设计
CN113724618A (zh) * 2021-08-27 2021-11-30 京东方科技集团股份有限公司 一种显示装置及其邦定方法、显示设备
CN113939078A (zh) * 2021-11-11 2022-01-14 广州国显科技有限公司 柔性电路板、显示面板、显示装置及其制造方法
CN113891550A (zh) * 2021-11-18 2022-01-04 昆山国显光电有限公司 电路板邦定方法及显示装置
CN113891550B (zh) * 2021-11-18 2023-02-24 昆山国显光电有限公司 电路板邦定方法及显示装置
WO2024000990A1 (zh) * 2022-06-29 2024-01-04 合肥维信诺科技有限公司 邦定结构、显示面板、柔性电路板和显示装置

Also Published As

Publication number Publication date
WO2017133116A1 (zh) 2017-08-10
US10242605B2 (en) 2019-03-26
US20180047314A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
CN105654856A (zh) 一种显示装置及其芯片邦定方法
CN105609007B (zh) 一种显示装置及其绑定方法
CN205541677U (zh) 一种显示装置
CN105513499A (zh) 一种柔性显示面板、显示装置及其绑定方法
CN205376003U (zh) 一种柔性显示面板及显示装置
US10134678B2 (en) Chip-on-film, flexible display panel and display device
AU2010340306B2 (en) Printed circuit board
US20200098675A1 (en) Chip on film, display panel, display device
CN106298862A (zh) 显示模组
CN205376002U (zh) 一种显示装置
US11013116B2 (en) Flexible assembly for display device and display device
CN107068695A (zh) 一种柔性显示面板及其制备方法、柔性显示装置
CN105513498B (zh) 一种覆晶薄膜及显示装置
CN104536218A (zh) 阵列基板及液晶显示器
US10964644B2 (en) Array substrate, chip on film, and alignment method
JP7058319B2 (ja) アレイ基板、ｃｏｆ、表示装置及び位置合わせ方法
CN105929478A (zh) 偏光片及其制造方法、显示面板及其制造方法以及显示装置及其制造方法
EP3674268A1 (en) Display screen grooving method and display screen
CN105242415A (zh) 探针基板及显示面板检测装置
CN113169190A (zh) 显示装置
CN204241799U (zh) 液晶模组及应用其的显示器
CN205782368U (zh) 一种背光模组及显示装置
CN106211551A (zh) 一种柔性电路板及其制作方法、显示模组
CN102856263B (zh) 分离第一基板与第二基板的方法
CN104064896A (zh) 弯式连接器和连接器组件及通信组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160608

RJ01 Rejection of invention patent application after publication