CN105637617A - 微电子晶体管接触体及其制造方法 - Google Patents

微电子晶体管接触体及其制造方法 Download PDF

Info

Publication number
CN105637617A
CN105637617A CN201380080262.7A CN201380080262A CN105637617A CN 105637617 A CN105637617 A CN 105637617A CN 201380080262 A CN201380080262 A CN 201380080262A CN 105637617 A CN105637617 A CN 105637617A
Authority
CN
China
Prior art keywords
contact material
layer
microelectronic
microelectronic substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380080262.7A
Other languages
English (en)
Inventor
A·圣阿穆尔
J·施泰格瓦尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105637617A publication Critical patent/CN105637617A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

可以通过以下来制造本说明书的晶体管接触体：穿过设置在微电子衬底上的层间电介质层来形成过孔，其中，所述过孔从所述层间电介质层的第一表面延伸到所述微电子衬底，形成过孔侧壁并且暴露所述微电子衬底的部分。然后，可以邻近所述微电子衬底的暴露部分、至少一个过孔侧壁以及所述层间电介质的所述第一表面来形成所述共形接触层。在所述过孔内接近所述微电子衬底来形成蚀刻阻挡插塞。去除不受所述蚀刻阻挡插塞保护的所述接触材料层，随后，去除所述蚀刻阻挡插塞并且用导电材料来填充所述过孔。

Description

微电子晶体管接触体及其制造方法
技术领域
本说明书的实施例总体上涉及微电子器件的领域，并且更具体而言涉及微电子晶体管的源极/漏极接触体。
背景技术
集成电路部件的更高性能、更低成本、增强的微型化，以及集成电路的更大封装密度是制造微电子器件的微电子行业的一直的目标。随着这些目标的实现，微电子器件按比例缩小，即，变得更小，这增加了对每个集成电路部件的最优性能的需求。潜在性能增强的一个方面是源极/漏极接触体的电阻降低。
附图说明
在本说明书的结论部分中具体指出并明确要求了本公开内容的主题。根据结合附图的以下描述以及附属权利要求，本公开内容的上述和其它特征将变得更加完全地显而易见。要理解的是，附图仅描绘了根据本公开内容的几个实施例，并且因此，附图不应被视为本公开内容的范围的限制。将通过使用附图以额外的特殊性和细节来描述本公开内容，使得本公开内容的优点可以更容易地被确定，其中：
图1-图10是根据本说明书的实施例的形成微电子晶体管的源极/漏极接触体的过程的截面侧视图。
图11和图12是根据本说明书的另一实施例的形成微电子晶体管的源极/漏极接触体的截面侧视图。
图13是根据本说明书的实施例的制造纳米线晶体管的过程的流程图。
图14图示了根据本说明书的一个实施方式的计算装置。
具体实施方式
在以下具体实施方式中，参考了附图，附图通过图示方式示出了可以实践所要求的主题的特定实施例。这些实施例得到充分详细的描述，以使本领域的技术人员能够实践该主题。应当理解，尽管各实施例不同，但它们未必是相互排斥的。例如，可以在其它实施例中实施结合一个实施例在本文中描述的特定特征、结构或特性而不脱离所要求主题的精神和范围。在本说明书之内提到“一个实施例”或“实施例”表示结合实施例描述的特定特征、结构或特性被包括在本说明书内包含的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的使用，未必指代相同实施例。此外，要理解的是，可以修改每个公开实施例内的独立元件的位置或布置而不脱离所要求主题的精神和范围。因此，不应以限制性意义来理解以下具体实施方式，并且所要求主题的范围仅受适当地被解释的附属权利要求连同附属权利要求所授权的等价物的全范围的限定。在附图中，贯穿几幅示图的相同标号指代相同或相似的元件或功能，并且其中描绘的元件未必彼此成比例，相反，可以放大或缩小独立的元件，以便在本说明书的语境中更容易理解该元件。
如本文中使用的术语“之上”、“到”、“之间”和“上”可以指代一层关于其它层的相对位置。在另一层“之上”或“上”或结合“到”另一层的一层可以直接接触另一层，或者可以有一个或多个中介层。在层“之间”的一层可以直接与这些层接触，或者可以具有一个或多个中介层。
本说明书的实施例包括微电子晶体管的源极/漏极接触体(也被称作“晶体管接触体”)，该接触体具有用于形成晶体管接触体的增大容量的导电材料，这可以降低接触体的电阻，并且本说明书的实施例包括形成晶体管接触的工艺，这可以相对于已知的制造工艺而放松对材料选择以及下游处理的约束。可以通过形成穿过层间电介质层的过孔来制造这样的晶体管接触体，层间电介质层设置在微电子衬底上，其中，过孔从层间电介质层的第一表面延伸到微电子衬底，形成过孔侧壁并且暴露微电子衬底的部分。然后，可以形成与暴露的微电子衬底、至少一个过孔侧壁以及层间电介质第一表面邻近的接触材料层。可以接近微电子衬底在过孔内形成蚀刻阻挡插塞。可以去除不受蚀刻阻挡插塞保护的接触材料层，随后去除蚀刻阻挡插塞并且用导电材料填充过孔。
图1-图10图示了形成微电子晶体管的源极/漏极接触体(也被称作“晶体管接触体”)的方法。简明起见，将图示单个微电子晶体管。如图1所图示，可以由任何适当的材料提供或形成微电子衬底110。在一个实施例中，微电子衬底110可以是由单晶材料构成的体衬底，单晶材料可以包括，但不限于，硅、锗、硅-锗或Ⅲ-Ⅴ族化合物半导体材料。在其它实施例中，微电子衬底110可以包括绝缘体上硅衬底(SOI)，其中，上层绝缘体层设置在体衬底上，上层绝缘体层由可以包括但不限于二氧化硅、氮化硅或氮氧化硅的材料构成。替代地，微电子衬底110可以直接由体衬底形成，并且使用局部氧化来形成电绝缘部分以代替上述上层绝缘体层。在另一实施例中，图1可以图示非平面晶体管的截面图，非平面晶体管例如为FinFET或三栅极晶体管，其中，微电子衬底110可以是由单晶材料构成的三维鳍结构。在这样的实施例中，图1所示的截面图是沿着鳍110的长度截取的，并且鳍110包括顶表面以及两个横向相对的侧壁表面。
如图1进一步所示，晶体管栅极120可以形成在微电子衬底110上。晶体管栅极120可以包括栅极电极122，栅极电介质124设置在栅极电极122和微电子衬底110之间。晶体管栅极120还可以包括形成在栅极电极122的相对侧上的电介质间隔体126。可以在晶体管栅极120的相对侧上，例如，通过适当掺杂剂的离子注入，在微电子衬底110中形成源极区112和漏极区114。晶体管栅极120、源极区112和漏极区114的部件的功能和制造工艺为本领域所公知的，并且，简明起见，将不在本文中讨论。在微电子衬底110为三维鳍结构的本发明的实施例中，栅极电介质124可以形成在三维鳍结构的顶表面以及横向相对的侧壁表面上，而栅极电介质122可以形成在位于鳍结构的顶表面上的栅极电介质124上，并且邻近位于横向相对的侧壁表面上的栅极电介质124。在这样的实施例中，电介质间隔体126也可以形成在三维鳍结构的顶表面以及横向相对的侧壁表面上。源极区112和漏极区114形成在鳍结构内，如本领域所公知。
栅极电介质124可以包括任何适当的电介质材料。在本说明书的实施例中，栅极电介质124可以包括高k栅极电介质材料，其中，介电常数可以包括大于大约4的值。高k栅极电介质材料的示例可以包括，但不限于，氧化铪、硅氧化铪、氧化镧、氧化锆、硅氧化锆、氧化钛、氧化钽、钛酸钡锶、钛酸钡、钛酸锶、氧化钇、氧化铝、铅氧化钪和铌锌酸铅。
栅极电极122可以包括任何适当的导电材料。在一个实施例中，栅极电极122可以包括金属，这些金属包括，但不限于，纯金属和钛、钨、钽、铝、铜、钌、钴、铬、铁、钯、钼、锰、钒、金、银和铌的合金。还可以使用导电性较差的金属碳化物，例如，碳化钛、碳化锆、碳化钽、碳化钨和碳化钨。栅极电极122也可以由诸如氮化钛和氮化钽的金属氮化物，或诸如氧化钌的导电金属氧化物制成。栅极电极122还可以包括与诸如具有铽和镝的稀土元素的合金，或诸如铂的贵金属。
栅极间隔体126可以由任何适当的电介质材料制成。在一个实施例中，栅极间隔体126可以包括二氧化硅、氮氧化硅或氮化硅。在另一实施例中，栅极间隔体126可以包括介电常数小于3.6的低k电介质材料。
如图2所示，层间电介质层130可以形成在微电子衬底110上并且形成在晶体管栅极120之上。层间电介质层130可以是任何适当的材料，这些材料包括但不限于，二氧化硅、氮化硅等，并且层间电介质层130可以由低k(介电常数k为例如1.0-2.2)材料形成，通过诸如有机硅酸盐玻璃(CDO)或碳掺杂氧化物(CDO)的材料的旋涂或化学气相沉积(CVD)形成低k材料。
如图3所示，可以从层间电介质130的第一表面136到微电子衬底110穿过层间电介质130来形成至少一个过孔(图示为第一过孔132和第二过孔134)，同时形成了至少一个过孔侧壁138并且暴露了微电子衬底110的部分。如图示，第一过孔132从层间电介质第一表面136延伸到源极区122，并且第二过孔134从层间电介质第一表面136延伸到漏极区114。可以通过本领域中已知的任何技术来形成诸如第一过孔132和第二过孔134的过孔，这些技术包括，但不限于，光刻技术、激光打孔、离子束烧蚀等。
如图4所示，可以邻近微电子衬底110的暴露部分以及层间电介质第一表面136来形成接触材料层140。在接触材料层140共形的一个实施例中，接触材料层140还可以邻近至少一个过孔侧壁138。如本领域的技术人员将理解，接触材料层140可以是提供微电子衬底110和后沉积的导电材料层之间的更有效的接触而不会造成其间的直接接触的任何适当的材料。还如本领域的技术人员将理解，接触材料层140还可以防止后形成的接触体的材料迁移到微电子衬底110中。在一个实施例中，接触材料层140可以是多个层(图示为第一层142和第二层144)。在特定实施例中，接触材料第一层142可以是钛，并且接触材料第二层144可以是氮化钛。在接触材料层140共形的实施例中，可以使用本领域中公知的任何方法来沉积接触材料层140，以产生共形形状，这些方法为例如，但不限于，原子层沉积(ALD)以及诸如大气压CVD(APCVD)、低压CVD(LPCVD)和等离子体增强化学气相沉积(PECVD)的化学气相沉积(CVD)的各种实施方式。在微电子衬底110为三维鳍结构的实施例中，接触材料层140共形地沉积在三维鳍结构的顶表面以及两个横向相对的侧壁表面上。
如图5所示，蚀刻阻挡材料层150可以沉积在接触材料层140之上，该沉积包括沉积到第一过孔132(见图4)和第二过孔134(见图4)中。在一个实施例中，蚀刻阻挡材料层150可以包括非晶碳材料，例如，如本领域所已知的光刻中使用的碳硬掩膜材料。可以通过本领域已知的任何已知方法来沉积蚀刻阻挡材料层150，这些方法包括，但不限于，化学气相沉积、物理气相沉积以及旋涂。在特定实施例中，可以用旋涂技术来沉积非晶碳材料以形成蚀刻阻挡材料层150。在微电子衬底110为三维鳍结构的实施例中，蚀刻阻挡材料层150在位于微电子衬底110的顶表面上的接触材料层140之上形成，并且邻近位于三维鳍结构的两个横向相对的侧壁表面上的接触材料层140形成。
如图6所示，可以通过任何已知的方法来去除蚀刻阻挡材料层150(见图5)的部分以在第一过孔132和第二过孔134内形成蚀刻阻挡插塞160，其中，蚀刻阻挡插塞160在层间电介质第一表面136之下并且邻近微电子衬底110。在蚀刻阻挡材料层150(见图5)包括非晶碳材料的特定实施例中，可以用如本领域所已知的受控等离子灰化工艺来去除蚀刻阻挡材料层150(见图5)的部分，以形成蚀刻阻挡插塞160。
如图7所示，可以例如通过湿法或干法蚀刻来去除接触材料层140的大部分，其中，蚀刻阻挡插塞160防止接触材料层140的与微电子衬底110邻接的部分被去除。在接触材料层140共形的实施例中，蚀刻阻挡插塞160还可以防止接触材料层140的与至少一个过孔侧壁138邻接的部分被去除，如图所示。
如图8所示，然后，可以通过本领域中已知的任何技术来去除蚀刻阻挡插塞160。在蚀刻阻挡插塞160包括非晶碳材料的一个实施例中，可以使用如本领域所已知的等离子灰化工艺来去除蚀刻阻挡插塞160，以形成接触材料结构170。当以侧截面观察时，接触材料结构170可以为大体上“杯形”或大体上“U形”结构。
如图9所示，导电材料层180可以沉积在层间电介质第一表面136之上以填充第一过孔132(见图8)和第二过孔134(见图8))。可以由诸如金属材料的任何适当的导电材料来形成导电材料层180。在特定实施例中，导电材料层180可以包括钨。可以由本领域已知的任何已知方法来沉积导电材料层180，这些方法包括，但不限于，化学气相沉积和物理气相沉积。在微电子衬底为三维鳍结构的实施例中，导电材料层180在位于微电子衬底110的顶表面上的接触材料结构170之上沉积，并且邻近位于三维鳍结构的两个横向相对的侧壁表面上的接触材料结构170沉积。
如图10所示，可以去除导电材料层180的部分以暴露层间电介质第一表面136并且形成独立的接触体，这些接触体被示为与源极区112接近的第一接触192以及与漏极区114接近的第二接触194。在一个实施例中，如图10中所见，接触材料结构170的部分邻接至少一个过孔侧壁138并且可以具有小于过孔(例如，图3的第一过孔132)的高度H1(见图3)的50％的高度H2。在另一实施例中，接触材料结构170的部分邻接至少一个过孔侧壁138并且可以具有在过孔(例如，图3的第一过孔132)的高度H1(见图3)的10％至40％之间的高度H2。
尽管图4-图10将接触材料层140图示为共形的，但是应该理解可以非共形地沉积接触材料层140，如图11(类似于图4)所图示。在以下的关于图5-图10所描述的步骤之后，产生的非共形接触材料层140的结构在图12(类似于图10)被图示。
在已知的方法中，接触材料层保留在原位(例如图4和图11所示)，导电材料沉积到过孔中，并且与层间电介质邻接的接触材料层在稍后的处理中被去除。如本领域的技术人员将理解，该已知的方法对材料选择和下游处理进行约束以确保可以去除与层间电介质第一表面邻接的接触材料层。本说明书的实施例放松了对材料选择和下游处理的约束，因为过量的接触材料层在诸如热处理的任何后续的处理之前被去除。此外，本说明书的实施例比已知的方法去除更多的接触材料层，这导致过孔内有较高容量的接触材料。因为导电材料通常比接触材料层更高导，所以晶体管接触的电阻降低，这导致微电子晶体管的更好性能。
图11是根据本说明书的实施例的制造晶体管的过程200的流程图。如框202所陈述，可以形成微电子衬底。层间电介质可以形成在微电子衬底上，如框204所陈述。如框206所陈述，可以从层间电介质的第一表面到微电子衬底穿过层间电介质来形成过孔，同时形成了过孔侧壁并且暴露了微电子衬底的部分。可以邻近微电子衬底的暴露部分来形成接触材料层，如框208所陈述。如框210所陈述，可以在邻近微电子衬底的接触材料层上、在过孔中形成蚀刻阻挡插塞。可以去除不受蚀刻阻挡插塞保护的接触材料层，如框212所陈述。如框214所陈述，可以去除蚀刻阻挡插塞。可以用导电材料来填充过孔以形成晶体管接触体，如框216所陈述。
图12图示了根据本说明书的一个实施方式的计算装置300。计算装置300容纳板302。板302可以包括多个部件，该多个部件包括但不限于处理器304和至少一个通信芯片306。处理器304物理地和电地耦合到板302。在一些实施方式中，至少一个通信芯片306还物理地和电地耦合到板302。在另外的实施方式中，通信芯片306是处理器304的一部分。
取决于计算装置300的应用，计算装置300可以包括其它部件，这些部件可以或可以不物理地和电地耦合到板302。这些其它部件包括但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位***(GPS)装置、罗盘、加速度计、陀螺仪、扬声器、照相机、以及大容量存储装置(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片306使能用于来往于计算装置300的数据的传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经由非固体介质调制的电磁辐射来传送数据的电路、装置、***、方法、技术、通信信道等。术语并不暗示相关联的装置不包含任何接线，尽管在一些实施例中它们可以不包含接线。通信芯片306可以实施多种无线标准或协议中的任何无线标准或协议，包括但不限于：Wi-Fi(IEEE802.11族)、WiMAX(IEEE802.16族)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、及其派生物，以及被称为3G、4G、5G或更高代的任何其它无线协议。计算装置300可以包括多个通信芯片306。例如，第一通信芯片306可以专用于诸如Wi-Fi和蓝牙等较短距离无线通信，并且第二通信芯片306可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等较长距离无线通信。
计算装置300的处理器304包括封装在处理器304内的集成电路管芯。在本说明书的一些实施方式中，处理器的集成电路管芯包括一个或多个器件，例如，根据本说明书的实施方式所构建的纳米线晶体管。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以被存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。
通信芯片306还包括封装在通信芯片306内的集成电路管芯。根据本说明书的另一个实施方式，通信芯片的集成电路管芯包括一个或多个器件，例如，根据本说明书的实施方式所构建的纳米线晶体管。
在另外的实施方式中，计算装置300内所容纳的另一个部件可以包含集成电路管芯，该集成电路管芯包括一个或多个器件，例如，根据本说明书的实施方式所构建的纳米线晶体管。
在各种实施方式中，计算装置300可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、或数字视频录像机。在另外的实施方式中，计算装置300可以是处理数据的任何其它电子装置。
要理解的是，本说明书的主题未必限于图1-12中所图示的特定应用。本领域的技术人员将要理解，可以将该主题应用于其它微电子器件和组件应用以及任何适当的晶体管应用。
以下示例涉及更多实施例，其中，示例1是一种形成晶体管接触体的方法，包括：穿过设置在微电子衬底上的层间电介质层来形成过孔，其中，所述过孔从所述层间电介质层的第一表面延伸到所述微电子衬底，形成过孔侧壁并且暴露所述微电子衬底的部分；邻近所述微电子衬底的暴露部分来形成接触材料层；在所述过孔内接近所述微电子衬底来形成蚀刻阻挡插塞；去除不受所述蚀刻阻挡插塞保护的所述接触材料层而形成接触材料结构；去除所述蚀刻阻挡插塞，以及用导电材料来填充所述过孔。
在示例2中，示例1的主题可以任选地包括：形成所述蚀刻阻挡插塞包括形成非晶碳蚀刻阻挡插塞。
在示例3中，示例1至2中的任一示例的主题可以任选地包括：形成所述蚀刻阻挡插塞包括在所述接触材料层之上沉积蚀刻阻挡材料层(包括将所述蚀刻阻挡材料层沉积到所述过孔中)以及去除所述蚀刻阻挡材料的部分。
在示例4中，示例1的主题可以任选地包括：沉积所述蚀刻阻挡材料层包括沉积非晶碳材料层。
在示例5中，示例1至4中的任一示例的主题可以任选地包括：形成所述接触材料层包括形成多层接触材料层。
在示例6中，示例5的主题可以任选地包括：形成所述多层接触材料层包括邻近所述微电子衬底的所述暴露部分、至少一个过孔侧壁以及所述层间电介质的所述第一表面来形成共形钛层以及在所述共形钛层上形成共形氮化钛层。
在示例7中，示例1至6中的任一示例的主题可以任选地包括：形成所述接触材料层包括：邻接所述共形接触层与所述微电子衬底的所述暴露部分、至少一个过孔侧壁以及所述层间电介质的所述第一表面来形成共形接触层。
在示例8中，示例1至7中的任一示例的主题可以任选地包括：去除不受所述蚀刻阻挡插塞保护的所述共形接触材料层而形成所述接触材料结构包括去除不受所述蚀刻阻挡插塞保护的所述共形接触材料层，形成共形接触材料结构的与所述至少一个过孔侧壁邻接的部分，所述部分具有小于所述过孔的高度的50％的高度。
在示例9中，示例1至7中的任一示例的主题可以任选地包括：去除不受所述蚀刻阻挡插塞保护的所述共形接触材料层而形成所述接触材料结构包括去除不受所述蚀刻阻挡插塞保护的所述共形接触材料层，形成所述共形接触材料结构的与所述至少一个过孔侧壁邻接的部分，所述部分具有所述过孔的高度的约10％和40％之间的高度。
在示例10中，示例1至9中的任一示例的主题可以任选地包括：用导电材料来填充所述过孔包括：用钨来填充所述过孔。
在示例11中，示例1至10中的任一示例的主题可以任选地包括：形成所述微电子衬底包括形成具有源极区和漏极区的至少其中之一的微电子衬底，并且其中，形成所述过孔包括形成从所述层间电介质层的第一表面到所述微电子衬底的穿过所述层间电介质层的过孔，形成过孔侧壁并且暴露所述源极区和所述漏极区的至少其中之一的部分。
以下示例涉及另外的实施例，其中，示例12是一种微电子结构，包括：微电子衬底；所述微电子衬底上的层间电介质层；过孔，所述过孔从所述层间电介质层的第一表面到所述微电子衬底穿过所述层间电介质层，其中，所述过孔包括至少一个过孔侧壁；所述过孔内的接触材料结构，其中，所述接触材料结构包括共形层，所述共形层具有与所述微电子衬底邻接的部分以及与所述至少一个过孔侧壁邻接而不延伸所述过孔的整体高度的部分；以及与所述接触材料结构邻接的导电材料。
在示例13中，示例12的任一示例的主题可以任选地包括：所述接触材料结构包括多层接触材料结构。
在示例14中，示例12的主题可以任选地包括：所述多层接触材料结构包括与所述微电子衬底邻接的钛层以及所述钛层上的氮化钛层。
在示例15中，示例12至14中的任一示例的主题可以任选地包括：所述接触材料结构的与所述至少一个过孔侧壁邻接的部分具有小于所述过孔的高度的50％的高度。
在示例16中，示例12至15中的任一示例的主题可以任选地包括：所述接触材料结构的与所述至少一个过孔侧壁邻接的部分具有所述过孔的高度的约10％和40％之间的高度。
在示例17中，示例12至16中的任一示例的主题可以任选地包括：所述微电子衬底包括三维鳍结构，所述三维鳍结构具有顶表面以及两个横向相对的侧壁表面。
在示例18中，示例12至17中的任一示例的主题可以任选地包括：所述接触材料结构在侧截面中为大体上U形的。
在示例19中，示例12至18中的任一示例的主题可以任选地包括：所述导电材料包括钨。
在示例20中，示例12至19中的任一示例的主题可以任选地包括：所述接触材料结构与形成在所述微电子衬底中的源极区和漏极区的至少其中之一接触。
以下示例涉及另外的实施例，其中，示例21是一种微电子结构，包括：计算装置，所述计算装置包括：微电子板，所述微电子板具有与所述板电耦合的处理器和通信芯片的至少其中之一；其中，所述处理器和所述通信芯片的所述至少其中之一包括至少一个微电子晶体管；并且其中，所述微电子晶体管包括至少一个微电子结构，所述微电子结构包括：微电子衬底上的层间电介质层；过孔，所述过孔从所述层间电介质层的第一表面到所述微电子衬底穿过所述层间电介质层，其中，所述过孔包括至少一个过孔侧壁；
所述过孔内的接触材料结构，其中，所述接触材料结构包括共形层，所述共形层具有与所述微电子衬底邻接的部分以及与所述至少一个过孔侧壁邻接而不延伸所述过孔的整体高度的部分；以及与所述接触材料结构邻接的导电材料。
在示例22中，示例21的主题可以任选地包括：所述接触材料结构的与所述至少一个过孔侧壁邻接的部分具有小于所述过孔的高度的50％的高度。
在示例23中，示例21的主题可以任选地包括：所述接触材料结构的与所述至少一个过孔侧壁邻接的部分具有所述过孔的高度的约10％和40％之间的高度。
在示例24中，示例21至23中的任一示例的主题可以任选地包括：所述微电子衬底包括三维鳍结构，所述三维鳍结构具有顶表面和两个横向相对的侧壁表面。
在示例25中，示例21至24中的任一示例的主题可以任选地包括：所述接触材料结构在侧截面中为大体上U形的。
已经这样详细描述了本说明书的实施例，应该理解，由附属权利要求定义的本说明书不受以上说明书中陈述的特定细节的限制，因为在不脱离其精神或范围的情况下，其很多明显变化都是可能的。

Claims (25)

1.一种形成晶体管接触体的方法，包括：
穿过设置在微电子衬底上的层间电介质层来形成过孔，其中，所述过孔从所述层间电介质层的第一表面延伸到所述微电子衬底，形成过孔侧壁并且暴露所述微电子衬底的部分；
邻近所述微电子衬底的暴露部分来形成接触材料层；
在所述过孔内接近所述微电子衬底形成蚀刻阻挡插塞；
去除不受所述蚀刻阻挡插塞保护的所述接触材料层而形成接触材料结构；
去除所述蚀刻阻挡插塞，以及
用导电材料来填充所述过孔。
2.根据权利要求1所述的方法，其中，形成所述蚀刻阻挡插塞包括：
形成非晶碳蚀刻阻挡插塞。
3.根据权利要求1所述的方法，其中，形成所述蚀刻阻挡插塞包括：
在所述接触材料层之上沉积蚀刻阻挡材料层，包括将所述蚀刻阻挡材料层沉积到所述过孔中，以及
去除所述蚀刻阻挡材料的部分。
4.根据权利要求3所述的方法，其中，沉积所述蚀刻阻挡材料层包括：
沉积非晶碳材料层。
5.根据权利要求1至4中的任一项所述的方法，其中，形成所述接触材料层包括：
形成多层接触材料层。
6.根据权利要求5所述的方法，其中，形成所述多层接触材料层包括：
邻近所述微电子衬底的所述暴露部分以及所述层间电介质的所述第一表面来形成钛层，以及
在所述钛层上形成氮化钛层。
7.根据权利要求1所述的方法，其中，形成所述接触材料层包括：
邻接所述微电子衬底的所述暴露部分、至少一个过孔侧壁以及所述层间电介质的所述第一表面来形成共形接触层。
8.根据权利要求7所述的方法，其中，去除不受所述蚀刻阻挡插塞保护的所述共形接触材料层而形成所述接触材料结构包括：
去除不受所述蚀刻阻挡插塞保护的所述共形接触材料层，形成共形接触材料结构的与所述至少一个过孔侧壁邻接的部分，所述部分具有小于所述过孔的高度的50％的高度。
9.根据权利要求7所述的方法，其中，去除不受所述蚀刻阻挡插塞保护的所述共形接触材料层而形成所述接触材料结构包括：
去除不受所述蚀刻阻挡插塞保护的所述共形接触材料层，形成共形接触材料结构的与所述至少一个过孔侧壁邻接的部分，所述部分具有所述过孔的高度的约10％和40％之间的高度。
10.根据权利要求1所述的方法，其中，用导电材料来填充所述过孔包括：
用钨来填充所述过孔。
11.根据权利要求1所述的方法，其中，形成所述微电子衬底包括：
形成具有源极区和漏极区的至少其中之一的微电子衬底，并且其中，形成所述过孔包括：形成从所述层间电介质层的第一表面到所述微电子衬底的穿过所述层间电介质层的过孔，形成过孔侧壁并且暴露所述源极区和所述漏极区的至少其中之一的部分。
12.一种微电子结构，包括：
微电子衬底；
所述微电子衬底上的层间电介质层；
过孔，所述过孔从所述层间电介质层的第一表面到所述微电子衬底穿过所述层间电介质层，其中，所述过孔包括至少一个过孔侧壁；
所述过孔内的接触材料结构，其中，所述接触材料结构包括共形层，所述共形层具有与所述微电子衬底邻接的部分以及与所述至少一个过孔侧壁邻接而不延伸所述过孔的整体高度的部分；以及
与所述接触材料结构邻接的导电材料。
13.根据权利要求12所述的微电子结构，其中，所述接触材料结构包括多层接触材料结构。
14.根据权利要求13所述的微电子结构，其中，所述多层接触材料结构包括：与所述微电子衬底邻接的钛层；以及所述钛层上的氮化钛层。
15.根据权利要求12至14中的任一项所述的微电子结构，其中，所述接触材料结构的与所述至少一个过孔侧壁邻接的部分具有小于所述过孔的高度的50％的高度。
16.根据权利要求12至14中的任一项所述的微电子结构，其中，所述接触材料结构的与所述至少一个过孔侧壁邻接的部分具有所述过孔的高度的约10％和40％之间的高度。
17.根据权利要求12所述的微电子结构，其中，所述微电子衬底包括三维鳍结构，所述三维鳍结构具有顶表面以及两个横向相对的侧壁表面。
18.根据权利要求12所述的微电子结构，其中，所述接触材料结构在侧截面中为大体上U形的。
19.根据权利要求12所述的微电子结构，其中，所述导电材料包括钨。
20.根据权利要求12所述的微电子结构，其中，所述接触材料结构与形成在所述微电子衬底中的源极区和漏极区的至少其中之一接触。
21.一种计算装置，包括：
板，所述板具有与所述板电耦合的处理器和通信芯片的至少其中之一；
其中，所述处理器和所述通信芯片的所述至少其中之一包括至少一个微电子晶体管；并且
其中，所述微电子晶体管包括至少一个微电子结构，所述微电子结构包括：
微电子衬底上的层间电介质层；
过孔，所述过孔从所述层间电介质层的第一表面到所述微电子衬底穿过所述层间电介质层，其中，所述过孔包括至少一个过孔侧壁；
所述过孔内的接触材料结构，其中，所述接触材料结构包括共形层，所述共形层具有与所述微电子衬底邻接的部分以及与所述至少一个过孔侧壁邻接而不延伸所述过孔的整体高度的部分；以及
与所述接触材料结构邻接的导电材料。
22.根据权利要求20所述的计算装置，其中，所述接触材料结构的与所述至少一个过孔侧壁邻接的部分具有小于所述过孔的高度的50％的高度。
23.根据权利要求20所述的计算装置，其中，所述接触材料结构的与所述至少一个过孔侧壁邻接的部分具有所述过孔的高度的约10％和40％之间的高度。
24.根据权利要求20所述的计算装置，其中，所述微电子衬底包括三维鳍结构，所述三维鳍结构具有顶表面和两个横向相对的侧壁表面。
25.根据权利要求20所述的计算装置，其中，所述接触材料结构在侧截面中为大体上U形的。
CN201380080262.7A 2013-11-20 2013-11-20 微电子晶体管接触体及其制造方法 Pending CN105637617A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/070923 WO2015076792A1 (en) 2013-11-20 2013-11-20 Microelectronic transistor contacts and methods of fabricating the same

Publications (1)

Publication Number Publication Date
CN105637617A true CN105637617A (zh) 2016-06-01

Family

ID=53179928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380080262.7A Pending CN105637617A (zh) 2013-11-20 2013-11-20 微电子晶体管接触体及其制造方法

Country Status (6)

Country Link
US (1) US20160225715A1 (zh)
EP (1) EP3072147A4 (zh)
KR (1) KR20160088293A (zh)
CN (1) CN105637617A (zh)
TW (1) TW201526231A (zh)
WO (1) WO2015076792A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269624B2 (en) 2017-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods of forming same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204561B1 (en) * 1995-11-10 2001-03-20 Nippon Steel Corporation Semiconductor device having two-layer contact
US20020064598A1 (en) * 1999-06-11 2002-05-30 Shulin Wang Method of depositing a thick titanium nitride film
CN1820325A (zh) * 2003-07-07 2006-08-16 先进微装置公司 形成于通孔中的聚合物存储器件
CN1831643A (zh) * 2005-03-08 2006-09-13 台湾积体电路制造股份有限公司 改善双镶嵌蚀刻轮廓的方法
US20130062701A1 (en) * 2011-09-08 2013-03-14 Chiu-Te Lee Semiconductor device and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320330A (ja) * 1991-04-19 1992-11-11 Sharp Corp 半導体装置のコンタクト部の形成方法
US20020175413A1 (en) * 2001-03-29 2002-11-28 International Business Machines Corporation Method for utilizing tungsten barrier in contacts to silicide and structure produced therby
US6828245B2 (en) * 2002-03-02 2004-12-07 Taiwan Semiconductor Manufacturing Co. Ltd Method of improving an etching profile in dual damascene etching
US6855627B1 (en) * 2002-12-04 2005-02-15 Advanced Micro Devices, Inc. Method of using amorphous carbon to prevent resist poisoning
US6989317B1 (en) * 2004-10-22 2006-01-24 International Business Machines Corporation Trench formation in semiconductor integrated circuits (ICs)
KR100637690B1 (ko) * 2005-04-25 2006-10-24 주식회사 하이닉스반도체 고상에피택시 방식을 이용한 반도체소자 및 그의 제조 방법
KR100653997B1 (ko) * 2005-04-26 2006-12-05 주식회사 하이닉스반도체 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
US7745319B2 (en) * 2006-08-22 2010-06-29 Micron Technology, Inc. System and method for fabricating a fin field effect transistor
JP2008294062A (ja) * 2007-05-22 2008-12-04 Sharp Corp 半導体装置及びその製造方法
DE102009055433B4 (de) * 2009-12-31 2012-02-09 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
US8358012B2 (en) * 2010-08-03 2013-01-22 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance
CN102437088B (zh) * 2010-09-29 2014-01-01 中国科学院微电子研究所 一种半导体结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204561B1 (en) * 1995-11-10 2001-03-20 Nippon Steel Corporation Semiconductor device having two-layer contact
US20020064598A1 (en) * 1999-06-11 2002-05-30 Shulin Wang Method of depositing a thick titanium nitride film
CN1820325A (zh) * 2003-07-07 2006-08-16 先进微装置公司 形成于通孔中的聚合物存储器件
CN1831643A (zh) * 2005-03-08 2006-09-13 台湾积体电路制造股份有限公司 改善双镶嵌蚀刻轮廓的方法
US20130062701A1 (en) * 2011-09-08 2013-03-14 Chiu-Te Lee Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20160088293A (ko) 2016-07-25
EP3072147A1 (en) 2016-09-28
US20160225715A1 (en) 2016-08-04
TW201526231A (zh) 2015-07-01
EP3072147A4 (en) 2017-09-13
WO2015076792A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
US11114538B2 (en) Transistor with an airgap spacer adjacent to a transistor gate
US9935205B2 (en) Internal spacers for nanowire transistors and method of fabrication thereof
TWI544641B (zh) 半導體裝置及其製造方法
TWI505469B (zh) 具有非分離的源極及汲極區域的奈米線結構
CN105229793B (zh) 利用硬掩模层的纳米线晶体管制造
KR102037304B1 (ko) 하층 에칭 정지를 갖는 나노와이어 트랜지스터
US9761710B2 (en) Vertical-channel semiconductor device
CN108028277A (zh) 具有增大的接触面积的半导体器件接触
CN105655334A (zh) 在三栅极（finfet）工艺上集成多个栅极电介质晶体管的方法
CN105637617A (zh) 微电子晶体管接触体及其制造方法
US20200365701A1 (en) Thin film transistors with raised source and drain contacts and process for forming such
US20230170396A1 (en) Wrap-around-contact for 2d-channel gate-all-around field-effect-transistors
TW202329328A (zh) 具有針對磊晶源極或汲極區域界限之凸起壁結構的環繞式閘極積體電路結構
CN104752433A (zh) 非易失性存储单元及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601