CN105636345A - 多层pcb内层芯板涨缩的匹配方法 - Google Patents

多层pcb内层芯板涨缩的匹配方法 Download PDF

Info

Publication number
CN105636345A
CN105636345A CN201610157263.2A CN201610157263A CN105636345A CN 105636345 A CN105636345 A CN 105636345A CN 201610157263 A CN201610157263 A CN 201610157263A CN 105636345 A CN105636345 A CN 105636345A
Authority
CN
China
Prior art keywords
core material
annulus
matching process
layer pcb
pcb core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610157263.2A
Other languages
English (en)
Inventor
程涌
郭宏
吴喜莲
周光华
李建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoshikang Technology Co Ltd
Original Assignee
Aoshikang Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoshikang Technology Co Ltd filed Critical Aoshikang Technology Co Ltd
Priority to CN201610157263.2A priority Critical patent/CN105636345A/zh
Publication of CN105636345A publication Critical patent/CN105636345A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

多层PCB内层芯板涨缩的匹配方法，包括以下步骤：在所有内层芯板的每个边角处均设置一组标靶；将内层芯板进行叠构，然后压合，并通过X-ray钻靶机测量各内层芯板的长和宽，将各内层芯板的长和宽数据收集；利用收集的各内层芯板长和宽的数据推出各内层芯板的预涨系数；将预涨系数输出给量产板制作过程中的内层曝光工具制作，将预涨系数应用于内层曝光工具制作。本发明具方法简单，操作明确，易掌握；成品尺寸差异可以控制在±4mil以内，层间尺寸极差控制在4mil以内，成品率显著提高。

Description

多层PCB内层芯板涨缩的匹配方法
技术领域
本发明涉及PCB板技术加工领域，特别是多层PCB内层芯板涨缩的匹配方法。
背景技术
PCB板，又称印刷电路板、印刷线路板，简称印制板，以绝缘板为基材，切成一定尺寸，其上至少附有一个导电图形，并布有孔(如元件孔、紧固孔、金属化孔等)，并实现电子元器件之间的相互连接。由于这种板是采用电子印刷术制作的，故被称为“印刷”电路板。这种电路板在生产过程中需要经过多种操作工序，其中为了保证成品的品质，在制作过程中需要通过补偿系数来控制内层芯板的涨缩，从而使各层芯板压合后尺寸匹配，提高产品成品率。
目前，PCB板行业内通过采用固定统一的预涨补偿系数来内层芯板的涨缩，此方法对于简单PCB板的制作可行，但随着PCB板行业的发展，已经从简单的双面板、四层板发展为高多层板，高多层板的内层芯板叠构设计复杂多样，若果仍然采用固定统一的预涨补偿系数来内层芯板的涨缩，由于内层芯板数量众多，无法控制所有内层芯板的厚度和各层间残铜率均一致，易出现少许差异，在这种情况下采用固定统一的预涨补偿系数易导致各层次之间尺寸的差异，各层芯板压合后尺寸不匹配，成品尺寸差异可达15mil以上，从而造成批量性的报废，尤其对于大拼版制作的导入，这种情况更为严重。
发明内容
本发明所要解决的技术问题是，克服现有技术存在的上述缺陷，提供一种应用在多层板压合前内层图形制作期间，预涨系数的计算办法，以确保多层板压合完，各层次涨缩匹配的多层PCB内层芯板涨缩的匹配方法。
本发明解决其技术问题所采用的技术方案是，多层PCB内层芯板涨缩的匹配方法，包括以下步骤：
(1)在所有内层芯板的每个边角处均设置一组标靶；
(2)将经过步骤(1)处理的内层芯板进行叠构，然后压合为首件样板(FA板)，并通过X-ray钻靶机测量各内层芯板的长和宽，将各内层芯板的长和宽数据收集；利用收集的各内层芯板长和宽的数据推出各内层芯板的预涨系数；
(3)将通过步骤(2)推出的各内层芯板的预涨系数输出给量产板制作过程中的内层曝光工具制作，将预涨系数应用于内层曝光工具制作。
进一步，所述步骤(1)中，所述标靶为同心圆标靶，所述同心圆标靶的中心设有圆心，所述圆心的外侧设有复数个圆环，所述圆环由内向外依次放大，圆环的环宽相同，圆环与圆环间的间距相同。
进一步，所述圆环的数量为2个。
进一步，所述圆心的直径为20-60mil(优选40mil)，所述圆环的环宽为10-14mil(优选12mil)，圆环与圆环间的间距为1-3mil(优选2mil)。
进一步，所述步骤(2)中，X-ray钻靶机为MMX-888X-ray钻靶机，X-ray钻靶机的测量精度为±10um。
进一步，所述步骤(3)中，在内层曝光工具制作前，利用二次元测试监控治工具菲林的尺寸变化。
进一步，所述二次元测试在500mm量程内的测量误差为±3um。
与现有技术相比，本发明具有以下有益效果：方法简单，操作明确，易掌握；能够保证成品尺寸的可靠性，涨缩匹配能有效管控，成品尺寸差异可以控制在±4mil以内，从实际涨缩结果入手，保证了给出系数的可靠性，能够排除不同介质层材料、不同芯板残铜率的影响，精确每一层的涨缩尺寸，保证多层板层间尺寸匹配，层间尺寸极差控制在4mil以内，采用了分层补偿的思路大大提高内层芯板涨缩匹配度，成品率显著提高，利用收集的各内层芯板长和宽的数据推出各内层芯板的预涨系数。
附图说明
图1是本发明用于电路板量产的流程图；
图2是本发明一实施例标靶的结构示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步说明。
实施例1
本实施例包括以下步骤：
(1)在所有内层芯板的每个边角处均设置一组同心圆标靶；同心圆标靶的中心设有圆心1，圆心1的外侧设有2个圆环2，圆环2由内向外依次放大，圆环2的环宽相同，圆环2与圆环2间的间距相同；圆心1的直径为40mil，圆环2的环宽为12mil，圆环2与圆环2间的间距为2mil；
(2)将经过步骤(1)处理的内层芯板进行叠构，然后压合为FA板，并通过MMX-888X-ray钻靶机测量各内层芯板的长和宽，将各内层芯板的长和宽数据收集；利用收集的各内层芯板长和宽的数据推出各内层芯板的预涨系数；X-ray钻靶机的测量精度为±10um；
(3)将通过步骤(2)推出的各内层芯板的预涨系数输出给量产板制作过程中的内层曝光工具制作，将预涨系数应用于内层曝光工具制作；在内层曝光工具制作前，利用二次元测试监控治工具菲林的尺寸变化；二次元测试在500mm量程内的测量误差为±3um。
系数可靠性，成品尺寸差异在±4mil以内，层间尺寸极差在4mil以内，多层板层间尺寸匹配，电路板的成品率显著提高。
实施例2
本实施例与实施例1的区别仅在于，圆心1的直径为50mil，圆环2的环宽为13mil，圆环2与圆环2间的间距为3mil；其余与实施例1基本相同。
系数可靠性，成品尺寸差异在±4mil以内，层间尺寸极差在4mil以内，多层板层间尺寸匹配，电路板的成品率显著提高。
实施例3
本实施例与实施例1的区别仅在于，圆心1的直径为30mil，圆环2的环宽为11mil，圆环2与圆环2间的间距为1mil；其余与实施例1基本相同。
系数可靠性，成品尺寸差异在±4mil以内，层间尺寸极差在4mil以内，多层板层间尺寸匹配，电路板的成品率显著提高。

Claims (8)

1.多层PCB内层芯板涨缩的匹配方法，其特征在于，包括以下步骤：
(1)在所有内层芯板的每个边角处均设置一组标靶；
(2)将经过步骤(1)处理的内层芯板进行叠构，然后压合为首件样板，并通过X-ray钻靶机测量各内层芯板的长和宽，将各内层芯板的长和宽数据收集；利用收集的各内层芯板长和宽的数据推出各内层芯板的预涨系数；
(3)将通过步骤(2)推出的各内层芯板的预涨系数输出给量产板制作过程中的内层曝光工具制作，将预涨系数应用于内层曝光工具制作。
2.根据权利要求1所述的多层PCB内层芯板涨缩的匹配方法，其特征在于，所述步骤(1)中，所述标靶为同心圆标靶，所述同心圆标靶的中心设有圆心，所述圆心的外侧设有复数个圆环，所述圆环由内向外依次放大，圆环的环宽相同，圆环与圆环间的间距相同。
3.根据权利要求2所述的多层PCB内层芯板涨缩的匹配方法，其特征在于，所述圆环的数量为2个。
4.根据权利要求2或3所述的多层PCB内层芯板涨缩的匹配方法，其特征在于，所述圆心的直径为20-60mil，所述圆环的环宽为10-14mil，圆环与圆环间的间距为1-3mil。
5.根据权利要求4所述的多层PCB内层芯板涨缩的匹配方法，其特征在于，所述圆心的直径为40mil，所述圆环的环宽为12mil，圆环与圆环间的间距为2mil。
6.根据权利要求1所述的多层PCB内层芯板涨缩的匹配方法，其特征在于，所述步骤(2)中，X-ray钻靶机为MMX-888X-ray钻靶机，X-ray钻靶机的测量精度为±10um。
7.根据权利要求1所述的多层PCB内层芯板涨缩的匹配方法，其特征在于，所述步骤(3)中，在内层曝光工具制作前，利用二次元测试监控治工具菲林的尺寸变化。
8.根据权利要求7所述的多层PCB内层芯板涨缩的匹配方法，其特征在于，所述二次元测试在500mm量程内的测量误差为±3um。
CN201610157263.2A 2016-03-18 2016-03-18 多层pcb内层芯板涨缩的匹配方法 Pending CN105636345A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610157263.2A CN105636345A (zh) 2016-03-18 2016-03-18 多层pcb内层芯板涨缩的匹配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610157263.2A CN105636345A (zh) 2016-03-18 2016-03-18 多层pcb内层芯板涨缩的匹配方法

Publications (1)

Publication Number Publication Date
CN105636345A true CN105636345A (zh) 2016-06-01

Family

ID=56050672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610157263.2A Pending CN105636345A (zh) 2016-03-18 2016-03-18 多层pcb内层芯板涨缩的匹配方法

Country Status (1)

Country Link
CN (1) CN105636345A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106061106A (zh) * 2016-08-04 2016-10-26 高德（江苏）电子科技有限公司 一种监测各层次内层芯板涨缩匹配度的方法
CN106061139A (zh) * 2016-06-17 2016-10-26 奥士康精密电路（惠州）有限公司 一种hdi板内层层间对准度控制方法
CN107148170A (zh) * 2017-06-27 2017-09-08 奥士康精密电路（惠州）有限公司 一种减少pcb多层板中内层芯板铆偏不良的方法
CN107666768A (zh) * 2017-09-29 2018-02-06 奥士康科技股份有限公司 Pcb层间对准度监控方法
CN108072343A (zh) * 2017-12-18 2018-05-25 广州兴森快捷电路科技有限公司 Pcb新材料涨缩补偿系数的评估方法
CN110996564A (zh) * 2019-12-30 2020-04-10 惠州市永隆电路有限公司 一种pcb多层板涨缩控制方法
CN113347779A (zh) * 2021-05-31 2021-09-03 中国电子科技集团公司第二十九研究所 兼容垂直传输结构的内嵌微流道印制电路板及制备方法
CN113573477A (zh) * 2021-06-21 2021-10-29 广州添利电子科技有限公司 Pcb制作指示、生产系数生成方法、预涨***、介质和设备
US11341628B2 (en) 2019-12-20 2022-05-24 Industrial Technology Research Institute Method for compensating design image of workpiece and system for processing design image of workpiece

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101668389A (zh) * 2009-09-04 2010-03-10 东莞美维电路有限公司 高对准度印制线路板的制作方法
CN102917554A (zh) * 2012-10-17 2013-02-06 无锡江南计算技术研究所 双铜芯多层板制作方法
CN103747639A (zh) * 2014-02-13 2014-04-23 遂宁市广天电子有限公司 一种高层板制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101668389A (zh) * 2009-09-04 2010-03-10 东莞美维电路有限公司 高对准度印制线路板的制作方法
CN102917554A (zh) * 2012-10-17 2013-02-06 无锡江南计算技术研究所 双铜芯多层板制作方法
CN103747639A (zh) * 2014-02-13 2014-04-23 遂宁市广天电子有限公司 一种高层板制造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106061139A (zh) * 2016-06-17 2016-10-26 奥士康精密电路（惠州）有限公司 一种hdi板内层层间对准度控制方法
CN106061106B (zh) * 2016-08-04 2018-10-12 高德（江苏）电子科技有限公司 一种监测各层次内层芯板涨缩匹配度的方法
CN106061106A (zh) * 2016-08-04 2016-10-26 高德（江苏）电子科技有限公司 一种监测各层次内层芯板涨缩匹配度的方法
CN107148170A (zh) * 2017-06-27 2017-09-08 奥士康精密电路（惠州）有限公司 一种减少pcb多层板中内层芯板铆偏不良的方法
CN107148170B (zh) * 2017-06-27 2019-05-24 奥士康精密电路（惠州）有限公司 一种减少pcb多层板中内层芯板铆偏不良的方法
CN107666768A (zh) * 2017-09-29 2018-02-06 奥士康科技股份有限公司 Pcb层间对准度监控方法
CN108072343A (zh) * 2017-12-18 2018-05-25 广州兴森快捷电路科技有限公司 Pcb新材料涨缩补偿系数的评估方法
WO2019119770A1 (zh) * 2017-12-18 2019-06-27 广州兴森快捷电路科技有限公司 Pcb新材料涨缩补偿系数的评估方法
CN108072343B (zh) * 2017-12-18 2019-11-08 广州兴森快捷电路科技有限公司 Pcb新材料涨缩补偿系数的评估方法
US11341628B2 (en) 2019-12-20 2022-05-24 Industrial Technology Research Institute Method for compensating design image of workpiece and system for processing design image of workpiece
CN110996564A (zh) * 2019-12-30 2020-04-10 惠州市永隆电路有限公司 一种pcb多层板涨缩控制方法
CN113347779A (zh) * 2021-05-31 2021-09-03 中国电子科技集团公司第二十九研究所 兼容垂直传输结构的内嵌微流道印制电路板及制备方法
CN113573477A (zh) * 2021-06-21 2021-10-29 广州添利电子科技有限公司 Pcb制作指示、生产系数生成方法、预涨***、介质和设备
CN113573477B (zh) * 2021-06-21 2022-06-03 广州添利电子科技有限公司 Pcb制作指示、生产系数生成方法、预涨***、介质和设备

Similar Documents

Publication Publication Date Title
CN105636345A (zh) 多层pcb内层芯板涨缩的匹配方法
CN101494954B (zh) 高密度积层线路板激光钻孔对位精度控制方法
KR100570856B1 (ko) 병렬적 다층 인쇄회로기판 제조 방법
CN102325426A (zh) 一种多层板外层再压合不对称光板的制作方法
CN104244612B (zh) 一种在ptfe电路板上制作金属化孔的方法
CN101299911B (zh) 制作多层电路化衬底的方法
CN103179812A (zh) 高多阶hdi印刷电路板的制作方法
CN102036508A (zh) 多层hdi线路板盲孔开窗工艺
CN103648240A (zh) 一种对称型刚挠结合板的制备方法
WO2022033256A1 (zh) 一种pcb台阶槽底部做沉镍金的加工方法
CN106961796B (zh) 一种便于检测背钻孔精度的pcb的制作方法
CN104880162A (zh) 一种检测pcb中钻孔偏移程度的方法
CN102523703A (zh) 一种pcb板上背钻孔的制作方法
CN104023486A (zh) 软硬多层线路板及其电测定位孔的制作方法
CN104717846A (zh) 一种pcb中金属化槽孔的制作方法
CN109219276B (zh) 一种提高多层印制电路板层压工艺的方法
CN102026484A (zh) 一种线路板的压合导通工艺及叠板结构
CN104053300A (zh) 软硬多层线路板的定位孔结构及该定位孔的设定方法
CN105072824B (zh) 一种嵌入式线路板的制作方法
CN103188892B (zh) 多层pcb制作方法和装置及其厚度评估方法和装置
US20120000064A1 (en) Fabrication process for embedded passive components
CN203912323U (zh) 软硬多层线路板的定位孔结构
CN108200737B (zh) 一种高频混压hdi板的制作方法
CN202262100U (zh) 超高频多层印制线路板生产***
CN102365004A (zh) 一种高精密的邦定ic 电路板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160601