CN105633058B - 器件标识结构及其制造方法 - Google Patents

器件标识结构及其制造方法 Download PDF

Info

Publication number
CN105633058B
CN105633058B CN201511031016.XA CN201511031016A CN105633058B CN 105633058 B CN105633058 B CN 105633058B CN 201511031016 A CN201511031016 A CN 201511031016A CN 105633058 B CN105633058 B CN 105633058B
Authority
CN
China
Prior art keywords
external terminal
pad
device identification
connect
identification structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511031016.XA
Other languages
English (en)
Other versions
CN105633058A (zh
Inventor
徐春华
王元
陈利光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlu Information Technology Co.,Ltd.
Original Assignee
Shanghai Anlogic Information Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlogic Information Science & Technology Co Ltd filed Critical Shanghai Anlogic Information Science & Technology Co Ltd
Priority to CN201511031016.XA priority Critical patent/CN105633058B/zh
Publication of CN105633058A publication Critical patent/CN105633058A/zh
Application granted granted Critical
Publication of CN105633058B publication Critical patent/CN105633058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及器件标识技术，公开了一种器件标识结构及其制造方法。本发明中，通过器件的封装配线连接来改变器件标识号，不需要增加附加电路，不需要多套掩模版用于虚拟器件的制作，减少了器件的掩模版成本和晶圆生产中的管理成本，并且由于器件标识号在最后器件封装时才决定下来，也极大地提高了应对市场需求变化的能力。

Description

器件标识结构及其制造方法
技术领域
本发明涉及器件标识技术，特别涉及器件标识结构及其制造方法。
背景技术
图1是器件标识号在专用集成电路以及可编程逻辑器件中常用的一种低成本实现示意图，器件标识号的各标识位可以上拉到高电平VDD或下拉到低电平VSS来实现逻辑1或逻辑0，32位的器件标识号则可以通过用户指令并行或串行送给用户逻辑电路。这种实现方式决定了器件标识号在晶圆生产过程中将被固化在晶片中，如果想做改变，必须改变电路设计，改变各标识位的上拉或下拉属性，进而在晶圆生产过程中使用不同的掩模版通过改变器件标识号各标识位的输入逻辑电平来实现不同的器件标识号。
图2是类似于图1的另一种方案，把器件标识号的各标识位通过OTP(一次性可编程)熔丝的通断上拉到高电平VDD或下拉到低电平VSS，OTP熔丝的通断可以在生产完成后通过软件来设定，但这种方式需要在芯片设计时加入支持OTP的辅助电路，影响芯片的成本和可靠性。
图1所示的器件标识号实现方式决定了在制作衍生器件或虚拟器件时，需要制作适用于多种器件标识号的掩模版，增加了器件的掩模版成本，同时又由于需要在器件生产过程中切换掩模版，增加了晶圆生产中的管理成本，另外还由于器件标识号是在晶圆生产过程中被固化在晶圆中，生产出来后不能做任何改动，也不利于应对快速的市场需求变化。即便是采用图2中OTP方案，也受限于OTP熔丝的可靠性和辅助电路的复杂性，不利于降低器件的成本。
因此，本发明的发明人发现，由于一套掩模版只能生产相应的一种器件，而市场对于该种器件的规模，性能有多种需求，同时又由于用于集成电路生产的掩模版价格昂贵，芯片设计者通常会修改少数几层掩模版用来改变器件的定义(如器件的标识号)，从而派生出多款虚拟器件。其中，虚拟器件多用于可编程逻辑器件中，通过局部变更芯片内部电路的方式来改变器件标识号，使同一款拥有相同物理资源的器件因为不同的器件标识号，用软件约束或硬件约束的方式开放给用户不同的资源或性能，进而形成不同的价格阶梯，丰富产品系列。如由原器件A(8核CPU，4Mb内部缓存，100K逻辑单元，400Mhz Fmax)通过软件或器件标识号禁止掉部分功能，派生出虚拟器件B(4核CPU，2Mb内部缓存，70K逻辑单元，200MhzFmax)，或虚拟器件C(2核CPU，1Mb内部缓存，50K逻辑单元，100Mhz Fmax)等。这种方式的问题是仍然需要不少花费去改变掩模版，另外由于较长的集成电路生产周期，器件的型号必须在晶圆生产中决定下来，不能够灵活应对市场需求的快速变化。
发明内容
本发明的目的在于提供一种器件标识结构及其制造方法，降低了成本，并且提高了市场需求变化的应对能力。
为解决上述技术问题，本发明的实施方式公开了一种器件标识结构，器件标识结构包括晶片、第一外部管脚和第二外部管脚；
晶片包括标识寄存器和焊盘，标识寄存器的至少一个标识位与焊盘连接；
焊盘与第一外部管脚或第二外部管脚连接，第一外部管脚与第一电平连接，第二外部管脚与第二电平连接。
本发明的实施方式还公开了一种器件标识结构的制造方法，方法包括以下步骤：
在晶片上形成标识寄存器和焊盘；
将标识寄存器的至少一个标识位与焊盘连接；以及
将焊盘与第一外部管脚或第二外部管脚连接，其中第一外部管脚与第一电平连接，第二外部管脚与第二电平连接。
本发明实施方式与现有技术相比，主要区别及其效果在于：
本发明通过器件的封装配线连接来改变器件标识号，不需要增加附加电路，不需要多套掩模版用于虚拟器件的制作，减少了器件的掩模版成本和晶圆生产中的管理成本，并且由于器件标识号在最后器件封装时才决定下来，也极大地提高了应对市场需求变化的能力。
进一步地，选择距离焊盘较近的第一外部管脚或第二外部管脚进行连接，便于配线且可靠性高。
进一步地，使用电源管脚作为第一外部管脚和/或第二外部管脚，不再需要提供额外的电平，进一步简化了电路结构。
进一步地，设置多个第一外部管脚和多个第二外部管脚，可以在标识寄存器所需改变的标识位较多时便于进行布线。选择距离较近的第一外部管脚或第二外部管脚进行连接，可靠性高。
附图说明
图1是现有的一种器件标识结构；
图2是现有的一种器件标识结构；
图3是本发明第一实施方式中一种器件标识结构的结构示意图；
图4是本发明第一实施方式中另一种器件标识结构的结构示意图；
图5是本发明第二实施方式中一种器件标识结构的制造方法的流程示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明第一实施方式涉及一种器件标识结构。图3是该器件标识结构的结构示意图。如图3所示，该器件标识结构包括晶片、第一外部管脚和第二外部管脚。
晶片包括标识寄存器和焊盘，标识寄存器的至少一个标识位与焊盘连接。可以理解，标识寄存器用于存储器件标识号，器件标识号为内嵌于集成电路芯片中用于描述器件供应商、器件型号和器件版本号等信息的一串数字，通常长度为32位(即32个标识位)，用户可以根据需要用指令读出该器件标识号。
焊盘与第一外部管脚或第二外部管脚连接，第一外部管脚与第一电平连接，第二外部管脚与第二电平连接。优选地，第一外部管脚和/或第二外部管脚为电源管脚(如图3所示的电源管脚VDD和VSS)。使用电源管脚作为第一外部管脚和/或第二外部管脚，不再需要提供额外的电平，进一步简化了电路结构。
此外，可以理解，在本发明的其他实施方式中，也可以根据需要提供额外的逻辑高低电平于第一外部管脚和/或第二外部管脚，只要能将各标识位区分为逻辑0和1即可。
在一个优选例中，标识寄存器的至少一个标识位通过金属走线与焊盘连接，焊盘通过引线键合与第一外部管脚或第二外部管脚连接。
此外，可以理解，在本发明的其他实施方式中，也可以通过其它方式进行连接，例如倒装芯片中，标识寄存器的至少一个标识位通过金属走线与凸块(bump)连接，凸块(bump)再通过基板与第一外部管脚或第二外部管脚连接。由于这些方式为本领域技术人员的公知常识，在此不作赘述。
本实施方式通过器件的封装配线连接来改变器件标识号，不需要增加附加电路，不需要多套掩模版用于虚拟器件的制作，减少了器件的掩模版成本和晶圆生产中的管理成本，并且由于器件标识号在最后器件封装时才决定下来，也极大地提高了应对市场需求变化的能力。
在本发明的各个实施方式中，标识位与焊盘的连接方式、焊盘与外部管脚的连接方式可以根据需要进行设置。具体地说：
标识寄存器的不同标识位可以与不同焊盘连接，也可以与相同焊盘连接，从而可以得到所需要的器件标识号。例如，标识寄存器的第一标识位和第二标识位都与第一焊盘连接，标识寄存器的第三标识位与第二焊盘连接，从而可以得到000、001、110和111四个器件标识号，来表示相应虚拟器件。
上述晶片可以包括多个焊盘。根据实际需要，标识寄存器的至少一个标识位可以与距离该标识位最近(或较近)的焊盘进行连接，也可以与相对于第二外部管脚更靠近第一外部管脚和/或相对于第一外部管脚更靠近第二外部管脚的焊盘连接。在本发明的各个实施方式中，标识寄存器的同一个标识位可以仅与一个焊盘连接，也可以与多个焊盘连接，所连接的焊盘中的一部分焊盘相对于第二外部管脚更靠近第一外部管脚，所连接的焊盘中的另一部分焊盘相对于第一外部管脚更靠近第二外部管脚。在一个优选例中，上述晶片包括多个焊盘，标识寄存器的同一个标识位与多个焊盘连接，所连接的焊盘中的至少一个焊盘相对于第二外部管脚更靠近第一外部管脚，所连接的剩余焊盘相对于第一外部管脚更靠近第二外部管脚。例如如图3的左侧所示，标识寄存器的同一个标识位分别与距离电源管脚VDD和VSS较近的两个焊盘连接，从而可以在封装配线时更加灵活。
可以理解，在本发明的其他实施方式中，标识寄存器的至少一个标识位也可以与距离该标识位较远的焊盘或距离第一外部管脚和第二外部管脚较远的焊盘连接，同样能实现本发明的技术方案。
在一个优选例中，器件标识结构包括多个第一外部管脚和多个第二外部管脚，焊盘与多个第一外部管脚中距离最近的第一外部管脚或多个第二外部管脚中距离最近的第二外部管脚连接。例如如图3所示，晶片左上侧的焊盘与器件左上侧的电源管脚VDD连接，晶片左下侧的焊盘与器件左下侧的电源管脚VSS连接，晶片右上侧的焊盘与器件右上侧的电源管脚VDD或VSS连接。
设置多个第一外部管脚和多个第二外部管脚，可以在标识寄存器所需改变的标识位较多时便于进行布线。选择距离较近的第一外部管脚或第二外部管脚进行连接，可靠性高。
可以理解，在本发明的其他实施方式中，焊盘也可以与多个第一外部管脚中距离次近的第一外部管脚或多个第二外部管脚中距离次近的第二外部管脚连接，甚至可以与多个第一外部管脚中距离较远的第一外部管脚或多个第二外部管脚中距离较远的第二外部管脚，同样能实现本发明的技术方案。
作为可选实施方式，上述器件标识结构还可以包括引线框架，焊盘与引线框架的电源岛连接，电源岛与第一外部管脚或第二外部管脚连接。例如如图4所示，焊盘与作为电源岛的电源环或接地垫连接，框架上的电源环可以通过引线连接到外部管脚上，接地垫可以是外露于器件的散热片或器件内部的载片台。
可以理解，引线框架作为集成电路的芯片载体，是一种借助于键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用引线框架，是电子信息产业中重要的基础材料。
由上可以看到，本申请的器件标识结构可以应用于专用集成电路或可编程逻辑器件。与现有技术的图1相比，本申请的器件标识结构中用于器件标识号的部分标识位的输入高低电平并不是直接或间接地接到晶片内部的电源和地线平面上，而是把标识位的输入通过金属走线引到用于晶片封装的焊盘上，该焊盘通常放置在第一外部管脚或第二外部管脚(例如电源管脚VDD或VSS)附近，最后在晶片封装时，根据需要把标识位相对应的焊盘连到第一外部管脚或第二外部管脚上。多位标识位的0/1组合可以形成多种不同的器件标识号。
本申请中通过封装配线来参与器件标识号的定义并不局限于图3所示意的引线封装(wire bonding)，同样适应于任何可外部产生的逻辑高低电平于管脚如PCB(PrintingCircuit Board，印刷电路板)基板等的其它各种封装形式。
本发明第二实施方式涉及一种器件标识结构的制造方法。图5是该器件标识结构的制造方法的流程示意图。如图5所示，该器件标识结构的制造方法包括以下步骤：
在步骤501中，在晶片上形成标识寄存器和焊盘。
此后进入步骤502，将标识寄存器的至少一个标识位与焊盘连接。
此后进入步骤503，将焊盘与第一外部管脚或第二外部管脚连接，其中第一外部管脚与第一电平连接，第二外部管脚与第二电平连接。优选地，第一外部管脚和/或第二外部管脚为电源管脚(如图3所示的电源管脚VDD和VSS)。使用电源管脚作为第一外部管脚和/或第二外部管脚，不再需要提供额外的电平，进一步简化了电路结构。
此外，可以理解，在本发明的其他实施方式中，也可以根据需要提供额外的逻辑高低电平于第一外部管脚和/或第二外部管脚，只要能将各标识位区分为逻辑0和1即可。
本实施方式通过器件的封装配线连接来改变器件标识号，不需要增加附加电路，不需要多套掩模版用于虚拟器件的制作，减少了器件的掩模版成本和晶圆生产中的管理成本，并且由于器件标识号在最后器件封装时才决定下来，也极大地提高了应对市场需求变化的能力。
在本发明的各个实施方式中，标识位与焊盘的连接方式、焊盘与外部管脚的连接方式可以根据需要进行设置。具体地说：
当标识寄存器的多个标识位与焊盘连接时，在步骤502中可以将标识寄存器的不同标识位与不同焊盘连接，也可以将标识寄存器的不同标识位与相同焊盘连接。
可以在步骤501中，在晶片上形成多个焊盘。根据实际需要，可以在步骤502中将标识寄存器的至少一个标识位与距离该标识位最近(或较近)的焊盘进行连接，也可以在步骤502中将标识寄存器的至少一个标识位与相对于第二外部管脚更靠近第一外部管脚和/或相对于第一外部管脚更靠近第二外部管脚的焊盘连接。在本发明的各个实施方式中，可以在步骤502中将标识寄存器的同一个标识位仅与一个焊盘连接，也可以在步骤502中将标识寄存器的同一个标识位与两个(或多个)焊盘连接，所连接的焊盘中的一部分焊盘相对于第二外部管脚更靠近第一外部管脚，所连接的焊盘中的另一部分焊盘相对于第一外部管脚更靠近第二外部管脚。在一个优选例中，在步骤502中将标识寄存器的同一个标识位与多个焊盘连接，所连接的焊盘中的至少一个焊盘相对于第二外部管脚更靠近第一外部管脚，所连接的焊盘中的剩余焊盘相对于第一外部管脚更靠近第二外部管脚。
在一个优选例中，器件标识结构包括多个第一外部管脚和多个第二外部管脚，在步骤503中，将焊盘与多个第一外部管脚中距离最近的第一外部管脚或多个第二外部管脚中距离最近的第二外部管脚连接。
设置多个第一外部管脚和多个第二外部管脚，可以在标识寄存器所需改变的标识位较多时便于进行布线。选择距离较近的第一外部管脚或第二外部管脚进行连接，可靠性高。
作为可选实施方式，步骤503中包括以下步骤：
将焊盘与引线框架的电源岛连接。以及
将电源岛与第一外部管脚或第二外部管脚连接。
本实施方式是与第一实施方式相对应的方法实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
需要说明的是，在本专利的权利要求和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (8)

1.一种器件标识结构，其特征在于，所述器件标识结构包括晶片、第一外部管脚和第二外部管脚；
所述晶片包括标识寄存器和焊盘，所述标识寄存器的至少一个标识位与所述焊盘连接；
所述焊盘与所述第一外部管脚或所述第二外部管脚连接，所述第一外部管脚与第一电平连接，所述第二外部管脚与第二电平连接；
所述晶片包括多个焊盘，所述标识寄存器的同一个标识位与多个焊盘连接，所连接的焊盘中的至少一个焊盘相对于所述第二外部管脚更靠近所述第一外部管脚，所连接的焊盘中的剩余焊盘相对于所述第一外部管脚更靠近所述第二外部管脚。
2.根据权利要求1所述的器件标识结构，其特征在于，所述器件标识结构还包括引线框架，所述焊盘与所述引线框架的电源岛连接，所述电源岛与所述第一外部管脚或所述第二外部管脚连接。
3.根据权利要求1所述的器件标识结构，其特征在于，所述器件标识结构包括多个所述第一外部管脚和多个所述第二外部管脚，所述焊盘与多个第一外部管脚中距离最近的第一外部管脚或多个第二外部管脚中距离最近的第二外部管脚连接。
4.根据权利要求1至3中任一项所述的器件标识结构，其特征在于，所述标识寄存器的至少一个标识位通过金属走线与所述焊盘连接，所述焊盘通过引线键合与所述第一外部管脚或所述第二外部管脚连接。
5.根据权利要求1至3中任一项所述的器件标识结构，其特征在于，所述第一外部管脚和/或所述第二外部管脚为电源管脚。
6.一种器件标识结构的制造方法，其特征在于，所述方法包括以下步骤：
在晶片上形成标识寄存器和焊盘；
将所述标识寄存器的至少一个标识位与所述焊盘连接；以及
将所述焊盘与第一外部管脚或第二外部管脚连接，其中所述第一外部管脚与第一电平连接，所述第二外部管脚与第二电平连接；
在晶片上形成标识寄存器和焊盘的步骤中，在所述晶片上形成多个焊盘；
将所述标识寄存器的至少一个标识位与所述焊盘连接的步骤中，将所述标识寄存器的同一个标识位与多个焊盘连接，所连接的焊盘中的至少一个焊盘相对于所述第二外部管脚更靠近所述第一外部管脚，所连接的焊盘中的剩余焊盘相对于所述第一外部管脚更靠近所述第二外部管脚。
7.根据权利要求6所述的器件标识结构的制造方法，其特征在于，将所述焊盘与第一外部管脚或第二外部管脚连接的步骤中包括以下步骤：
将所述焊盘与引线框架的电源岛连接；以及
将所述电源岛与所述第一外部管脚或所述第二外部管脚连接。
8.根据权利要求6所述的器件标识结构的制造方法，其特征在于，所述器件标识结构包括多个第一外部管脚和多个第二外部管脚；
将所述焊盘与第一外部管脚或第二外部管脚连接的步骤中，将所述焊盘与多个第一外部管脚中距离最近的第一外部管脚或多个第二外部管脚中距离最近的第二外部管脚连接。
CN201511031016.XA 2015-12-31 2015-12-31 器件标识结构及其制造方法 Active CN105633058B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511031016.XA CN105633058B (zh) 2015-12-31 2015-12-31 器件标识结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511031016.XA CN105633058B (zh) 2015-12-31 2015-12-31 器件标识结构及其制造方法

Publications (2)

Publication Number Publication Date
CN105633058A CN105633058A (zh) 2016-06-01
CN105633058B true CN105633058B (zh) 2018-06-29

Family

ID=56047825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511031016.XA Active CN105633058B (zh) 2015-12-31 2015-12-31 器件标识结构及其制造方法

Country Status (1)

Country Link
CN (1) CN105633058B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108279937B (zh) * 2018-01-23 2022-03-25 Oppo广东移动通信有限公司 参数的调用方法、装置、存储介质及电子设备
CN113591426B (zh) * 2021-08-04 2022-05-24 北京华大九天科技股份有限公司 一种集成电路版图设计中创建线网标识的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027567B (zh) * 2004-09-27 2012-05-23 Nxp股份有限公司 具有输入和/或输出Bolton焊盘的集成电路
CN100459128C (zh) * 2007-05-14 2009-02-04 北京中星微电子有限公司 一种实现芯片管脚兼容的晶片及方法
CN101488465B (zh) * 2009-02-18 2012-01-11 北京天碁科技有限公司 一种芯片特征配置方法及芯片
KR102079828B1 (ko) * 2013-02-07 2020-02-21 에스케이하이닉스 주식회사 반도체칩

Also Published As

Publication number Publication date
CN105633058A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
US8866283B2 (en) Chip package structure and method of making the same
CN105633058B (zh) 器件标识结构及其制造方法
CN103189973B (zh) 使用背面接近的集成电路芯片定制
CN109585431A (zh) 一种Flash芯片堆叠的扇出封装结构及其制造方法
CN110444526A (zh) 一种量子处理器芯片结构及其封装结构和制作方法
CN106876361A (zh) 一种矩阵式排列的微电子封装引线框架
CN109643706A (zh) 嵌入式管芯的互连
CN205723522U (zh) 一种引线框架
CN109712969A (zh) 功率半导体模块的制造方法及功率半导体模块
CN102254839B (zh) 一种集成电路芯外简易集成方法及框架
CN104716140B (zh) 在存储器mux1布局中具有多层引脚的器件
CN201000885Y (zh) 一种无引线集成电路芯片封装
CN204465503U (zh) 通用数字逻辑集成电路代换模块
CN206584923U (zh) 一种矩阵式排列的微电子封装引线框架
CN207199602U (zh) 一种封装结构和接线盒
CN204361080U (zh) 电路***及其芯片封装
CN205920965U (zh) 一种具有高结合强度的引线框架
CN102104008B (zh) 芯片封装方法
CN100590822C (zh) 一种封装小批量芯片的方法
JPH04129250A (ja) 薄型混成集積回路基板
CN104821641B (zh) 一种无线充电装置
CN108987369A (zh) 一种芯片封装结构、芯片功能模组及电子设备
CN105246246B (zh) 基板结构的制法
JP2004318640A (ja) 端子配置装置および端子配置方法
CN100573866C (zh) 共用型基板以及使用该共用型基板的半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai

Patentee after: Shanghai Anlu Information Technology Co.,Ltd.

Address before: 200437 room 112, building 1, 623 Miyun Road, Hongkou District, Shanghai

Patentee before: SHANGHAI ANLOGIC INFORMATION TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address