CN105609437A - 一种3d封装用镀金或镀镍锡铜球制备方法 - Google Patents

一种3d封装用镀金或镀镍锡铜球制备方法 Download PDF

Info

Publication number
CN105609437A
CN105609437A CN201610006073.0A CN201610006073A CN105609437A CN 105609437 A CN105609437 A CN 105609437A CN 201610006073 A CN201610006073 A CN 201610006073A CN 105609437 A CN105609437 A CN 105609437A
Authority
CN
China
Prior art keywords
copper ball
copper
gold
plated
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610006073.0A
Other languages
English (en)
Inventor
于瑞善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qun Win Electronic Materials Co Ltd
Original Assignee
Qun Win Electronic Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qun Win Electronic Materials Co Ltd filed Critical Qun Win Electronic Materials Co Ltd
Priority to CN201610006073.0A priority Critical patent/CN105609437A/zh
Publication of CN105609437A publication Critical patent/CN105609437A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种3D封装用镀金或镀镍锡铜球制备方法，包括下列步骤：第一步：通过雾化法或物理气相法制造铜球；第二步：对第一步制造好的铜球进行研磨；第三步：对研磨后的铜球进行清洗，然后烘干；第四步：对烘干后的铜球进行圆度筛选，选出真圆度要求合格的铜球；第五步：对第四步筛选出来的铜球进行尺寸筛选，选出符合直径要求的铜球；第六步：对第五步筛选出来的铜球进行电镀。制造一种用于3D封装用铜核球来代替传统使用的锡球，保证回焊后PKG间所需的空间，以利于实现高密度3D封装。

Description

一种3D封装用镀金或镀镍锡铜球制备方法
技术领域
本发明涉及电子元器件制造技术，具体的为一种3D封装用镀金或镀镍锡铜球制备方法。
背景技术
近年来，以智能手机为代表的电子产品在市场上的需求迅速的扩大，这些小型化、多功能产品的发展十分显著。随着这些的发展，因小型化、窄间距化、多针化的封装电子零件制造也应运而生。
为了满足这些需求，发展处以堆叠封装(POP)为代表的3D封装电子零件的积层化，以及晶圆级晶片尺寸封装(WLCSP)等技术。在使用锡球来对应时，在多次回焊后，使锡球在此熔融，此时多层次的电子零件重量使锡球溃散，导致无法确保PKG间所需的空间，也容易导致桥接而造成引脚的短路。铜核球的最大特征就是能确保回焊后PKG间所需的空间，以利于实现高密度3D封装。3D封装在电子零件结合基板的多层次构造上，需经多次的热制程。然而，铜核球里的铜熔点相当高，约1080℃，在焊锡封装温度区域中不会熔融，所以即使经过无数次的热制程，铜球仍存在于焊盘内并维持住空间。此空间便于容纳其他封装用的电子零件，因此为实现3D封装而发明镀金或镀镍锡铜球是必须的，也是一种封装趋势。
因此，有必要设计一种3D封装用镀金或镀镍锡铜球制备方法，来满足生产的需求。
发明内容
本发明提出一种3D封装用镀金或镀镍锡铜球制备方法，以便于制造3D封装使用。
本发明的技术方案是这样实现的：一种3D封装用镀金或镀镍锡铜球制备方法，包括下列步骤：
第一步：通过雾化法或物理气相法制造铜球；
第二步：对第一步制造好的铜球进行研磨；
第三步：对研磨后的铜球进行清洗，然后烘干；
第四步：对烘干后的铜球进行圆度筛选，选出真圆度要求合格的铜球；
第五步：对第四步筛选出来的铜球进行尺寸筛选，选出符合直径要求的铜球；
第六步：对第五步筛选出来的铜球进行电镀。
进一步的，所述第四步筛选出来的铜球真圆度要求小于0.03。
进一步的，所述第五步筛选出来的铜球尺寸在0.05～0.5mm。
进一步的，所述第六步分为镀金或镀镍锡两种，
所述镀金是将第五步筛选出来的铜球表面电镀1-50μm的镀金层；
所述镀镍锡是将第五步筛选出来的铜球表面先电镀一层1-50μm的镀镍层，然后在电镀一层1-50μm的镀锡层。
本发明的有益效果为：本发明的一种3D封装用镀金或镀镍锡铜球制备方法，制造一种用于3D封装用铜核球来代替传统使用的锡球，保证回焊后PKG间所需的空间，以利于实现高密度3D封装。
具体实施方式
下面对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种3D封装用镀金或镀镍锡铜球制备方法，包括下列步骤：
第一步：通过雾化法或物理气相法制造铜球；
第二步：对第一步制造好的铜球进行研磨；
第三步：对研磨后的铜球进行清洗，然后烘干；
第四步：对烘干后的铜球进行圆度筛选，选出真圆度要求合格的铜球；
第五步：对第四步筛选出来的铜球进行尺寸筛选，选出符合直径要求的铜球；
第六步：对第五步筛选出来的铜球进行电镀。
所述第四步筛选出来的铜球真圆度要求小于0.03。
所述第五步筛选出来的铜球尺寸在0.05～0.5mm。
所述第六步分为镀金或镀镍锡两种，分别对应生产镀金铜球或镀镍锡铜球，
所述镀金是将第五步筛选出来的铜球表面电镀1-50μm的镀金层；
所述镀镍锡是将第五步筛选出来的铜球表面先电镀一层1-50μm的镀镍层，然后在电镀一层1-50μm的镀锡层。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种3D封装用镀金或镀镍锡铜球制备方法，其特征在于：包括下列步骤：
第一步：通过雾化法或物理气相法制造铜球；
第二步：对第一步制造好的铜球进行研磨；
第三步：对研磨后的铜球进行清洗，然后烘干；
第四步：对烘干后的铜球进行圆度筛选，选出真圆度要求合格的铜球；
第五步：对第四步筛选出来的铜球进行尺寸筛选，选出符合直径要求的铜球；
第六步：对第五步筛选出来的铜球进行电镀。
2.根据权利要求1所述的一种3D封装用镀金或镀镍锡铜球制备方法，其特征在于：所述第四步筛选出来的铜球真圆度要求小于0.03。
3.根据权利要求1所述的一种3D封装用镀金或镀镍锡铜球制备方法，其特征在于：所述第五步筛选出来的铜球尺寸在0.05～0.5mm。
4.根据权利要求1所述的一种3D封装用镀金或镀镍锡铜球制备方法，其特征在于：所述第六步分为镀金或镀镍锡两种，
所述镀金是将第五步筛选出来的铜球表面电镀1-50μm的镀金层；
所述镀镍锡是将第五步筛选出来的铜球表面先电镀一层1-50μm的镀镍层，然后在电镀一层1-50μm的镀锡层。
CN201610006073.0A 2016-01-05 2016-01-05 一种3d封装用镀金或镀镍锡铜球制备方法 Pending CN105609437A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610006073.0A CN105609437A (zh) 2016-01-05 2016-01-05 一种3d封装用镀金或镀镍锡铜球制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610006073.0A CN105609437A (zh) 2016-01-05 2016-01-05 一种3d封装用镀金或镀镍锡铜球制备方法

Publications (1)

Publication Number Publication Date
CN105609437A true CN105609437A (zh) 2016-05-25

Family

ID=55989256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610006073.0A Pending CN105609437A (zh) 2016-01-05 2016-01-05 一种3d封装用镀金或镀镍锡铜球制备方法

Country Status (1)

Country Link
CN (1) CN105609437A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449422A (zh) * 2016-08-31 2017-02-22 大丰市德讯科技有限公司 一种铜核球的制备方法
CN113113374A (zh) * 2021-04-08 2021-07-13 重庆群崴电子材料有限公司 一种封装用圆球及其封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995024113A1 (fr) * 1994-03-01 1995-09-08 Sumitomo Special Metals Company Limited Boule en cuivre et procede de production de cette derniere
US20100084765A1 (en) * 2008-10-02 2010-04-08 Samsung Electro-Mechanics Co., Ltd. Semiconductor package having bump ball
CN102361026A (zh) * 2011-10-19 2012-02-22 广东佳博电子科技有限公司 一种具有防氧化功能的铜基键合丝
CN102672365A (zh) * 2011-03-07 2012-09-19 三星半导体(中国)研究开发有限公司 焊球及其制造方法
CN104837579A (zh) * 2012-12-06 2015-08-12 千住金属工业株式会社 铜球

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995024113A1 (fr) * 1994-03-01 1995-09-08 Sumitomo Special Metals Company Limited Boule en cuivre et procede de production de cette derniere
US20100084765A1 (en) * 2008-10-02 2010-04-08 Samsung Electro-Mechanics Co., Ltd. Semiconductor package having bump ball
CN102672365A (zh) * 2011-03-07 2012-09-19 三星半导体(中国)研究开发有限公司 焊球及其制造方法
CN102361026A (zh) * 2011-10-19 2012-02-22 广东佳博电子科技有限公司 一种具有防氧化功能的铜基键合丝
CN104837579A (zh) * 2012-12-06 2015-08-12 千住金属工业株式会社 铜球

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449422A (zh) * 2016-08-31 2017-02-22 大丰市德讯科技有限公司 一种铜核球的制备方法
CN113113374A (zh) * 2021-04-08 2021-07-13 重庆群崴电子材料有限公司 一种封装用圆球及其封装结构

Similar Documents

Publication Publication Date Title
US11594493B2 (en) Ceramic interposers for on-die interconnects
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20150091932A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9640502B2 (en) Stacked semiconductor device
US20240088121A1 (en) Patch accommodating embedded dies having different thicknesses
Chen et al. Copper pillar bump design optimization for lead free flip-chip packaging
US20130119532A1 (en) Bumps for Chip Scale Packaging
KR102055593B1 (ko) 팬-아웃 반도체 패키지
US10796999B2 (en) Floating-bridge interconnects and methods of assembling same
US20140145814A1 (en) Thin film type chip device and method of manufacturing the same
US20220230800A1 (en) Techniques for an inductor at a first level interface
CN109119383A (zh) 半导体结构及其制作方法
US20200303352A1 (en) Package structure
US20200083170A1 (en) Power delivery for embedded interconnect bridge devices and methods
CN105609437A (zh) 一种3d封装用镀金或镀镍锡铜球制备方法
US11430764B2 (en) Overhang bridge interconnect
TWI590259B (zh) 焊球、其製造方法以及半導體元件
JP2015076518A (ja) 接合部及び電気配線
CN105405819A (zh) 金属化晶圆级封装方法
US20160079195A1 (en) Semiconductor device
CN102148167B (zh) 可堆栈式封装结构的制造方法
US9978736B1 (en) Method for manufacturing memory having stacked integrated circuit chip
US10431564B2 (en) Structure and formation method of chip package structure
US10213986B2 (en) Electric connection and method of manufacturing the same
US10249567B2 (en) Redistribution layer structure of semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB03 Change of inventor or designer information

Inventor after: Yu Ruishan

Inventor after: Yin Limeng

Inventor before: Yu Ruishan

COR Change of bibliographic data
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160525

WD01 Invention patent application deemed withdrawn after publication