CN105591647B - 一种电网电压同步算法srf-pll中的相位突跳变抑制方法及装置 - Google Patents
一种电网电压同步算法srf-pll中的相位突跳变抑制方法及装置 Download PDFInfo
- Publication number
- CN105591647B CN105591647B CN201510979647.8A CN201510979647A CN105591647B CN 105591647 B CN105591647 B CN 105591647B CN 201510979647 A CN201510979647 A CN 201510979647A CN 105591647 B CN105591647 B CN 105591647B
- Authority
- CN
- China
- Prior art keywords
- phase
- phase angle
- srf
- pll
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 41
- 230000009191 jumping Effects 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 19
- 230000009466 transformation Effects 0.000 claims abstract description 14
- 230000005764 inhibitory process Effects 0.000 claims abstract description 11
- 238000012937 correction Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 11
- 230000002401 inhibitory effect Effects 0.000 abstract description 7
- 230000004044 response Effects 0.000 abstract description 6
- 238000004364 calculation method Methods 0.000 abstract description 5
- 230000008859 change Effects 0.000 description 15
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000035772 mutation Effects 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
针对电网电压同步算法SRF‑PLL中电压相位突跳变的抑制问题,本发明提供一种新的解决方案,通过在原有SRF‑PLL算法的相角反馈回路上新增一个相位突跳变抑制装置,SRF‑PLL中Park变换输出的dq旋转参考坐标系下分量和SRF‑PLL的输出相角作为相位突跳变抑制装置的输入信号,相位突跳变抑制装置的输出信号作为Park变换的旋转角度,当检测到时,相位突跳变抑制装置的输出信号,而当检测到时,相位突跳变抑制装置的输出信号,本发明能有效消除输入电压相角突跳变对锁相环输出结果的负面影响,且具有结构简单、计算量小、响应速度快、通用性强、普遍适用于所有SRF‑PLL算法等特点。
Description
技术领域
本发明涉及功率变换器控制领域,特别是涉及电网电压同步算法SRF-PLL中的电压相位突跳变抑制问题。
背景技术
在众多需要与电网并网连接的场合中,如有源滤波、PWM整流器、不间断电源以及新型分布式电源等,为了控制并网功率变换器(英文全称:grid-connected powerconverters)使其与电网同步运行,都必须检测电网电压的幅值、频率和相位等信息,即提取电网电压同步信号。电网电压同步信号的提取方法在一定程度上影响着控制***的性能,进而影响整个***的并网运行效果。
现有的电网电压同步技术大多采用的是数字锁相环(英文全称:phase lockedloop,PLL)。锁相环的结构框如图1所示,它由鉴相器(英文全称:phase detect,PD)、环路滤波器(英文全称:loop filter,LF)和压控振荡器(英文全称:voltage-controlledoscillator,VCO)三部分组成。PD模块产生的输出信号正比于输入信号ν和PLL输出信号ν′之间的相角差,在PD输出信号中,高频交流分量伴随着直流相角偏差信号一起出现,具体情况因PD的类型而异。LF模块具有低通滤波特性,可以削弱PD输出中的高频交流分量,典型的LF模块可由一阶低通滤波器或PI(英文全称:proportional integral)控制器构成。VCO模块输出一个交流信号,该信号的频率相对于给定的中心频率ωc进行移动,是LF所提供的输入电压信号νlf的函数。当环路锁定时,输入信号ν与压控振荡器输出信号ν′的相位差为零。
目前,常用的锁相环为基于同步参考坐标系(英文全称:synchronous referenceframe,SRF)的PLL(简称为:SRF-PLL),其典型结构如图2所示,其中,SRF-PLL的PD模块由正交信号发生器(英文全称:Quadrature Signal Generator,QSG)和Park变换两部分组成,该算法的关键是如何得到αβ静止坐标系下的正交分量。对单相***,即通常采用二阶广义积分器(英文全称:second-ordergeneralized integrator,SOGI)或自适应陷波器(英文全称:adaptive notch filter,ANF)作为QSG;而对于三相***,即νa=Umcos(θ)、νb=Umcos(θ-120°)、νc=Umcos(θ+120°),采用Clarke变换或复系数传递函数可以很容易地得到αβ静止坐标系下的正交分量。无论是单相***还是三相***,得到的αβ静止坐标系下的正交分量满足下式:
经过Park变换后,得到dq旋转参考坐标系下的分量Vd和Vq如下:
其中,θ′为dq坐标系的旋转角度。
再通过闭环控制将q轴变量控制为零,使dq坐标系的旋转角度θ'等于αβ静止坐标系下输入电压矢量的相角θ,稳态时,dq旋转参考坐标系下d轴分量就表示了输入电压的幅值,而输入电压的相角由闭环输出决定。
由于负载或雷电等因素的影响,作为一种典型故障,电网电压相角突跳变时有发生。此外,在锁相环的起始工作阶段(英文全称:the start-up stage),电网初始相角未知,锁相环中积分器的初始状态与电网初始相角不一致,也会产生类似相角突跳变的现象。而对于PLL***,由于输出频率和相角处于同一回路,相角突变必然会引起频率波动,这对于大多数负载都是不允许的;同时,输出幅值也受相角突变的影响,会引起同步输出信号出现长时间持续振荡的现象。这一不利因素将影响锁相环算法的性能,严重时甚至造成并网变换器过压或过流损坏。
虽然,相关的文献和技术针对相角突跳变对锁相效果的负面影响提出了一些抑制措施,但往往存在响应速度慢、结构复杂、计算量大、通用性不强等问题。
例如,在现有文献[1]中,引入了自适应积分系数Ki,当检测到的相角误差较小时,使Ki增大,加快***响应速度;而当相角误差较大时,使Ki减小,从而减小相角突变对输出频率的影响,***振荡减小。而实际应用中,这种方法会使响应速度减慢。
再例如,在现有文献[2]中,针对三相PLL***,通过增加前馈环节,实时计算出相角误差,并以此替代锁相环中的中心频率ωc,可以改善响应速度,克服相角跳变的影响。不过,由于需要再进行Park变换和计算反正切函数,运算量增大,实现较为复杂。
现有文献:
[1]Karimi-Ghartemani M,Khajehoddin S A,Jain P K,et al.Problems ofstartup and phase jumps in PLL systems[J].IEEE Transactions on PowerElectronics,2012,27(4):1830–1838.
[2]Liccardo F,Marino P,Raimondo G.Robust and fast three-phase PLLtracking system[J].IEEE Transactions Industrial Electronics,2011,58(1):221–231.
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于针对SRF-PLL算法提供一种改进方法,用于解决在电网电压锁相同步过程中输入电压相角突跳变对锁相同步结果造成负面影响的问题。
为实现上述目的及其他相关目的,本发明提供以下技术方案:
一种电网电压同步算法SRF-PLL中的相位突跳变抑制方法,所述抑制方法包括:获取基于同步参考坐标系的锁相环的输出相角;以及获取在所述锁相环的鉴相器中经Park变换得到的dq旋转参考坐标系下d轴对应的电压分量值,判断所述电压分量值的大小:若所述电压分量值小于零,则对所述相角增加一个角度π,并予以输出至同步参考坐标系的锁相环中鉴相器的Park变换中;若所述电压分量值大于或等于零,则对所述相角不作改变,直接予以输出至同步参考坐标系的锁相环中鉴相器的Park变换中。
另外,本发明还提供了一种电网电压同步算法SRF-PLL中的相位突跳变抑制装置,包括:相角相加单元,获取基于同步参考坐标系的锁相环的输出相角,对所述相角增加一个角度π,并予以输出;相位校正单元,连接所述相角相加单元,获取基于同步参考坐标系的锁相环的输出相角和在所述锁相环的鉴相器中经Park变换得到的dq旋转参考坐标系下d轴对应的电压分量值,在判断所述电压分量值小于零时,将所述相角相加单元的输出结果予以输出至同步参考坐标系的锁相环中鉴相器的Park变换中,而在所述电压分量值大于或等于零时直接输出所述相角至同步参考坐标系的锁相环中鉴相器的Park变换中。
另外,本发明还提供了一种基于同步参考坐标系的锁相环,至少包括鉴相器、环路滤波器及压控振荡器,并在所述压控振荡器和鉴相器之间设置一相角反馈回路,且所述相角反馈回路包括上述抑制装置。
如上所述,本发明至少具有以下有益效果:本发明能够在不明显增加算法结构复杂度和计算量的前提下,有效解决由于输入电网电压相角突跳变引起的锁相环同步输出信号长时间振荡问题,且本发明普遍适用于所有的SRF-PLL算法。
附图说明
图1显示为现有技术中一种数字锁相环的原理图。
图2显示为现有技术中一种基于同步参考坐标系的锁相环典型结构原理图。
图3显示为本发明中一种电网电压锁相同步过程中相位突变的抑制方法的实现流程图。
图4显示为本发明中一种电网电压锁相同步过程中相位突变的抑制装置的原理图。
图5显示为抑制装置应用在SRF-PLL中的原理图。
图6a显示为在参考信号初始相角为135o时不加本发明装置的电压跟踪波形效果图。
图6b显示为在参考信号初始相角为135°时加本发明装置的电压跟踪波形效果图。
图7a显示为在参考信号初始相角为185°时不加本发明装置的电压跟踪波形效果图。
图7b显示为在参考信号初始相角为185°时加本发明装置的电压跟踪波形效果图。
元件标号说明
40 相位突跳变抑制装置
401 相角相加单元
402 相位校正单元
S10~S302 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
鉴于现有技术中存在的问题,本发明在SRF-PLL的基础上提出一种新方法,目的在于抑制输入电压相角突跳变对锁相同步结果的负面影响,在不明显增加算法结构复杂度和计算量的前提下,有效解决由于输入电网电压相角突跳变引起的锁相环同步输出信号长时间振荡问题。
请结合图2,在SRF-PLL中,PI控制器的实际输入ε和幅值输出V分别为:
ε=νq=Umsin(θ-θ′)=Umsin(Δθ)
V|νd||Umcos(θ-θ′)|
其中,θ和Um分别为输入参考信号的相角和幅值,θ′为PLL的输出相角。
当θ-θ′∈(0,π/2]时,ε>0,νd>0,经PI调节后,θ′增大,Δθ减小,V向趋近于Um的方向变化,很快达到平衡点Δθ=0。当θ-θ′∈(π/2,π]时,ε>0,νd<0,经PI调节后,θ'增大,Δθ减小,V向趋近于0的方向变化,将引起振荡。当θ-θ'∈(π,3π/2]时,ε<0,νd<0,经PI调节后,θ'增小,Δθ增大,V向趋近于0的方向变化,将引起振荡。当θ-θ'∈(3π/2,2π]时,ε<0,νd>0,经PI调节后,θ′减小,Δθ增大,V向趋近于Um的方向变化,很快达到平衡点Δθ=0。
结合上述分析,当νd<0时,将处于第2象限或第3象限,V向趋近于0的方向变化,之后,Δθ进入第1象限或第4象限,V再向趋近于Um的方向变化,因此,必将引起振荡。
请参见图3,为一种电网电压锁相同步过程中相位突变的抑制方法,该方法可以包括以下实现步骤:
步骤S10,获取基于同步参考坐标系的锁相环的输出相角;
步骤S20,获取在所述锁相环的鉴相器中经Park变换得到的dq旋转参考坐标系下d轴对应的电压分量值;
步骤S30,判断所述电压分量值的大小;
步骤S301,若所述电压分量值小于零,则对所述相角增加一个角度π,并予以输出;
步骤S302,若所述电压分量值大于或等于零,则对所述相角不作改变,并直接予以输出。
通过上述图3中的方法,可以在检测到νd<0时,对压控振荡器的输出相角增加一个角度π,使相角误差进入第1象限或第4象限,从而快速达到平衡点;而检测到当νd≥0时,则不用对压控振荡器的输出相角作额外改动,直接反馈用作坐标同步旋转角度即可。
应当理解,上述步骤S10-S302的顺序并非用于限定该方法实施顺序,只是为了便于说明技术方案而设定的,例如,步骤S10和步骤S20之间可以同时进行或者步骤S20在前实施。
进一步地,请再参见图4,为电网电压同步算法SRF-PLL中的一种相位突跳变抑制装置的原理图,如图所示,相位突跳变抑制装置40包括相角相加单元401和相位校正单元402,其中,相角相加单元401适于获取基于同步参考坐标系的锁相环的输出相角,对所述相角增加一个角度π,并予以输出;相位校正单元402连接相角相加单元401,适于获取基于同步参考坐标系的锁相环的输出相角和在锁相环的鉴相器中经Park变换得到的dq旋转参考坐标系下d轴对应的电压分量值,在判断电压分量值小于零时将相角相加单元401的输出结果予以输出,而在电压分量值大于或等于零时直接输出所述相角。
在具体实施中,可以将前述相位突跳变抑制装置40应用到现有基于同步参考坐标系的锁相环中,从而得到一种新的锁相环,如图5所示。
具体地,为验证前述本发明方案的有效性,在图2给出的单相SRF-PLL基础上,以输入参考信号的初始相角分别在第2、3象限为例来测试本算法的相位跟踪能力。其中,采用SOGI作为正交信号发生器,其传递函数为:
将SOGI的中心频率ω′设为314rad/s,系数k取为4.5。
锁相环对应的传递函数为:
其中,
取ωn为314rad/s,ξ为0.707;同时将PLL控制器初始相角设为0。图6a和图6b给出了参考信号初始相角为135°时的实验波形。如图所示,若不加相位突跳变抑制装置,则同步时间约为4个周期(见图6a),且PLL输出电压幅值有较大跌落,增加相位突跳变抑制装置后,同步时间约为2个周期(见图6b)。图7a和图7b给出了参考信号初始相角为185°时的实验波形。若不加相位突跳变抑制装置,则PLL输出会出现振荡情况(图7a),增加相位突跳变抑制装置后,同步时间约为2个周期(图7b)。对于参考信号相角随机突变的情况,显然与初始启动阶段相角未知时一致。由此可见:通过新增相位突跳变抑制装置可以有效抑制相角突跳变的影响,且不会增加额外的计算量。应当说明的是,在图6a、图6b、图7a及图7b中,Vref为锁相环输入的参考电压波形,Vout为锁相环同步输出电压波形。
显然,无论是三相***的SRF-PLL算法还是单相***的SRF-PLL算法,或者是非理想电网工况的SRF-PLL算法,该方法都普遍适用。
综上所述,本发明针对基于同步参考坐标系锁相环算法(SRF-PLL)因输入电网电压相角突跳变引起的输出振荡问题,提供一种新的抑制方法,通过在原有SRF-PLL算法的相角反馈回路上新增一个相位突跳变抑制装置,SRF-PLL中Park变换输出的dq旋转参考坐标系下分量Vd和SRF-PLL的输出相角θ′作为相位突跳变抑制装置的输入信号,相位突跳变抑制装置的输出信号作为Park变换的旋转角度,当检测到Vd<0时,相位突跳变抑制装置的输出信号而当检测到Vd≥0时,相位突跳变抑制装置的输出信号本发明能有效消除输入电压相角突跳变对锁相环输出结果的负面影响,且具有结构简单、计算量小、响应速度快、通用性强、普遍适用于所有SRF-PLL算法等特点。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (3)
1.一种电网电压同步算法SRF-PLL中的相位突跳变抑制方法,其特征在于,所述抑制方法包括:
获取基于同步参考坐标系的锁相环的输出相角;以及
获取在所述锁相环的鉴相器中经Park变换得到的dq旋转参考坐标系下d轴对应的电压分量值,判断所述电压分量值的大小:
若所述电压分量值小于零,则对所述相角增加一个角度π,并予以输出至同步参考坐标系的锁相环中鉴相器的Park变换中;
若所述电压分量值大于或等于零,则对所述相角不作改变,直接予以输出至同步参考坐标系的锁相环中鉴相器的Park变换中。
2.一种电网电压同步算法SRF-PLL中的相位突跳变抑制装置,其特征在于,包括:
相角相加单元,获取基于同步参考坐标系的锁相环的输出相角,对所述相角增加一个角度π,并予以输出;
相位校正单元,连接所述相角相加单元,获取基于同步参考坐标系的锁相环的输出相角和在所述锁相环的鉴相器中经Park变换得到的dq旋转参考坐标系下d轴对应的电压分量值,在判断所述电压分量值小于零时,将所述相角相加单元的输出结果予以输出至同步参考坐标系的锁相环中鉴相器的Park变换中,而在所述电压分量值大于或等于零时直接输出所述相角至同步参考坐标系的锁相环中鉴相器的Park变换中。
3.一种基于同步参考坐标系的锁相环,至少包括鉴相器、环路滤波器及压控振荡器,其特征在于:在所述压控振荡器和鉴相器之间设置一相角反馈回路,且所述相角反馈回路包括权利要求2所述的电网电压同步算法SRF-PLL中的一种相位突跳变抑制装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510979647.8A CN105591647B (zh) | 2015-12-23 | 2015-12-23 | 一种电网电压同步算法srf-pll中的相位突跳变抑制方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510979647.8A CN105591647B (zh) | 2015-12-23 | 2015-12-23 | 一种电网电压同步算法srf-pll中的相位突跳变抑制方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105591647A CN105591647A (zh) | 2016-05-18 |
CN105591647B true CN105591647B (zh) | 2019-02-05 |
Family
ID=55930948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510979647.8A Active CN105591647B (zh) | 2015-12-23 | 2015-12-23 | 一种电网电压同步算法srf-pll中的相位突跳变抑制方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105591647B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111190074B (zh) * | 2020-01-19 | 2022-04-22 | 中山大学 | 一种基于单相锁相环的电网同步检测方法 |
CN111580008B (zh) * | 2020-04-16 | 2021-04-27 | 华北电力大学 | 一种基于相位跳变下扰动功率分析的短路故障选线方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103023361A (zh) * | 2011-09-23 | 2013-04-03 | 通用电气公司 | 能量转换***及其操作方法、光伏发电*** |
CN104836255A (zh) * | 2015-05-27 | 2015-08-12 | 重庆大学 | 一种基于隐式pi的数字锁相环与电网同步*** |
-
2015
- 2015-12-23 CN CN201510979647.8A patent/CN105591647B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103023361A (zh) * | 2011-09-23 | 2013-04-03 | 通用电气公司 | 能量转换***及其操作方法、光伏发电*** |
CN104836255A (zh) * | 2015-05-27 | 2015-08-12 | 重庆大学 | 一种基于隐式pi的数字锁相环与电网同步*** |
Non-Patent Citations (2)
Title |
---|
Problems of Startup and Phase Jumps;Masoud Karimi Ghartemani 等;《IEEE Transactions on Power Electronics》;20120430;1830-1838 |
Robust and Fast Three-Phase PLL Tracking System;Felice Liccardo 等;《IEEE Transactions on Industrial Electronics》;20110131;221-231 |
Also Published As
Publication number | Publication date |
---|---|
CN105591647A (zh) | 2016-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Yang et al. | Symmetrical PLL for SISO impedance modeling and enhanced stability in weak grids | |
Karimi-Ghartemani et al. | Application of enhanced phase-locked loop system to the computation of synchrophasors | |
Gao et al. | Phase-locked loop for AC systems: Analyses and comparisons | |
CN104578172B (zh) | 一种带线性锁频环的光伏逆变调节器控制方法 | |
Nagliero et al. | Monitoring and synchronization techniques for single-phase PV systems | |
CN105790758B (zh) | 一种基于混合坐标系下延时滤波器的改进锁相环算法 | |
CN111082804B (zh) | 一种频率补偿型数字锁相环实现方法 | |
US11038512B2 (en) | Phase-locking apparatus and phase-locking method | |
CN108365617A (zh) | 一种应用于电网电压不平衡及畸变条件下的锁相方法 | |
CN104836255A (zh) | 一种基于隐式pi的数字锁相环与电网同步*** | |
CN110165706A (zh) | 一种自适应三相并网变换器锁相环及其锁相控制方法 | |
CN108390394A (zh) | 消除并网逆变器-弱电网振荡的控制方法 | |
Wang et al. | An overview of grid fundamental and harmonic components detection techniques | |
CN106936427A (zh) | 一种具有谐波抑制功能的单相锁相环优化设计方法 | |
CN105591647B (zh) | 一种电网电压同步算法srf-pll中的相位突跳变抑制方法及装置 | |
Nagliero et al. | Synchronization techniques for grid connected wind turbines | |
CN113964858B (zh) | 一种基于对偶同步原理的三相逆变器并网控制*** | |
Xiu et al. | A practical and fast sequence components detection scheme for three-phase unbalanced grid voltage | |
Arricibita et al. | Simple and robust PLL algorithm for accurate phase tracking under grid disturbances | |
CN117439179A (zh) | 一种基于双二阶广义积分器的并网变流器电网同步控制方法 | |
CN110514952A (zh) | 一种基于无功电流与电压频率反馈的孤岛检测方法 | |
Xie et al. | Research on phase-locked loop control and its application | |
Langella et al. | On the effects of interharmonic distortion on static converters controlled by means of PLL systems | |
CN114629112A (zh) | 基于二阶广义积分器的锁频环及其控制方法 | |
Yazdani et al. | Single-phase grid-synchronization algorithms for converter interfaced distributed generation systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |