CN105575349A - Goa电路及液晶显示装置 - Google Patents
Goa电路及液晶显示装置 Download PDFInfo
- Publication number
- CN105575349A CN105575349A CN201510980037.XA CN201510980037A CN105575349A CN 105575349 A CN105575349 A CN 105575349A CN 201510980037 A CN201510980037 A CN 201510980037A CN 105575349 A CN105575349 A CN 105575349A
- Authority
- CN
- China
- Prior art keywords
- electrically connected
- film transistor
- tft
- thin film
- article
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
Abstract
本发明提供一种GOA电路及液晶显示装置。该GOA电路通过增设级传单元(900)和级传下拉单元(800),并对全局控制辅助单元(1000)进行改进,采用级传单元(900)的级传端(ST(N))输出的不同于扫描驱动信号的信号作为级传信号,采用全局控制辅助单元(1000)在全部GOA单元的输出端(G(N))同时输出扫描驱动信号的期间稳定级传端(ST(N))的电位,使得级传端(ST(N))输出的信号与扫描驱动信号的电位相反,在完成全局控制全部GOA单元的输出端(G(N))同时输出的功能后,能够避免现有技术中以GOA单元输出的扫描驱动信号作为级传信号所导致的电路失效问题,消除GOA电路级传过程中的冗余脉冲,保证GOA电路正常工作,提升液晶显示装置的工作稳定性。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种GOA电路及液晶显示装置。
背景技术
液晶显示装置(LiquidCrystalDisplay,LCD)具有机身薄、省电、无辐射等众多优点,得到了广泛的应用。如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等,在平板显示领域中占主导地位。
GOA技术(GateDriveronArray)即阵列基板行驱动技术,是运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上,使之能替代外接集成电路板((IntegratedCircuit,IC)来完成水平扫描线的驱动。GOA技术能减少外接IC的焊接(bonding)工序,有机会提升产能并降低产品成本,而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
随着低温多晶硅(LowTemperaturePoly-silicon,LTPS)半导体薄膜晶体管的发展,LTPS-TFT液晶显示装置也越来越受关注,LTPS-TFT液晶显示装置具有高分辨率、反应速度快、高亮度、高开口率等优点。由于低温多晶硅较非晶硅(a-Si)的排列有次序,低温多晶硅半导体本身具有超高的电子迁移率,比非晶硅半导体相对高100倍以上,可以采用GOA技术将栅极驱动器制作在薄膜晶体管阵列基板上,达到***整合的目标、节省空间及驱动IC的成本。
图1所示为一种现有的用于LTPS液晶显示装置的GOA电路,包括级联的多级GOA单元,该现有的GOA电路除了具备基本的扫描驱动功能与移位寄存功能以外,还带有使各级扫描驱动信号全部同时输出(AllGateOn)的功能。每一级GOA单元均包括:控制输入单元100、稳压单元200、控制输出单元300、第二节点控制单元400、第一节点下拉单元500、下拉维持单元600、全局控制单元700、及全局控制辅助单元800。
设N为正整数,除第一级与第二级GOA单元外,在第N级GOA单元中:
所述控制输入单元100包括:第一薄膜晶体管T1,所述第一薄膜晶体管T1的栅极电性连接于第M+2条时钟信号CK(M+2),源极电性连接于上两级第N-2级GOA单元的输出端G(N-2),漏极电性连接于第三节点K(N),上两级第N-2级GOA单元的输出端G(N-2)输出的第N-2级GOA单元的扫描驱动信号作为级传信号;
所述稳压单元200包括:第二薄膜晶体管T2,所述第二薄膜晶体管T2的栅极电性连接于恒压高电位VGH,源极电性连接于第三节点K(N),漏极电性连接于第一节点Q(N);
所述输出单元300包括:第三薄膜晶体管T3,所述第三薄膜晶体管T3的栅极电性连接于第一节点Q(N),源极电性连接于第M条时钟信号CK(M),漏极电性连接于输出端G(N);以及第一电容C1,所述第一电容C1的一端电性连接于第一节点Q(N),另一端电性连接于输出端G(N);
所述第二节点控制单元400包括:第四薄膜晶体管T4,所述第四薄膜晶体管T4的栅极电性连接于第三节点K(N),源极电性连接于第M+2条时钟信号CK(M+2),漏极电性连接于第二节点P(N);以及第八薄膜晶体管T8,所述第八薄膜晶体管T8的栅极电性连接于第M+2条时钟信号CK(M+2),源极电性连接于恒压高电位VGH,漏极电性连接于第二节点P(N);
所述第一节点下拉单元500包括:第六薄膜晶体管T6,所述第六薄膜晶体管T6的栅极电性连接于第M条时钟信号CK(M),源极电性连接于第七薄膜晶体管T7的漏极,漏极电性连接于第三节点K(N);以及第七薄膜晶体管T7,所述第七薄膜晶体管T7的栅极电性连接于第二节点P(N),源极电性连接于恒压低电位VGL;
所述下拉维持单元600包括:第五薄膜晶体管T5,所述第五薄膜晶体管T5的栅极电性连接于第二节点P(N),源极电性连接于恒压低电位VGL,漏极电性连接于输出端G(N);以及第二电容C2,所述第二电容C2的一端电性连接于第二节点P(N),另一端电性连接于恒压低电位VGL;
所述全局控制单元700包括:第十薄膜晶体管T10,所述第十薄膜晶体管T10的栅极和源极均电性连接于全局控制信号Gas,漏极电性连接于输出端G(N);以及第九薄膜晶体管T9,所述第九薄膜晶体管T9的栅极电性连接于全局控制信号Gas,源极电性连接于恒压低电位VGL,漏极电性连接于第二节点P(N);
所述全局控制辅助单元800包括:第十一薄膜晶体管T11,所述第十一薄膜晶体管T11的栅极电性连接于全局控制信号Gas,源极电性连接于恒压低电位VGL,漏极电性连接于第三节点K(N)。
请结合图2,图1所示的现有的GOA电路的工作过程主要分为两个部分:一个部分是全局控制信号Gas控制全部GOA单元的输出端同时输出高电位,另一个部分是在完成AllGateOn功能之后,进行各级GOA单元的驱动。该现有的GOA电路存在着一个不可避免的风险点,这个风险点的存在会直接导致整个电路的失效:由于输出端G(N)上第一电容C1的存在,当全局控制信号Gas提供高电位,完成AllGateOn功能之后,所有GOA单元的输出端G(N)都会一直保持全局控制信号Gas的高电平,如果输出端G(N)上的高电平不能在第M条时钟信号CK(M)的高电平来临之前放电至低电平,将会影响GOA电路的正常工作。
以级联的第一级GOA单元与第三级GOA单元为例进行说明:其中第一级GOA单元中的第三薄膜晶体管T3的源极和第三级GOA单元中的第一薄膜晶体管T1的栅极均电性连接第一条时钟信号CK(1),第三级GOA单元中的第三薄膜晶体管T3的源极和第一级GOA单元中的第一薄膜晶体管T1的栅极均电性连接第三条时钟信号CK(3)。由于第一级GOA单元的级传信号是STV,所以第一级的GOA单元驱动正常(正常工作从第三条时钟信号CK(3)产生第一个脉冲开始),不会产生冗余的脉冲信号。而第三级GOA单元输入的级传信号是第一级GOA单元的输出端G(1)输出的扫描驱动信号,第一级GOA单元的输出端G(1)输出的扫描驱动信号会影响第三级GOA单元的工作状态。这是因为在完成全局控制全部GOA单元的输出端同时输出高电位后,第一级GOA单元的输出端G(1)被第一电容C1保持在高电平,此时,第三级GOA单元中的第一薄膜晶体管T1受到第一条时钟信号CK(1)的控制,当第一条时钟信号CK(1)的第一个高电平到来时,将第一级GOA单元的输出端G(1)的高电平传输到第三级GOA单元的第一节点Q(3),导致第三级GOA单元先于第一级GOA单元工作,并使得第三级GOA单元的输出端G(3)多输出了一个冗余的脉冲,这个冗余的脉冲会一直跟随着输出的扫描驱动信号向下级传,进而影响下一级的扫描驱动信号。不仅如此,所有受第一条时钟信号CK(1)控制输入的GOA级数,即第一薄膜晶体管T1的栅极电性连接于第一条时钟信号CK(1)的GOA单元的输出端G(3)、G(7)、G(11)等都会产生冗余的脉冲信号,最终导致整个GOA电路失效。
发明内容
本发明的目的在于提供一种GOA电路,在保留全局控制全部GOA单元的输出端同时输出功能的前提下,避免现有技术中以GOA单元输出的扫描驱动信号作为级传信号所导致的电路失效问题,消除GOA电路级传过程中的冗余脉冲,保证GOA电路正常工作,提升液晶显示装置的工作稳定性。
本发明的目的还在于提供一种液晶显示装置,具有良好的工作稳定性。
为实现上述目的,本发明提供了一种GOA电路,包括级联的多级GOA单元,每一级GOA单元均包括:控制输入单元、稳压单元、输出单元、第二节点控制单元、第一节点下拉单元、下拉维持单元、全局控制单元、级传下拉单元、级传单元、及全局控制辅助单元;
设N为正整数,除第一级与第二级GOA单元外,在第N级GOA单元中:
所述控制输入单元包括:第一薄膜晶体管,所述第一薄膜晶体管的栅极电性连接于第M+2条时钟信号,源极电性连接于上两级第N-2级GOA单元的级传端,漏极电性连接于第三节点;
所述稳压单元包括:第二薄膜晶体管,所述第二薄膜晶体管的栅极电性连接于第一恒压电位,源极电性连接于第三节点,漏极电性连接于第一节点;
所述输出单元包括:第三薄膜晶体管,所述第三薄膜晶体管的栅极电性连接于第一节点,源极电性连接于第M条时钟信号,漏极电性连接于输出端;以及第一电容,所述第一电容的一端电性连接于第一节点,另一端电性连接于输出端;
所述第二节点控制单元包括:第四薄膜晶体管,所述第四薄膜晶体管的栅极电性连接于第三节点,源极电性连接于第M+2条时钟信号,漏极电性连接于第二节点;以及第八薄膜晶体管,所述第八薄膜晶体管的栅极电性连接于第M+2条时钟信号,源极电性连接于第一恒压电位,漏极电性连接于第二节点;
所述第一节点下拉单元包括:第六薄膜晶体管,所述第六薄膜晶体管的栅极电性连接于第M条时钟信号,源极电性连接于第七薄膜晶体管的漏极,漏极电性连接于第三节点;以及第七薄膜晶体管,所述第七薄膜晶体管的栅极电性连接于第二节点,源极电性连接于第二恒压电位;
所述下拉维持单元包括:第五薄膜晶体管,所述第五薄膜晶体管的栅极电性连接于第二节点,源极电性连接于第二恒压电位,漏极电性连接于输出端;以及第二电容,所述第二电容的一端电性连接于第二节点,另一端电性连接于第二恒压电位;
所述全局控制单元包括:第十一薄膜晶体管,所述第十一薄膜晶体管的栅极电性连接于全局控制信号,源极电性连接于第二恒压电位,漏极电性连接于第二节点;以及第十二薄膜晶体管,所述第十二薄膜晶体管的栅极与源极均电性连接于全局控制信号,漏极电性连接于输出端;
所述级传下拉单元包括:第十薄膜晶体管,所述第十薄膜晶体管的栅极电性连接于第二节点,源极电性连接于第二恒压电位,漏极电性连接于级传端;
所述级传单元包括:第九薄膜晶体管,所述第九薄膜晶体管的栅极电性连接于第一节点,源极电性连接于第M条时钟信号,漏极电性连接于级传端;
所述全局控制辅助单元包括:第十三薄膜晶体管,所述第十三薄膜晶体管的栅极电性连接于输出端,源极电性连接于第十四薄膜晶体管的漏极,漏极电性连接于级传端;以及第十四薄膜晶体管,所述第十四薄膜晶体管的栅极电性连接于全局控制信号,源极电性连接于第二恒压电位。
可选的,各个薄膜晶体管均为N型低温多晶硅半导体薄膜晶体管,所述第一恒压电位为恒压高电位,第二恒压电位为恒压低电位。
所述全局控制信号提供高电位时,所有GOA单元的输出端同时输出高电位,同时所有GOA单元的级传端同时输出低电位。
可选的,各个薄膜晶体管均为P型低温多晶硅半导体薄膜晶体管,所述第一恒压电位为恒压低电位,第二恒压电位为恒压高电位。
所述全局控制信号提供低电位时,所有GOA单元的输出端同时输出低电位,同时所有GOA单元的级传端同时输出高电位。
在第一级GOA单元和第二级GOA单元中,所述第一薄膜晶体管T1的源极均电性连接于电路的起始信号STV。
所述GOA电路包括四条时钟信号:第一、第二、第三、及第四条时钟信号;当所述第M条时钟信号为第三条时钟信号时,第M+2条时钟信号为第一条时钟信号;当所述第M条时钟信号为第四条时钟信号时,第M+2条时钟信号为第二条时钟信号。
所述第一、第二、第三、及第四条时钟信号脉冲周期相同,所述第一条时钟信号的第一个脉冲信号首先产生,所述第一条时钟信号的第一个脉冲信号结束的同时所述第二条时钟信号的第一个脉冲信号产生,所述第二条时钟信号的第一个脉冲信号结束的同时所述第三条时钟信号的第一个脉冲信号产生,所述第三条时钟信号的第一个脉冲信号结束的同时所述第四条时钟信号的第一个脉冲信号产生,所述第四条时钟信号的第一个脉冲信号结束的同时所述第一条时钟信号的第二个脉冲信号产生。
本发明还提供一种液晶显示装置,包括上述GOA电路。
本发明的有益效果:本发明提供的一种GOA电路,通过增设级传单元和级传下拉单元,并对全局控制辅助单元进行改进,采用级传单元的级传端输出的不同于扫描驱动信号的信号作为级传信号,采用全局控制辅助单元在全部GOA单元的输出端同时输出扫描驱动信号的期间稳定级传端的电位,使得级传端输出的信号与扫描驱动信号的电位相反,在完成全局控制全部GOA单元的输出端同时输出的功能后,能够避免现有技术中以GOA单元输出的扫描驱动信号作为级传信号所导致的电路失效问题,消除GOA电路级传过程中的冗余脉冲,保证GOA电路正常工作,提升液晶显示装置的工作稳定性。本发明的液晶显示装置包括上述GOA电路,具有良好的工作稳定性。
附图说明
为了能更进一步了解本发明的特征以及技术内容,请参阅以下有关本发明的详细说明与附图,然而附图仅提供参考与说明用,并非用来对本发明加以限制。
附图中,
图1为现有的一种GOA电路的电路图;
图2为图1所示GOA电路的时序图;
图3为本发明的GOA电路的第一实施例的电路图;
图4为图3所示GOA电路的时序图;
图5为图3所示GOA电路的第一级GOA单元的电路图;
图6为图3所示GOA电路的第二级GOA单元的电路图;
图7为本发明的GOA电路的第二实施例的电路图;
图8为图7所示GOA电路的第一级GOA单元的电路图;
图9为图7所示GOA电路的第二级GOA单元的电路图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果,以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3或图7,本发明首先提供一种GOA电路,包括级联的多级GOA单元,每一级GOA单元均包括:控制输入单元100、稳压单元200、输出单元300、第二节点控制单元400、第一节点下拉单元500、下拉维持单元600、全局控制单元700、级传下拉单元800、级传单元900、及全局控制辅助单元1000。
设N为正整数,除第一级与第二级GOA单元外,在第N级GOA单元中:
所述控制输入单元100包括:第一薄膜晶体管T1,所述第一薄膜晶体管T1的栅极电性连接于第M+2条时钟信号CK(M+2),源极电性连接于上两级第N-2级GOA单元的级传端ST(N-2),漏极电性连接于第三节点K(N);
所述稳压单元200包括:第二薄膜晶体管T2,所述第二薄膜晶体管T2的栅极电性连接于第一恒压电位,源极电性连接于第三节点K(N),漏极电性连接于第一节点Q(N);
所述输出单元300包括:第三薄膜晶体管T3,所述第三薄膜晶体管T3的栅极电性连接于第一节点Q(N),源极电性连接于第M条时钟信号CK(M),漏极电性连接于输出端G(N);以及第一电容C1,所述第一电容C1的一端电性连接于第一节点Q(N),另一端电性连接于输出端G(N);
所述第二节点控制单元400包括:第四薄膜晶体管T4,所述第四薄膜晶体管T4的栅极电性连接于第三节点K(N),源极电性连接于第M+2条时钟信号CK(M+2),漏极电性连接于第二节点P(N);以及第八薄膜晶体管T8,所述第八薄膜晶体管T8的栅极电性连接于第M+2条时钟信号CK(M+2),源极电性连接于第一恒压电位,漏极电性连接于第二节点P(N);
所述第一节点下拉单元500包括:第六薄膜晶体管T6,所述第六薄膜晶体管T6的栅极电性连接于第M条时钟信号CK(M),源极电性连接于第七薄膜晶体管T7的漏极,漏极电性连接于第三节点K(N);以及第七薄膜晶体管T7,所述第七薄膜晶体管T7的栅极电性连接于第二节点P(N),源极电性连接于第二恒压电位;
所述下拉维持单元600包括:第五薄膜晶体管T5,所述第五薄膜晶体管T5的栅极电性连接于第二节点P(N),源极电性连接于第二恒压电位,漏极电性连接于输出端G(N);以及第二电容C2,所述第二电容C2的一端电性连接于第二节点P(N),另一端电性连接于第二恒压电位;
所述全局控制单元700包括:第十一薄膜晶体管T11,所述第十一薄膜晶体管T11的栅极电性连接于全局控制信号Gas,源极电性连接于第二恒压电位,漏极电性连接于第二节点P(N);以及第十二薄膜晶体管T12,所述第十二薄膜晶体管T12的栅极与源极均电性连接于全局控制信号Gas,漏极电性连接于输出端G(N);
所述级传下拉单元800包括:第十薄膜晶体管T10,所述第十薄膜晶体管T10的栅极电性连接于第二节点P(N),源极电性连接于第二恒压电位,漏极电性连接于级传端ST(N);
所述级传单元900包括:第九薄膜晶体管T9,所述第九薄膜晶体管T9的栅极电性连接于第一节点Q(N),源极电性连接于第M条时钟信号CK(M),漏极电性连接于级传端ST(N);
所述全局控制辅助单元1000包括:第十三薄膜晶体管T13,所述第十三薄膜晶体管T13的栅极电性连接于输出端G(N),源极电性连接于第十四薄膜晶体管T14的漏极,漏极电性连接于级传端ST(N);以及第十四薄膜晶体管T14,所述第十四薄膜晶体管T14的栅极电性连接于全局控制信号Gas,源极电性连接于第二恒压电位。
可选的,请参阅图3并结合图4,在本发明的第一实施例中:各个薄膜晶体管均为N型低温多晶硅半导体薄膜晶体管;所述第一恒压电位为恒压高电位VGH,第二恒压电位为恒压低电位VGL;所述全局控制信号Gas提供高电位时,所有GOA单元的输出端同时输出高电位,同时所有GOA单元的级传端同时输出低电位。本发明的第一实施例包括四条提供高电位脉冲的时钟信号:第一、第二、第三、及第四条时钟信号CK(1)、CK(2)、CK(3)、CK(4);当所述第M条时钟信号CK(M)为第三条时钟信号CK(3)时,第M+2条时钟信号CK(M+2)为第一条时钟信号CK(1);当所述第M条时钟信号CK(M)为第四条时钟信号CK(4)时,第M+2条时钟信号CK(M+2)为第二条时钟信号CK(2)。所述第一、第二、第三、及第四条时钟信号CK(1)、CK(2)、CK(3)、CK(4)的脉冲周期相同,所述第一条时钟信号CK(1)的第一个脉冲信号首先产生,所述第一时钟信号CK(1)的第一个脉冲信号结束的同时所述第二条时钟信号CK(2)的第一个脉冲信号产生,所述第二条时钟信号CK(2)的第一个脉冲信号结束的同时所述第三条时钟信号CK(3)的第一个脉冲信号产生,所述第三条时钟信号CK(3)的第一个脉冲信号结束的同时所述第四条时钟信号CK(4)的第一个脉冲信号产生,所述第四条时钟信号CK(4)的第一个脉冲信号结束的同时所述第一条时钟信号CK(1)的第二个脉冲信号产生。
可选的,请参阅图7,在本发明的第二实施例中,各个薄膜晶体管均为P型低温多晶硅半导体薄膜晶体管;所述第一恒压电位为恒压低电位VGL,第二恒压电位为恒压高电位VGH;所述全局控制信号Gas提供低电位时,所有GOA单元的输出端同时输出低电位,同时所有GOA单元的级传端同时输出高电位。本发明的第二实施例包括四条提供低电位脉冲信号的时钟信号:第一、第二、第三、及第四条时钟信号CK(1)、CK(2)、CK(3)、CK(4);当所述第M条时钟信号CK(M)为第三条时钟信号CK(3)时,第M+2条时钟信号CK(M+2)为第一条时钟信号CK(1);当所述第M条时钟信号CK(M)为第四条时钟信号CK(4)时,第M+2条时钟信号CK(M+2)为第二条时钟信号CK(2)。所述第一、第二、第三、及第四条时钟信号CK(1)、CK(2)、CK(3)、CK(4)的脉冲周期相同,所述第一条时钟信号CK(1)的第一个脉冲信号首先产生,所述第一时钟信号CK(1)的第一个脉冲信号结束的同时所述第二条时钟信号CK(2)的第一个脉冲信号产生,所述第二条时钟信号CK(2)的第一个脉冲信号结束的同时所述第三条时钟信号CK(3)的第一个脉冲信号产生,所述第三条时钟信号CK(3)的第一个脉冲信号结束的同时所述第四条时钟信号CK(4)的第一个脉冲信号产生,所述第四条时钟信号CK(4)的第一个脉冲信号结束的同时所述第一条时钟信号CK(1)的第二个脉冲信号产生。
特别地,请参阅图5和图6、或图8和图9,在本发明的GOA电路的第一级GOA单元中,所述第一薄膜晶体管T1的源极电性连接于电路的起始信号STV,第一薄膜晶体管T1的栅极电性连接于第三条时钟信号CK(3),第三薄膜晶体管T3的源极电性连接于第一条时钟信号CK(1);第二级GOA单元中,所述第一薄膜晶体管T1的源极电性连接于电路的起始信号STV,第一薄膜晶体管T1的栅极电性连接于第四条时钟信号CK(4),第三薄膜晶体管T3的源极电性连接于第二条时钟信号CK(2)。
具体地,请参阅图3并结合图4,本发明的GOA电路采用隔行扫描的方式进行扫描,第一级GOA单元产生的级传信号传递给第三级GOA单元,第二级GOA单元产生的级传信号传递给第四级GOA单元,第三级GOA单元产生的级传信号传递给第五级GOA单元,第四级GOA单元产生的级传信号传递给第六级GOA单元,依次类推。下面以本发明的第一实施例为例,说明本发明的GOA电路的工作过程:
首先,全局控制信号Gas提供高电位,所有GOA单元的第十一、第十二、及第十四薄膜晶体管T11、T12、T14均打开,所有GOA单元中的第十二薄膜晶体管T12使得输出端G(N)输出的扫描驱动信号为全局控制信号Gas提供的高电位,第十一薄膜晶体管T11下拉第二节点P(N)至恒压低电位VGL,同时,受输出端G(N)控制的第十三薄膜晶体T13打开,与第十四薄膜晶体T14共同作用下拉级传端ST(N)至恒压低电位VGL,各级GOA单元的级传端ST(N)输出的级传信号均为低电位;
随后,全局控制信号Gas提供低电位,所有GOA单元的输出端G(N)受第一电容C1的作用保持高电位,级传端ST(N)仍为低电位;
接下来,第一条时钟信号CK(1)提供高电位,第一级GOA单元的级传端ST(1)保持低电位,在第三级GOA单元中:第一薄膜晶体管T1和第八薄膜晶体管T8打开,第一节点Q(3)为低电位,第二节点P(3)充电至高电位,第五薄膜晶体管T5打开,第三薄膜晶体管T3关闭,输出端G(3)放电至恒压低电位VGL;
然后,第三条时钟信号CK(3)和电路的起始信号STV提供高电位,在第一级GOA单元中:第一薄膜晶体管T1打开,第一级GOA单元的第一节点Q(1)充电至高电位,第八薄膜晶体管T8打开,第二节点P(1)充电至高电位,第五薄膜晶体管T5打开,拉低输出端G(1)至恒压低电位VGL;在第三级GOA单元中:第一节点Q(3)保持低电位,第三薄膜晶体管T3关闭,输出端G(3)保持低电位,不会产生冗余脉冲;
紧接着,第三条时钟信号CK(3)与电路的起始信号STV提供低电位,第一级GOA单元中的第一薄膜晶体管T1关闭,第四薄膜晶体管T4受第三节点K(1)(电位与第一节点Q(1)相同)控制打开,拉低第二节点P(1)为低电位;
再然后,第一条时钟信号CK(1)再次提供高电位,在第一级GOA单元中:第三、和第九薄膜晶体管T3、T9受第一节点Q(1)的控制打开,级传端ST(1)和输出端G(1)均输出第一条时钟信号CK(1)提供的高电位作为级传信号和扫描驱动信号的高电位,第一节点Q(1)受第一电容C1的作用抬升至更高电位;在第三级GOA单元中:第一薄膜晶体管T1打开,第一节点Q(3)保持充电至高电位,第二节点P(3)保持高电位,输出端G(3)保持低电位;
最后,第三条时钟信号CK(3)再次提供高电位,在第一级GOA单元中,第一和第八薄膜晶体管T8打开,第二节点P(1)被充电至高电位,第一节点Q(1)降低为低电位,受第二节点控制的第五和第十薄膜晶体管T5、T10打开,分别拉低输出端G(1)和级传端ST(1)的电位至恒压低电位VGL,作为扫描驱动信号和级传信号的低电位;在第三级GOA单元中,第三和第九薄膜晶体管T3、T9受第一节点Q(3)的控制打开,级传端ST(3)和输出端G(3)输出第三条时钟信号CK(3)提供的高电位作为级传信号和扫描驱动信号的高电位,第一节点Q(3)受第一电容C1的作用抬升至更高电位。
依次类推。
上述GOA电路在整个工作过程中不产生冗余脉冲,GOA电路正常进行扫描驱动,提升了液晶显示装置的工作稳定性。。
图7所示的第二实施例与上述第一实施例的具体工作过程类似,仅需要将各信号、节点的电位高低进行调换即可,此处不再赘述。
本发明还提供一种液晶显示装置,包括上述GOA电路,从而具有良好的工作稳定性。
综上所述,本发明的GOA电路,通过增设级传单元和级传下拉单元,并对全局控制辅助单元进行改进,采用级传单元的级传端输出的不同于扫描驱动信号的信号作为级传信号,采用全局控制辅助单元在全部GOA单元的输出端同时输出扫描驱动信号的期间稳定级传端的电位,使得级传端输出的信号与扫描驱动信号的电位相反,在完成全局控制全部GOA单元的输出端同时输出的功能后,能够避免现有技术中以GOA单元输出的扫描驱动信号作为级传信号所导致的电路失效问题,消除GOA电路级传过程中的冗余脉冲,保证GOA电路正常工作,提升液晶显示装置的工作稳定性。本发明的液晶显示装置包括上述GOA电路,具有良好的工作稳定性。
以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (9)
1.一种GOA电路,其特征在于,包括级联的多级GOA单元,每一级GOA单元均包括:控制输入单元(100)、稳压单元(200)、输出单元(300)、第二节点控制单元(400)、第一节点下拉单元(500)、下拉维持单元(600)、全局控制单元(700)、级传下拉单元(800)、级传单元(900)、及全局控制辅助单元(1000);
设N为正整数,除第一级与第二级GOA单元外,在第N级GOA单元中:
所述控制输入单元(100)包括:第一薄膜晶体管(T1),所述第一薄膜晶体管(T1)的栅极电性连接于第M+2条时钟信号(CK(M+2)),源极电性连接于上两级第N-2级GOA单元的级传端(ST(N-2)),漏极电性连接于第三节点(K(N));
所述稳压单元(200)包括:第二薄膜晶体管(T2),所述第二薄膜晶体管(T2)的栅极电性连接于第一恒压电位,源极电性连接于第三节点(K(N)),漏极电性连接于第一节点(Q(N));
所述输出单元(300)包括:第三薄膜晶体管(T3),所述第三薄膜晶体管(T3)的栅极电性连接于第一节点(Q(N)),源极电性连接于第M条时钟信号(CK(M)),漏极电性连接于输出端(G(N));以及第一电容(C1),所述第一电容(C1)的一端电性连接于第一节点(Q(N)),另一端电性连接于输出端(G(N));
所述第二节点控制单元(400)包括:第四薄膜晶体管(T4),所述第四薄膜晶体管(T4)的栅极电性连接于第三节点(K(N)),源极电性连接于第M+2条时钟信号(CK(M+2)),漏极电性连接于第二节点(P(N));以及第八薄膜晶体管(T8),所述第八薄膜晶体管(T8)的栅极电性连接于第M+2条时钟信号(CK(M+2)),源极电性连接于第一恒压电位,漏极电性连接于第二节点(P(N));
所述第一节点下拉单元(500)包括:第六薄膜晶体管(T6),所述第六薄膜晶体管(T6)的栅极电性连接于第M条时钟信号(CK(M)),源极电性连接于第七薄膜晶体管(T7)的漏极,漏极电性连接于第三节点(K(N));以及第七薄膜晶体管(T7),所述第七薄膜晶体管(T7)的栅极电性连接于第二节点(P(N)),源极电性连接于第二恒压电位;
所述下拉维持单元(600)包括:第五薄膜晶体管(T5),所述第五薄膜晶体管(T5)的栅极电性连接于第二节点(P(N)),源极电性连接于第二恒压电位,漏极电性连接于输出端(G(N));以及第二电容(C2),所述第二电容(C2)的一端电性连接于第二节点(P(N)),另一端电性连接于第二恒压电位;
所述全局控制单元(700)包括:第十一薄膜晶体管(T11),所述第十一薄膜晶体管(T11)的栅极电性连接于全局控制信号(Gas),源极电性连接于第二恒压电位,漏极电性连接于第二节点(P(N));以及第十二薄膜晶体管(T12),所述第十二薄膜晶体管(T12)的栅极与源极均电性连接于全局控制信号(Gas),漏极电性连接于输出端(G(N));
所述级传下拉单元(800)包括:第十薄膜晶体管(T10),所述第十薄膜晶体管(T10)的栅极电性连接于第二节点(P(N)),源极电性连接于第二恒压电位,漏极电性连接于级传端(ST(N));
所述级传单元(900)包括:第九薄膜晶体管(T9),所述第九薄膜晶体管(T9)的栅极电性连接于第一节点(Q(N)),源极电性连接于第M条时钟信号(CK(M)),漏极电性连接于级传端(ST(N));
所述全局控制辅助单元(1000)包括:第十三薄膜晶体管(T13),所述第十三薄膜晶体管(T13)的栅极电性连接于输出端(G(N)),源极电性连接于第十四薄膜晶体管(T14)的漏极,漏极电性连接于级传端(ST(N));以及第十四薄膜晶体管(T14),所述第十四薄膜晶体管(T14)的栅极电性连接于全局控制信号(Gas),源极电性连接于第二恒压电位。
2.如权利要求1所述的GOA电路,其特征在于,各个薄膜晶体管均为N型低温多晶硅半导体薄膜晶体管,所述第一恒压电位为恒压高电位(VGH),第二恒压电位为恒压低电位(VGL)。
3.如权利要求2所述的GOA电路,其特征在于,所述全局控制信号(Gas)提供高电位时,所有GOA单元的输出端同时输出高电位,同时所有GOA单元的级传端同时输出低电位。
4.如权利要求1所述的GOA电路,其特征在于,各个薄膜晶体管均为P型低温多晶硅半导体薄膜晶体管,所述第一恒压电位为恒压低电位(VGL),第二恒压电位为恒压高电位(VGH)。
5.如权利要求4所述的GOA电路,其特征在于,所述全局控制信号(Gas)提供低电位时,所有GOA单元的输出端同时输出低电位,同时所有GOA单元的级传端同时输出高电位。
6.如权利要求1所述的GOA电路,其特征在于,在第一级GOA单元和第二级GOA单元中,所述第一薄膜晶体管(T1)的源极均电性连接于电路的起始信号(STV)。
7.如权利要求1所述的GOA电路,其特征在于,包括四条时钟信号:第一、第二、第三、及第四条时钟信号(CK(1)、CK(2)、CK(3)、CK(4));当所述第M条时钟信号(CK(M))为第三条时钟信号(CK(3))时,第M+2条时钟信号(CK(M+2))为第一条时钟信号(CK(1));当所述第M条时钟信号(CK(M))为第四条时钟信号(CK(4))时,第M+2条时钟信号(CK(M+2))为第二条时钟信号(CK(2))。
8.如权利要求7所述的GOA电路,其特征在于,所述第一、第二、第三、及第四条时钟信号(CK(1)、CK(2)、CK(3)、CK(4))的脉冲周期相同,所述第一条时钟信号(CK(1))的第一个脉冲信号首先产生,所述第一时钟信号(CK(1))的第一个脉冲信号结束的同时所述第二条时钟信号(CK(2))的第一个脉冲信号产生,所述第二条时钟信号(CK(2))的第一个脉冲信号结束的同时所述第三条时钟信号(CK(3))的第一个脉冲信号产生,所述第三条时钟信号(CK(3))的第一个脉冲信号结束的同时所述第四条时钟信号(CK(4))的第一个脉冲信号产生,所述第四条时钟信号(CK(4))的第一个脉冲信号结束的同时所述第一条时钟信号(CK(1))的第二个脉冲信号产生。
9.一种液晶显示装置,其特征在于,包括如权利要求1至8任一项所述的GOA电路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510980037.XA CN105575349B (zh) | 2015-12-23 | 2015-12-23 | Goa电路及液晶显示装置 |
PCT/CN2016/072849 WO2017107294A1 (zh) | 2015-12-23 | 2016-01-29 | Goa电路及液晶显示装置 |
US14/917,571 US9847069B2 (en) | 2015-12-23 | 2016-01-29 | GOA circuit and liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510980037.XA CN105575349B (zh) | 2015-12-23 | 2015-12-23 | Goa电路及液晶显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105575349A true CN105575349A (zh) | 2016-05-11 |
CN105575349B CN105575349B (zh) | 2018-03-06 |
Family
ID=55885410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510980037.XA Active CN105575349B (zh) | 2015-12-23 | 2015-12-23 | Goa电路及液晶显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9847069B2 (zh) |
CN (1) | CN105575349B (zh) |
WO (1) | WO2017107294A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106128397A (zh) * | 2016-08-31 | 2016-11-16 | 深圳市华星光电技术有限公司 | 一种goa驱动单元及驱动电路 |
CN111477155A (zh) * | 2020-05-13 | 2020-07-31 | 武汉华星光电技术有限公司 | 驱动电路及显示面板 |
CN112309345A (zh) * | 2020-11-13 | 2021-02-02 | 武汉华星光电技术有限公司 | Goa电路、阵列基板和显示面板 |
WO2023004934A1 (zh) * | 2021-07-26 | 2023-02-02 | 武汉华星光电技术有限公司 | 显示面板 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105139796B (zh) * | 2015-09-23 | 2018-03-09 | 深圳市华星光电技术有限公司 | 一种goa电路、显示装置和goa电路的驱动方法 |
CN105469766B (zh) * | 2016-01-04 | 2019-04-30 | 武汉华星光电技术有限公司 | Goa电路 |
CN105652535B (zh) * | 2016-01-21 | 2018-09-11 | 武汉华星光电技术有限公司 | 一种栅极驱动电路及显示面板 |
CN110534048B (zh) * | 2018-05-25 | 2022-02-22 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
CN111028798B (zh) * | 2019-12-05 | 2021-03-23 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080051637A (ko) * | 2006-12-06 | 2008-06-11 | 삼성전자주식회사 | 쉬프트 레지스터 |
TW201405506A (zh) * | 2012-07-31 | 2014-02-01 | Innocom Tech Shenzhen Co Ltd | 閘極驅動電路之電壓下拉電路結構及其顯示裝置 |
CN104008741A (zh) * | 2014-05-20 | 2014-08-27 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路及液晶显示装置 |
CN105047158A (zh) * | 2015-08-21 | 2015-11-11 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629461A (zh) * | 2012-02-21 | 2012-08-08 | 北京京东方光电科技有限公司 | 移位寄存器、阵列基板驱动电路及显示装置 |
CN103065578B (zh) * | 2012-12-13 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路和显示装置 |
CN103050106B (zh) * | 2012-12-26 | 2015-02-11 | 京东方科技集团股份有限公司 | 栅极驱动电路、显示模组和显示器 |
CN104464658B (zh) * | 2014-11-03 | 2016-11-16 | 深圳市华星光电技术有限公司 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
CN104409054B (zh) * | 2014-11-03 | 2017-02-15 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管goa电路 |
CN104537992B (zh) * | 2014-12-30 | 2017-01-18 | 深圳市华星光电技术有限公司 | 用于液晶显示装置的goa电路 |
CN104795034B (zh) * | 2015-04-17 | 2018-01-30 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
CN105047174B (zh) * | 2015-09-16 | 2017-10-17 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置 |
CN105139820B (zh) * | 2015-09-29 | 2017-11-10 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
-
2015
- 2015-12-23 CN CN201510980037.XA patent/CN105575349B/zh active Active
-
2016
- 2016-01-29 US US14/917,571 patent/US9847069B2/en active Active
- 2016-01-29 WO PCT/CN2016/072849 patent/WO2017107294A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080051637A (ko) * | 2006-12-06 | 2008-06-11 | 삼성전자주식회사 | 쉬프트 레지스터 |
TW201405506A (zh) * | 2012-07-31 | 2014-02-01 | Innocom Tech Shenzhen Co Ltd | 閘極驅動電路之電壓下拉電路結構及其顯示裝置 |
CN104008741A (zh) * | 2014-05-20 | 2014-08-27 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路及液晶显示装置 |
CN105047158A (zh) * | 2015-08-21 | 2015-11-11 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106128397A (zh) * | 2016-08-31 | 2016-11-16 | 深圳市华星光电技术有限公司 | 一种goa驱动单元及驱动电路 |
CN106128397B (zh) * | 2016-08-31 | 2019-03-15 | 深圳市华星光电技术有限公司 | 一种goa驱动单元及驱动电路 |
CN111477155A (zh) * | 2020-05-13 | 2020-07-31 | 武汉华星光电技术有限公司 | 驱动电路及显示面板 |
US11705032B2 (en) | 2020-05-13 | 2023-07-18 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Driving circuit and display panel |
CN112309345A (zh) * | 2020-11-13 | 2021-02-02 | 武汉华星光电技术有限公司 | Goa电路、阵列基板和显示面板 |
WO2023004934A1 (zh) * | 2021-07-26 | 2023-02-02 | 武汉华星光电技术有限公司 | 显示面板 |
Also Published As
Publication number | Publication date |
---|---|
WO2017107294A1 (zh) | 2017-06-29 |
US20170301302A1 (en) | 2017-10-19 |
US9847069B2 (en) | 2017-12-19 |
CN105575349B (zh) | 2018-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105575349A (zh) | Goa电路及液晶显示装置 | |
CN105355187A (zh) | 基于ltps半导体薄膜晶体管的goa电路 | |
CN105469761A (zh) | 用于窄边框液晶显示面板的goa电路 | |
CN103680636B (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
CN105336302A (zh) | 基于ltps半导体薄膜晶体管的goa电路 | |
CN105469760A (zh) | 基于ltps半导体薄膜晶体管的goa电路 | |
CN106098003B (zh) | Goa电路 | |
CN105513550A (zh) | Goa驱动电路 | |
CN102831860B (zh) | 移位寄存器及其驱动方法、栅极驱动器及显示装置 | |
US8692757B2 (en) | Liquid crystal display | |
CN103366704B (zh) | 一种移位寄存器单元及栅极驱动电路、显示装置 | |
CN108962154B (zh) | 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法 | |
CN105469766A (zh) | Goa电路 | |
CN105469754A (zh) | 降低馈通电压的goa电路 | |
CN103489425B (zh) | 电平转换电路、阵列基板及显示装置 | |
CN105469756A (zh) | 基于ltps半导体薄膜晶体管的goa电路 | |
CN102314828B (zh) | 栅极驱动电路 | |
CN103680387A (zh) | 一种移位寄存器及其驱动方法、显示装置 | |
CN106128379A (zh) | Goa电路 | |
CN102708795A (zh) | 阵列基板行驱动单元、阵列基板行驱动电路以及显示装置 | |
KR20100021234A (ko) | 게이트 구동 회로 및 이를 갖는 표시 장치 | |
CN105807518A (zh) | 液晶显示面板 | |
CN105047155A (zh) | 液晶显示装置及其goa扫描电路 | |
CN105118416A (zh) | 一种goa电路、显示装置和goa电路的驱动方法 | |
JP2019502148A (ja) | Goa駆動回路、tft表示パネル及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |