CN105552022A - 一种消除晶圆表面电镀空洞缺陷的方法 - Google Patents

一种消除晶圆表面电镀空洞缺陷的方法 Download PDF

Info

Publication number
CN105552022A
CN105552022A CN201610088974.9A CN201610088974A CN105552022A CN 105552022 A CN105552022 A CN 105552022A CN 201610088974 A CN201610088974 A CN 201610088974A CN 105552022 A CN105552022 A CN 105552022A
Authority
CN
China
Prior art keywords
wafer
groove
column surface
current
crystal column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610088974.9A
Other languages
English (en)
Inventor
苏亚青
文静
张传民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610088974.9A priority Critical patent/CN105552022A/zh
Publication of CN105552022A publication Critical patent/CN105552022A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种消除晶圆表面电镀空洞缺陷的方法，通过在对晶圆表面的沟槽或通孔进行电镀填充时，采用电流方向可控的电路，以形成电流大小和方向可调的电路，交替对晶圆施加正向和反向电流，形成电镀/刻蚀序列，使得在电镀过程中，不仅可以在晶圆表面进行电镀，也可以将晶圆表面的镀膜进行解离，以得到较好的台阶覆盖率和好的沟槽(通孔)开口，形成完美的填充过程，从而可减少填充过程中形成的空洞缺陷。

Description

一种消除晶圆表面电镀空洞缺陷的方法
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种消除晶圆表面电镀空洞缺陷的方法。
背景技术
在半导体集成电路制造过程中，电镀铜(ECP)是一种通过电镀的方式在晶圆的表面沉积铜膜，并完成铜布线工艺的制程，其被广泛应用于先进的半导体制造领域。
请参阅图1，图1是ECP制程的电镀原理示意图。如图1所示，在电镀槽10中，将需要电镀的晶圆12作为电镀阴极，以铜材13为电镀阳极，并与电源形成回路，对晶圆12施加正向电流，在电镀槽液11中进行电镀，使晶圆12表面覆盖上一层铜膜。其基本原理是采用法拉第电解原理，即晶圆上沉积铜薄膜的厚度与通过晶圆表面的电流成正比。因此电镀的过程与电流和时间强相关，电流是电镀率的直接函数，在晶圆表面不同的电流大小会带来不同的沉积速率。
在对晶圆进行ECP制程时，当在通孔或者沟槽位置进行铜填充的时候，由于沟槽或通孔开口处具有台阶结构特征，使得此处的电流密度较大；并且，随着半导体集成电路制造技术的不断发展，特征尺寸越来越小，沟槽或通孔的尺寸也越来越小，即工艺窗口也越来越小。
上述这些因素导致电镀时铜填充还未结束的时候，沟槽或通孔的开口已经闭合，这样便容易形成空洞缺陷。
请参阅图2-图4，图2-图4是ECP制程中在沟槽开口处形成空洞缺陷的过程原理示意图。半导体行业中的电镀(ECP)制程，电镀过程一般采用直流电进行电镀。如图2所示，由于电镀率正比于电流大小，采用这种电镀方式，在对晶圆20的沟槽21进行电镀铜填充的时候，沟槽的开口23处因存在电流密度较大的问题，使得铜膜22在沟槽开口23处的填充速度过快，远超过其在侧壁及底部的填充速度，使得沟槽开口的宽度小于沟槽侧壁其他位置的宽度；如图3所示，在此状态下，当沟槽仅得到部分填充时，其开口23已变得明显缩小，使得填充更加困难；如图4所示，在铜填充还未结束的时候，沟槽的开口已经闭合，最终在开口处铜膜下方形成空洞24缺陷。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种消除晶圆表面电镀空洞缺陷的方法。
为实现上述目的，本发明的技术方案如下：
一种消除晶圆表面电镀空洞缺陷的方法，包括以下步骤：
步骤一：提供一晶圆，所述晶圆表面形成有沟槽或通孔；
步骤二：利用一直流电镀槽，将晶圆作为电镀阴极，对其施加正向电流，对晶圆表面的沟槽或通孔进行以填充为目的的电镀；
步骤三：当沟槽或通孔的开口被镀膜填充而闭合时，将晶圆作为电镀阳极，对其施加反向电流，利用反向电流产生的解离作用，对沟槽或通孔开口处的镀膜形成刻蚀，以将沟槽或通孔的开口重新打开；
步骤四：将晶圆作为电镀阴极，对其施加正向电流进行电镀，以使沟槽或通孔打开的开口再次被镀膜填充而闭合。
优选地，步骤三中，通过将直流电镀槽的电源方向反接，以对晶圆施加反向电流。
优选地，所述直流电镀槽的电源电流方向及电流大小可调。
优选地，所述电流大小为不超过50A。
优选地，步骤三和步骤四重复进行1次以上。
优选地，所述镀膜为铜膜。
优选地，利用一转接开关，使所述晶圆在连接直流电镀槽的电源负极或正极之间转换，以使晶圆作为电镀阴极或电镀阳极。
从上述技术方案可以看出，本发明通过在对晶圆表面的沟槽或通孔进行电镀填充时，采用电流方向可控的电路，以形成电流大小和方向可调的电路，交替对晶圆施加正向和反向电流，形成电镀/刻蚀序列，使得在电镀过程中，不仅可以在晶圆表面进行电镀，也可以将晶圆表面的镀膜进行解离，以得到较好的台阶覆盖率和好的沟槽(通孔)开口，形成完美的填充过程，从而可减少填充过程中形成的空洞缺陷。
附图说明
图1是ECP制程的电镀原理示意图；
图2-图4是ECP制程中在沟槽开口处形成空洞缺陷的过程原理示意图；
图5是本发明的一种消除晶圆表面电镀空洞缺陷的方法流程图；
图6-图8是本发明一较佳实施例中根据图5的方法进行电镀时的填充效果示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图5，图5是本发明的一种消除晶圆表面电镀空洞缺陷的方法流程图。如图5所示，本发明的一种消除晶圆表面电镀空洞缺陷的方法，包括以下步骤：
步骤一：提供一晶圆，所述晶圆表面形成有沟槽或通孔。
在本发明一具体实施方式中，可采用正常的量产晶圆来实施本发明，并可采用标准的CMOS工艺，在晶圆上制作形成沟槽或通孔结构(以下简化以沟槽为例进行说明)。
步骤二：利用一直流电镀槽，将晶圆作为电镀阴极，对其施加正向电流，对晶圆表面的沟槽或通孔进行以填充为目的的电镀。
在本发明一具体实施方式中，可采用通常的电镀(ECP)制程用的直流电镀槽来实施本发明，并采用例如金属铜作为镀膜金属。但需要对直流电镀槽的电源连接方式进行改动。通常的电镀铜直流电镀槽，其电源正极连接作为电镀阳极的金属铜，电源负极连接作为电镀阴极的晶圆。在实施本发明时，在电镀过程中需要对晶圆施加反向电流，需要在这个时候将电源的接线方向反接，以对晶圆施加反向电流。即使得电源的正极连接晶圆、负极连接金属铜。故此，可利用一转接开关，并设置在电镀直流电路中，使晶圆可在连接直流电镀槽的电源负极或正极之间转换，以使晶圆作为电镀阴极或电镀阳极，而金属铜对应地作为电镀阳极或电镀阴极进行连接。
在电镀过程中，当需要对晶圆施加正向电流进行电镀时，将转接开关拨动到使晶圆连接电源负极的方向，晶圆构成电镀中的电镀阴极；当需要对晶圆施加反向电流进行解离时，将转接开关拨动到使晶圆连接电源正极的方向，晶圆则构成电镀中的电镀阳极。
从而，利用上述的电镀铜直流电镀槽，将原有的直流电电路改为电流方向可控的电路，并使得其电流大小也可以进行调节。
在实施本发明时，首先对晶圆进行电镀，将晶圆与电源负极连接作为电镀阴极、将金属铜与电源正极连接作为电镀阳极；然后，打开电源，对晶圆施加正向电流，开始对晶圆表面的沟槽进行电镀填充。
步骤三：当沟槽或通孔的开口被镀膜填充而闭合时，将晶圆作为电镀阳极，对其施加反向电流，利用反向电流产生的解离作用，对沟槽或通孔开口处的镀膜形成刻蚀，以将沟槽或通孔的开口重新打开。
在本发明一具体实施方式中，当晶圆上沟槽的开口被铜膜填充而闭合时，即可变换电路连接方向，将晶圆连接电源正极以作为电镀阳极、将金属铜连接电源负极以作为电镀阴极，从而对晶圆施加反向电流。在此过程中，利用转接开关可直接进行电路连接方向转化，可不用关闭电源而造成电镀过程中断。
请参阅图6。在对晶圆30的沟槽31进行电镀铜填充的时候，沟槽的开口处因存在电流密度较大的问题，使得铜在沟槽开口处的填充速度过快，远超过其在侧壁及底部的填充速度，以致铜在沟槽中填充还未结束的时候，沟槽的开口已经闭合，导致在开口处铜膜32的下方形成空洞33缺陷。
请参阅图7。当将晶圆连接电源正极作为电镀阳极时，即实际上在晶圆表面形成了一反向电镀过程，在此过程中，晶圆表面已电镀上的铜膜32将被部分解离。利用反向电流产生的解离作用，可以形成对沟槽开口处覆盖的镀膜的刻蚀，从而可以将沟槽的开口34重新打开，也就是使得位于开口处的空洞33暴露出来，以得到较好的台阶覆盖率和好的沟槽开口，以便后续形成完美的再次填充过程。
在上述过程中，电流的大小是可调的，可根据需要的电镀率来调节电流的具体值。即本发明提供了一种可在电镀过程中采取幅度反向直流电路来进行填充的新型电镀方式，用来减少填充过程中形成的空洞缺陷。作为一优选的实施方式，电流的大小为不超过50A，即电流大小可在-50A～50A之间进行调整。其中负的电流值代表晶圆为电镀阳极进行解离时的反向电流值，正的电流值代表晶圆为电镀阴极进行电镀时的正向电流值。
可以根据电镀率和以往对空洞缺陷分析的经验数据，来计算对晶圆施加反向电流实施解离的时机，而无需对晶圆表面的电镀形貌频繁进行观察。
由于电流的大小和时间可以控制，使得在电镀过程中，不仅可以在晶圆表面进行电镀，也可以将晶圆表面的铜膜进行解离，从而可有效消除填充过程中形成的空洞缺陷。
步骤四：将晶圆作为电镀阴极，对其施加正向电流进行电镀，以使沟槽或通孔打开的开口再次被镀膜填充而闭合。
请参阅图8。当沟槽的开口重新打开后，即可再次变换电路连接方向，将晶圆连接电源负极作为电镀阴极、将金属铜连接电源正极作为电镀阳极，从而对晶圆施加正向电流，对沟槽继续进行电镀填充。从图中可以看到，由于通过解离作用得到了较好的台阶覆盖率和好的沟槽开口，从而在再次填充时形成了完美的填充过程，沟槽的开口再次被镀膜32填充而闭合，且沟槽已完全被填充，没有了空洞。
为了确保沟槽被完全填充，在电镀过程中，上述步骤三和步骤四可重复进行1至若干次。
综上所述，本发明通过在对晶圆表面的沟槽或通孔进行电镀填充时，采用电流方向可控的电路，以形成电流大小和方向可调的电路，交替对晶圆施加正向和反向电流，形成电镀/刻蚀序列，使得在电镀过程中，不仅可以在晶圆表面进行电镀，也可以将晶圆表面的镀膜进行解离，以得到较好的台阶覆盖率和好的沟槽(通孔)开口，形成完美的填充过程，从而可减少填充过程中形成的空洞缺陷。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (7)

1.一种消除晶圆表面电镀空洞缺陷的方法，其特征在于，包括以下步骤：
步骤一：提供一晶圆，所述晶圆表面形成有沟槽或通孔；
步骤二：利用一直流电镀槽，将晶圆作为电镀阴极，对其施加正向电流，对晶圆表面的沟槽或通孔进行以填充为目的的电镀；
步骤三：当沟槽或通孔的开口被镀膜填充而闭合时，将晶圆作为电镀阳极，对其施加反向电流，利用反向电流产生的解离作用，对沟槽或通孔开口处的镀膜形成刻蚀，以将沟槽或通孔的开口重新打开；
步骤四：将晶圆作为电镀阴极，对其施加正向电流进行电镀，以使沟槽或通孔打开的开口再次被镀膜填充而闭合。
2.根据权利要求1所述的消除晶圆表面电镀空洞缺陷的方法，其特征在于，步骤三中，通过将直流电镀槽的电源方向反接，以对晶圆施加反向电流。
3.根据权利要求1所述的消除晶圆表面电镀空洞缺陷的方法，其特征在于，所述直流电镀槽的电源电流方向及电流大小可调。
4.根据权利要求1所述的消除晶圆表面电镀空洞缺陷的方法，其特征在于，所述电流大小为不超过50A。
5.根据权利要求1所述的消除晶圆表面电镀空洞缺陷的方法，其特征在于，步骤三和步骤四重复进行1次以上。
6.根据权利要求1所述的消除晶圆表面电镀空洞缺陷的方法，其特征在于，所述镀膜为铜膜。
7.根据权利要求1所述的消除晶圆表面电镀空洞缺陷的方法，其特征在于，利用一转接开关，使所述晶圆在连接直流电镀槽的电源负极或正极之间转换，以使晶圆作为电镀阴极或电镀阳极。
CN201610088974.9A 2016-02-17 2016-02-17 一种消除晶圆表面电镀空洞缺陷的方法 Pending CN105552022A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610088974.9A CN105552022A (zh) 2016-02-17 2016-02-17 一种消除晶圆表面电镀空洞缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610088974.9A CN105552022A (zh) 2016-02-17 2016-02-17 一种消除晶圆表面电镀空洞缺陷的方法

Publications (1)

Publication Number Publication Date
CN105552022A true CN105552022A (zh) 2016-05-04

Family

ID=55831124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610088974.9A Pending CN105552022A (zh) 2016-02-17 2016-02-17 一种消除晶圆表面电镀空洞缺陷的方法

Country Status (1)

Country Link
CN (1) CN105552022A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110249079A (zh) * 2017-02-01 2019-09-17 东京毅力科创株式会社 电解处理装置和电解处理方法
CN111005043A (zh) * 2019-12-10 2020-04-14 上海华力集成电路制造有限公司 电镀铜工艺方法及包括其形成的铜互连层的半导体器件
CN111041535A (zh) * 2019-12-25 2020-04-21 浙江振有电子股份有限公司 一种连续移动式电镀通孔双面板的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068651A (ja) * 1998-08-25 2000-03-03 Nippon Riironaaru Kk 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法
US20020033341A1 (en) * 1998-10-14 2002-03-21 Taylor E. Jennings Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US20060011483A1 (en) * 1998-10-26 2006-01-19 Novellus Systems, Inc. Process for electroplating metals into microscopic recessed features
CN103603018A (zh) * 2013-10-23 2014-02-26 复旦大学 一种脉冲电镀方法及其应用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068651A (ja) * 1998-08-25 2000-03-03 Nippon Riironaaru Kk 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法
US20020033341A1 (en) * 1998-10-14 2002-03-21 Taylor E. Jennings Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US20060011483A1 (en) * 1998-10-26 2006-01-19 Novellus Systems, Inc. Process for electroplating metals into microscopic recessed features
CN103603018A (zh) * 2013-10-23 2014-02-26 复旦大学 一种脉冲电镀方法及其应用

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110249079A (zh) * 2017-02-01 2019-09-17 东京毅力科创株式会社 电解处理装置和电解处理方法
CN110249079B (zh) * 2017-02-01 2022-03-11 东京毅力科创株式会社 电解处理装置和电解处理方法
CN111005043A (zh) * 2019-12-10 2020-04-14 上海华力集成电路制造有限公司 电镀铜工艺方法及包括其形成的铜互连层的半导体器件
CN111005043B (zh) * 2019-12-10 2021-10-15 上海华力集成电路制造有限公司 电镀铜工艺方法及包括其形成的铜互连层的半导体器件
CN111041535A (zh) * 2019-12-25 2020-04-21 浙江振有电子股份有限公司 一种连续移动式电镀通孔双面板的方法

Similar Documents

Publication Publication Date Title
US6750144B2 (en) Method for electrochemical metallization and planarization of semiconductor substrates having features of different sizes
US6203684B1 (en) Pulse reverse electrodeposition for metallization and planarization of a semiconductor substrates
US6319384B1 (en) Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US8926820B2 (en) Working electrode design for electrochemical processing of electronic components
CN104790008B (zh) 电镀方法以及电镀装置
KR20010034468A (ko) 작업편 상에 전해하여 금속을 증착시키는 장치 및 방법
CN105552022A (zh) 一种消除晶圆表面电镀空洞缺陷的方法
US6878259B2 (en) Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
KR101871956B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
EP2652178B1 (en) Electrochemical deposition apparatus
US9714474B2 (en) Seed layer deposition in microscale features
KR20170117903A (ko) 전기 도금 방법 및 전기 도금 장치
US3920526A (en) Process for the electrodeposition of ductile palladium and electroplating bath useful therefor
CN100449710C (zh) 电化学电镀半导体晶圆的方法及其电镀装置
CN109087902B (zh) 一种走线结构及其制备方法、显示装置
WO2023040116A1 (zh) 一种电路板的加工方法及电路板
EP1125007A4 (en) SUBMICRONE METALIZATION USING ELECTROCHEMICAL COATING
US6180526B1 (en) Method for improving conformity of a conductive layer in a semiconductor device
KR100865448B1 (ko) 전기화학적 도금 장치 및 그 방법
TWI722290B (zh) 配線用基板之製造方法
CN109518260A (zh) 电镀辅助板及应用其的电镀***
CN115747902A (zh) 基于填孔电镀线的分段式控制方法、装置及电镀***
KR100698063B1 (ko) 전기화학 도금 장치 및 방법
JP5136799B2 (ja) 半導体装置用テープキャリアの製造方法
CN203238337U (zh) 电镀装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160504

RJ01 Rejection of invention patent application after publication