CN105529252A - 防止多晶硅栅极被研磨的方法 - Google Patents
防止多晶硅栅极被研磨的方法 Download PDFInfo
- Publication number
- CN105529252A CN105529252A CN201410512495.6A CN201410512495A CN105529252A CN 105529252 A CN105529252 A CN 105529252A CN 201410512495 A CN201410512495 A CN 201410512495A CN 105529252 A CN105529252 A CN 105529252A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- interlayer dielectric
- polysilicon gate
- thickness
- needing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明揭示了一种防止多晶硅栅极被研磨的方法,包括如下步骤:以多晶硅栅极的顶部为量测点测量多晶硅栅极上方的层间介电层的厚度,并将测量的厚度值作为层间介电层的前值厚度;根据层间介电层的前值厚度和预设的多晶硅栅极上方需保留的层间介电层的厚度,计算多晶硅栅极上方需要去除的层间介电层的厚度;采用化学机械研磨将多晶硅栅极上方需要去除的层间介电层去除。本发明通过测量多晶硅栅极上方的层间介电层的厚度来获得层间介电层的前值厚度,消除了多晶硅栅极厚度对层间介电层前值厚度的影响,使得层间介电层的前值厚度更准确,从而避免了多晶硅栅极被研磨,提高了器件的良率。
Description
技术领域
本发明涉及半导体器件制造技术领域,尤其涉及一种防止多晶硅栅极被研磨的方法。
背景技术
在金属氧化物半导体场效应晶体管中,多晶硅材料是用于制造晶体管栅极的常用材料。现有的多晶硅栅极的制造方法包括:在衬底上形成栅氧化层;在栅氧化层上形成多晶硅层;在多晶硅层上形成掩膜层;刻蚀多晶硅层形成具有线宽特征尺寸的多晶硅栅极。
多晶硅栅极形成后,在上述结构的表面沉积层间介电层,然后,通过化学机械研磨平坦化层间介电层并将层间介电层研磨掉一定厚度,剩余一定厚度的层间介电层为后续工艺,例如制作金属互连,作准备。化学机械研磨层间介电层前,需要先测量层间介电层的厚度,获得层间介电层的前值厚度。在现有工艺过程中,层间介电层的厚度测量是从层间介电层的底部开始测量,然后再减去多晶硅栅极以及多晶硅栅极底部的栅氧化层的厚度,其差值即为层间介电层的前值厚度。由于多晶硅栅极厚度的影响,该层间介电层的前值厚度并不能很准确的表征整个结构上的层间介电层的前值厚度,从而导致化学机械研磨时,具有厚度较厚的多晶硅栅极上的层间介电层全部被研磨后,还致使该多晶硅栅极也被部分研磨,导致该多晶硅栅极发花,进而降低器件的良率。
发明内容
本发明的目的是针对上述背景技术存在的缺陷提供一种防止多晶硅栅极被研磨的方法。
为实现上述目的,本发明揭示的防止多晶硅栅极被研磨的方法,包括如下步骤:以多晶硅栅极的顶部为量测点测量多晶硅栅极上方的层间介电层的厚度,并将测量的厚度值作为层间介电层的前值厚度;根据层间介电层的前值厚度和预设的多晶硅栅极上方需保留的层间介电层的厚度,计算多晶硅栅极上方需要去除的层间介电层的厚度;采用化学机械研磨将多晶硅栅极上方需要去除的层间介电层去除。
与现有技术相比,本发明通过以多晶硅栅极的顶部为基准测量多晶硅栅极上方的层间介电层的厚度来获得层间介电层的前值厚度,消除了多晶硅栅极厚度对层间介电层前值厚度的影响,使得层间介电层的前值厚度更准确,从而避免了多晶硅栅极被研磨,提高了器件的良率。
附图说明
图1揭示了化学机械研磨前,具有多晶硅栅极的半导体器件的剖面结构示意图。
图2揭示了化学机械研磨后,具有多晶硅栅极的半导体器件的剖面结构示意图。
图3揭示了本发明的防止多晶硅栅极被研磨的方法的一实施例的流程图。
具体实施方式
为详细说明本发明的技术内容、所达成目的及效果,下面将结合实施例并配合图式予以详细说明。
参考图1所示,揭示了化学机械研磨前,具有多晶硅栅极的半导体器件的剖面结构示意图。该半导体器件的形成过程简述如下:
首先,在具有浅沟槽隔离结构102及由浅沟槽隔离结构102隔离开的N型晶体管和P型晶体管的硅基板101上形成栅氧化层103;
然后,在栅氧化层103上依次形成多晶硅层和掩膜层;
接着,图案化掩膜层和多晶硅层,形成多晶硅栅极104;
最后,在形成有多晶硅栅极104的硅基板101的表面沉积层间介电层105。
沉积层间介电层105后,下一步工艺是平坦化层间介电层105并去除一定厚度的层间介电层105,保留一定厚度的层间介电层105,如图2所示,图2揭示了化学机械研磨后,具有多晶硅栅极的半导体器件的剖面结构示意图。该步工艺的技术难点同时也是决定器件良率的关键点在于:在对层间介电层105进行平坦化,去除一定厚度的层间介电层105的过程中,不能损坏多晶硅栅极104,要避免多晶硅栅极104被研磨而造成多晶硅栅极104发花。在现有工艺中,由于层间介电层105的厚度量测点选取不合理而导致多晶硅栅极104被研磨。为此,本发明提出了一种新的解决方案以解决多晶硅栅极104被研磨的技术问题。
参考图3所示,揭示了本发明的防止多晶硅栅极被研磨的方法的一实施例的流程图。该方法包括如下步骤:
步骤301:以多晶硅栅极104的顶部为量测点测量多晶硅栅极104上方的层间介电层105的厚度,并将测量的厚度值作为层间介电层105的前值厚度;
步骤302:根据层间介电层105的前值厚度和预设的多晶硅栅极104上方需保留的层间介电层105的厚度,计算多晶硅栅极104上方需要去除的层间介电层105的厚度;
步骤303:采用化学机械研磨将多晶硅栅极104上方需要去除的层间介电层105去除。
进一步地,采用化学机械研磨将多晶硅栅极104上方需要去除的层间介电层105去除后,测量多晶硅栅极104上方留下的层间介电层105的厚度,该测量的厚度值为层间介电层105的后值厚度,将该后值厚度与预设的多晶硅栅极104上方需保留的层间介电层105的厚度值比较,判断层间介电层105的后值厚度是否在预设的厚度值的误差范围内。
在上述步骤303中,当层间介电层105表面达到平坦化后,停止化学机械研磨,然后,测量多晶硅栅极104上方留下的层间介电层105的厚度,用该测量的厚度值减去预设的多晶硅栅极104上方需保留的层间介电层105的厚度,得到还需要去除的层间介电层105的厚度,再根据化学机械研磨的速率,计算出需要继续研磨的时间,通过控制研磨时间达到研磨终点控制的目的。
在化学机械研磨过程中,层间介电层105表面的平坦度变化会影响研磨的摩擦力的变化,而摩擦力的变化进而影响驱动研磨台转动的驱动电机的电流变化。在研磨的初始阶段,层间介电层105的表面高低不平,此时,摩擦力较大,驱动电机的电流也较大。随着层间介电层105的表面逐渐平坦化,摩擦力逐渐减小,驱动电机的电流也逐渐减小。当层间介电层105的表面完全达到平坦化后,驱动电机的电流也达到最小。因此,通过监测驱动电机的电流变化可以判断层间介电层105表面是否达到平坦化。
在形成有多晶硅栅极104的硅基板101的表面沉积层间介电层105时,多晶硅栅极104上方沉积的层间介电层105的厚度优选为多晶硅栅极104的厚度的1.5-2.5倍。例如,如果多晶硅栅极104的厚度为2000埃,那么,多晶硅栅极104上方沉积的层间介电层105的厚度为3000-5000埃。多晶硅栅极104上方沉积的层间介电层105的厚度太薄或太厚均会影响层间介电层105表面的平坦化效果。
本发明防止多晶硅栅极被研磨的方法通过测量多晶硅栅极104上方的层间介电层105的厚度来获得层间介电层105的前值厚度和后值厚度,消除了多晶硅栅极104厚度对层间介电层105的前值厚度和后值厚度影响,使得层间介电层105的前值厚度和后值厚度更准确,从而避免了多晶硅栅极104被研磨,提高了器件的良率。
综上所述,本发明通过上述实施方式及相关图式说明,己具体、详实的揭露了相关技术,使本领域的技术人员可以据以实施。而以上所述实施例只是用来说明本发明,而不是用来限制本发明的,本发明的权利范围,应由本发明的权利要求来界定。
Claims (4)
1.一种防止多晶硅栅极被研磨的方法,其特征在于,包括如下步骤:
以多晶硅栅极的顶部为量测点测量多晶硅栅极上方的层间介电层的厚度,并将测量的厚度值作为层间介电层的前值厚度;
根据层间介电层的前值厚度和预设的多晶硅栅极上方需保留的层间介电层的厚度,计算多晶硅栅极上方需要去除的层间介电层的厚度;
采用化学机械研磨将多晶硅栅极上方需要去除的层间介电层去除。
2.根据权利要求1所述的防止多晶硅栅极被研磨的方法,其特征在于,采用化学机械研磨将多晶硅栅极上方需要去除的层间介电层去除后,测量多晶硅栅极上方留下的层间介电层的厚度,该测量的厚度值为层间介电层的后值厚度,将该后值厚度与预设的多晶硅栅极上方需保留的层间介电层的厚度值比较,判断层间介电层的后值厚度是否在预设的厚度值的误差范围内。
3.根据权利要求1所述的防止多晶硅栅极被研磨的方法,其特征在于,所述采用化学机械研磨将多晶硅栅极上方需要去除的层间介电层去除还包括:当层间介电层表面达到平坦化后,停止化学机械研磨,然后,测量多晶硅栅极上方留下的层间介电层的厚度,用该测量的厚度值减去预设的多晶硅栅极上方需保留的层间介电层的厚度,得到还需要去除的层间介电层的厚度,再根据化学机械研磨的速率,计算出需要继续研磨的时间。
4.根据权利要求1所述的防止多晶硅栅极被研磨的方法,其特征在于,多晶硅栅极上方沉积的层间介电层的厚度为多晶硅栅极的厚度的1.5-2.5倍。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410512495.6A CN105529252A (zh) | 2014-09-29 | 2014-09-29 | 防止多晶硅栅极被研磨的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410512495.6A CN105529252A (zh) | 2014-09-29 | 2014-09-29 | 防止多晶硅栅极被研磨的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105529252A true CN105529252A (zh) | 2016-04-27 |
Family
ID=55771400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410512495.6A Pending CN105529252A (zh) | 2014-09-29 | 2014-09-29 | 防止多晶硅栅极被研磨的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105529252A (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1494740A (zh) * | 2000-11-16 | 2004-05-05 | 英特尔公司 | 铜的化学机械抛光所用的浆料和方法 |
CN1501451A (zh) * | 2002-11-12 | 2004-06-02 | ��ʽ���綫֥ | 半导体器件的制造方法 |
CN101116952A (zh) * | 2006-08-01 | 2008-02-06 | 上海华虹Nec电子有限公司 | 化学机械研磨时间控制方法 |
CN101192561A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅自对准插塞的制作方法 |
CN201490163U (zh) * | 2009-05-27 | 2010-05-26 | 中国电子科技集团公司第四十八研究所 | 一种用于化学机械抛光装置的在线终点检测*** |
CN102390036A (zh) * | 2011-10-28 | 2012-03-28 | 中国科学院微电子研究所 | 基于浅沟道隔离技术的化学机械研磨终点检测方法及*** |
CN102592992A (zh) * | 2011-01-17 | 2012-07-18 | 上海华虹Nec电子有限公司 | 一种高掺杂磷硅玻璃薄膜的制备方法 |
CN102744668A (zh) * | 2011-04-20 | 2012-10-24 | 中芯国际集成电路制造(上海)有限公司 | 抛光方法以及浮栅的形成方法 |
CN103165466A (zh) * | 2011-12-16 | 2013-06-19 | 台湾积体电路制造股份有限公司 | 包括多晶硅电阻器和金属栅极电阻器的半导体器件及其制造方法 |
CN103871897A (zh) * | 2014-02-21 | 2014-06-18 | 上海华力微电子有限公司 | 一种应用于finfet结构的化学机械研磨方法 |
CN103985668A (zh) * | 2014-05-13 | 2014-08-13 | 上海集成电路研发中心有限公司 | 铜互连的制备方法 |
-
2014
- 2014-09-29 CN CN201410512495.6A patent/CN105529252A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1494740A (zh) * | 2000-11-16 | 2004-05-05 | 英特尔公司 | 铜的化学机械抛光所用的浆料和方法 |
CN1501451A (zh) * | 2002-11-12 | 2004-06-02 | ��ʽ���綫֥ | 半导体器件的制造方法 |
CN101116952A (zh) * | 2006-08-01 | 2008-02-06 | 上海华虹Nec电子有限公司 | 化学机械研磨时间控制方法 |
CN101192561A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅自对准插塞的制作方法 |
CN201490163U (zh) * | 2009-05-27 | 2010-05-26 | 中国电子科技集团公司第四十八研究所 | 一种用于化学机械抛光装置的在线终点检测*** |
CN102592992A (zh) * | 2011-01-17 | 2012-07-18 | 上海华虹Nec电子有限公司 | 一种高掺杂磷硅玻璃薄膜的制备方法 |
CN102744668A (zh) * | 2011-04-20 | 2012-10-24 | 中芯国际集成电路制造(上海)有限公司 | 抛光方法以及浮栅的形成方法 |
CN102390036A (zh) * | 2011-10-28 | 2012-03-28 | 中国科学院微电子研究所 | 基于浅沟道隔离技术的化学机械研磨终点检测方法及*** |
CN103165466A (zh) * | 2011-12-16 | 2013-06-19 | 台湾积体电路制造股份有限公司 | 包括多晶硅电阻器和金属栅极电阻器的半导体器件及其制造方法 |
CN103871897A (zh) * | 2014-02-21 | 2014-06-18 | 上海华力微电子有限公司 | 一种应用于finfet结构的化学机械研磨方法 |
CN103985668A (zh) * | 2014-05-13 | 2014-08-13 | 上海集成电路研发中心有限公司 | 铜互连的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI601290B (zh) | 金屬閘極結構及其製造方法 | |
CN105336688B (zh) | 半导体结构的形成方法 | |
CN105097649B (zh) | 半导体结构的形成方法 | |
CN104282575B (zh) | 一种制备纳米尺度场效应晶体管的方法 | |
CN106206271B (zh) | 半导体结构的形成方法 | |
CN102446726B (zh) | 一种金属栅极的形成方法 | |
US20150048446A1 (en) | Reduction of oxide recesses for gate height control | |
CN102969237B (zh) | 形成栅极的方法、平坦化层间介质层的方法 | |
US20150200111A1 (en) | Planarization scheme for finfet gate height uniformity control | |
CN103000534B (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
US8563394B2 (en) | Integrated circuit structure having substantially planar N-P step height and methods of forming | |
CN103241708A (zh) | 带有空腔的衬底的制备方法 | |
CN105575788A (zh) | 金属栅极的形成方法 | |
CN105529252A (zh) | 防止多晶硅栅极被研磨的方法 | |
US20140162446A1 (en) | Method for removing hard mask oxide and making gate structure of semiconductor devices | |
CN104979277B (zh) | 一种40nm以下尺寸的器件的化学机械平坦化的工艺方法 | |
US20170018432A1 (en) | Manufacturing method of semiconductor structure | |
CN104576356B (zh) | 一种化学机械研磨的方法 | |
CN108875098B (zh) | 一种高k金属栅的化学机械研磨工艺建模方法和装置 | |
CN101894739A (zh) | 一种控制层间介电层膜厚的方法 | |
CN110444470A (zh) | 一种改善半导体器件内不同线宽电晶体栅极高度的方法 | |
US20140141605A1 (en) | Finfet formation using double patterning memorization | |
CN103928310B (zh) | 打开多晶硅栅极的方法 | |
US20140004677A1 (en) | High-k Seal for Protection of Replacement Gates | |
CN104139331A (zh) | 芯片平坦化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160427 |
|
WD01 | Invention patent application deemed withdrawn after publication |