CN105515709A - 基于国产FPGA和uclinux操作***的时间同步装置 - Google Patents

基于国产FPGA和uclinux操作***的时间同步装置 Download PDF

Info

Publication number
CN105515709A
CN105515709A CN201510895129.8A CN201510895129A CN105515709A CN 105515709 A CN105515709 A CN 105515709A CN 201510895129 A CN201510895129 A CN 201510895129A CN 105515709 A CN105515709 A CN 105515709A
Authority
CN
China
Prior art keywords
time
fpga
chip
interface circuit
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510895129.8A
Other languages
English (en)
Inventor
李红海
邱振飞
杜美霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
No32 Research Institute Of China Electronics Technology Group Corp
Original Assignee
No32 Research Institute Of China Electronics Technology Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by No32 Research Institute Of China Electronics Technology Group Corp filed Critical No32 Research Institute Of China Electronics Technology Group Corp
Priority to CN201510895129.8A priority Critical patent/CN105515709A/zh
Publication of CN105515709A publication Critical patent/CN105515709A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了一种基于国产FPGA和uclinux操作***的时间同步装置，包括FPGA核心处理电路和时间通信接口电路；国产FPGA核心处理电路设有用于与终端设备相连进行信息交互的终端设备接口、用于与授时网络服务器相连获取时间信息从而校准本地***时间的授时网络服务器接口、用于与时间通信接口电路相连的时间信息接口；国产FPGA核心处理电路通过时间信息接口将校准后本地***时间信息传送至时间通信接口电路，并通过时间通信接口电路与非时间同步设备相连，将校准后本地***时间信息传送至非时间同步设备。本发明提升了时间同步***的可移植性，实现非时间同步设备到时间同步设备的平滑升级。

Description

基于国产FPGA和uclinux操作***的时间同步装置
技术领域
本发明涉及基于IEEE1588协议的时间同步领域技术领域，具体地，涉及一种基于国产FPGA和uclinux操作***的时间同步装置。
背景技术
时间同步***在许多领域均有广泛的应用。世界格局风云变幻莫测，国产化对于提高我国装备自主保障能力具有重要意义，但是目前很少有国产化的时间同步***。在我国整个国民经济部门中，包括中央的金融***、电力***、交通控制***，都用到信息***，这些部门的设备目前还都是以国外的软硬件为主，这对我国信息安全构成严重威胁。
现有的用于时间同步的国产化技术，主要在时间戳精确化和频率补偿技术上提升时间同步***的性能，忽略了时间同步***的可移植性。这种移植性，主要体现在针对不同的应用环境，能够较容易的实现从非时间同步设备到时间同步设备的平滑升级。
经过检索发现：
相关检索结果1：
申请(专利)号：CN201010542983.3，名称：基于IEEE1588精确时间同步协议***及其同步方法，提供了：一种网络信息传输技术领域的基于IEEE1588精确时钟同步协议***及其同步方法，使得主时钟在发送同步报文时就带有本次发送的精确时间戳，无需再发送跟随报文，极大减小了实现时钟同步所需的通信带宽。同时，构建一个频率可调的时钟计数器，再配合时钟同步算法，实现频率补偿的功能，达到高精度时钟同步的要求。该技术方案存在如下不足：(1)是非国产技术；(2)没有提交操作***，在可移植性方面较差。
相关检索结果2：
申请(专利)号：CN200810085173.2，名称：时间同步装置、时间同步***和时间同步方法，公开了：一种时间同步装置、时间同步***和时间同步方法。该时间同步装置设有一一对应的普通以太网端口和IEEE1588以太网端口；该时间同步装置通过其IEEE1588以太网端口与支持IEEE1588标准的以太网交互以太网帧，包括PTP类型以太网帧和非PTP类型以太网帧；通过其普通以太网端口与普通以太网交换设备交互非PTP类型以太网帧；以及，根据该PTP类型以太网帧进行IEEE1588以太网端口与以太网的时间同步。进一步的，该时间同步装置还可以通过本地同步端口，实现本地时间同步设备和以太网的时间同步。通过本发明，基于现有的普通以太网交换设备实现从非时间同步网络到时间同步网络的平滑升级，实现对现有网络资源的充分利用，支持进一步的全网时间同步。
该技术方案存在如下不足：(1)是非国产技术；(2)没有提交操作***，在可移植性方面较差；(3)该技术方案局限用于网络交换技术方面，基于现有的普通以太网交换机设备实现从普通以太网络到IEEE1588时间同步网络的升级。而本发明通过时间通信接口电路将本地时间信息传输给非同步设备，任意设备只要支持时间通信接口电路中的1PPS秒脉冲接口以及任一其他接口，可以该非时间同步设备升级到时间同步设备。
发明内容
针对现有技术中存在的时间同步***非国产化以及可移植性较差等缺陷，本发明的目的是提供一种基于国产FPGA和uclinux操作***的时间同步装置，该时间同步装置解决了如下技术问题：
1)时间同步***基于国产FPGA平台，大幅提升时间同步***的国产化率。该FPGA采用ARM+FPGA构架，其中ARM负责运行uclinux操作***以及时间同步软件，FPGA负责以太网媒体访问控制和时间信息接口控制，从而实现从非时间同步设备到时间同步设备的平滑升级。
2)采用uclinux操作***来管理整个时间同步***的运行，大幅提高时间同步***的可移植性以及终端人机交互的友善性。
为实现上述目的，本发明是通过以下技术方案实现的。
一种基于国产FPGA和uclinux操作***的时间同步装置，包括FPGA核心处理电路和时间通信接口电路；其中：所述国产FPGA核心处理电路设有用于与终端设备相连进行信息交互的终端设备接口、用于与授时网络服务器相连获取时间信息从而校准本地***时间的授时网络服务器接口、用于与时间通信接口电路相连的时间信息接口；所述国产FPGA核心处理电路通过时间信息接口将校准后本地***时间信息传送至时间通信接口电路，并通过时间通信接口电路与非时间同步设备相连，将校准后本地***时间信息传送至非时间同步设备。
优选地，所述国产FPGA核心处理电路包括：国产FPGA芯片、DDR3内存颗粒、FPGA配置SPI-FLASH、以太网物理层PHY芯片以及串口终端接口芯片；其中：所述国产FPGA芯片和DDR3内存颗粒相连，用于给国产FPGA芯片的CPU提供内存；所述国产FPGA芯片和FPGA配置SPI-FLASH相连，用于完成国产FPGA芯片及其内嵌CPU的上电配置以及uclinux操作***镜像的存储；所述国产FPGA芯片与以太网物理层PHY芯片相连，并且通过设置于太网物理层PHY芯片上的授时网络服务器接口与授时网络服务器相连，进行时间同步信息的交互；所述国产FPGA芯片与串口终端接口芯片相连，并通过设置于串口终端接口芯片上的终端设备接口完成与终端设备的信息交互；所述时间信息接口设置于国产FPGA芯片上。
优选地，所述国产FPGA芯片采用ARM及FPGA组合架构，其中，ARM用于运行uclinux操作***、时间同步软件以及底层驱动；FPGA用于以太网媒体访问控制，并将校准后本地***时间信息传送给时间通信接口电路。
优选地，所述国产FPGA芯片的内嵌CPU采用Cortex-M3ARM核。
优选地，所述时间通信接口电路包括1PPS秒脉冲接口电路，还包括如下任一个或任多个其他接口电路：
-PCI接口电路；
-USB接口电路；
-UART接口电路；
-I2C接口电路；
所述非时间同步设备通过1PPS秒脉冲接口电路以及上述任一个或任多个其他接口电路接收校准后本地***时间信息。
与现有技术相比，本发明具有如下有益效果：
1、本发明采用国产FPGA芯片(例如京微雅格M7系列FPGA芯片)，具有独立自主产权，极大的提升了装置的自主可靠性。
2、本发明时间同步是基于uclinux操作***进行的；Uclinux是一种高度优化的嵌入式Linux版本，具有稳定、良好的移植性、优秀的网络功能、对各种文件***和标准API的支持；通过uclinux操作***对于串口终端设备的支持，可以非常便利的建立与终端设备的交互通信；通过uclinux操作***对于网络的支持，可以交容易的建立时间同步软件、网络通信、操作***内核与底层硬件的链路；通过uclinux对于标准API的支持，可以集成USB/I2C/UART/PCI等多种时间同步接口协议，任何非时钟同步设备只要支持上述任一接口，与本发明提供的时间同步装置相连，即可实现从非时钟同步设备到时钟同步设备的平滑升级；uclinnux操作***在结构上集成了标准linnux的多任务实现方式，能够同时处理终端通信任务、时间同步任务、网络通信任务以及时间通信任务。
3、本发明提升了时间同步***的可移植性，实现非时间同步设备到时间同步设备的平滑升级。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明提供的时间同步装置的结构框图。
图中：1为FPGA核心处理电路，2为时间通信接口电路，3为国产FPGA芯片，4为DDR3内存颗粒，5为FPGA配置SPI-FLASH，6为以太网物理层PHY芯片，7为串口终端接口芯片，8为PCI接口电路，9为USB接口电路，10为1PPS秒脉冲接口电路，11为UART接口电路，12为I2C接口电路。
具体实施方式
下面对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
实施例
本实施例提供了一种基于国产FPGA和uclinux操作***的时间同步装置，包括：国产FPGA核心处理电路以及时间通信接口电路，其中：国产FPGA核心处理电路与终端设备相连用于和终端设备进行信息交互；国产FPGA核心处理电路与授时网络服务器相连用于获取时间信息从而校准本地***时间；国产FPGA核心处理电路与时间通信接口电路相连，将校准后本地***时间信息传送至时间通信接口电路；时间通信接口电路和非时间同步设备相连，从而将***时间信息传送给非时间同步设备。
进一步地，所述的国产FPGA核心处理电路包括：国产FPGA芯片3，DDR3内存颗粒4，FPGA配置SPI-FLASH5，以太网物理层PHY芯片6，串口终端接口芯片7。其中：国产FPGA芯片3和DDR3内存颗粒4相连，给FPGA内嵌Cortex-M3ARM核提供内存。国产FPGA芯片3和SPI-FLASH5相连完成FPGA及其内嵌ARM的上电配置，以及uclinux操作***镜像的存储；国产FPGA芯片3与以太网物理层PHY6相连，并且通过PHY与时间同步服务器相连，进行时间同步信息的交互。国产FPGA芯片3与串口终端接口芯片7相连，完成与终端设备的信息交互。国产FPGA芯片3与时间通信接口电路相连，将校准后本地***时间信息传送至时间通信接口电路。
进一步地，所述的时间通信接口电路包括：1PPS秒脉冲接口电路10以及PCI接口电路8、USB接口电路9、UART接口电路11和I2C接口电路12中的任一个或任多个。任何非时钟同步设备只要支持上述任一接口，与本国产化时间同步装置相连，即可实现从非时钟同步设备到时钟同步设备的平滑升级。
进一步地，所述的国产FPGA芯片采用ARM+FPGA架构，其中ARM负责运行uclinux操作***、时间同步软件以及底层驱动。FPGA负责以太网媒体访问控制，将时间信息传送给时间通信接口电路。
下面结合附图对本实施例进一步描述。
如图1所示，本实施例提供的时间同步装置，包括FPGA核心处理电路1，时间通信接口电路2。
FPGA核心处理电路1包括：国产FPGA芯片3，DDR3内存颗粒4，FPGA配置SPI-FLASH5，以太网物理层PHY芯片6，串口终端接口芯片7。
国产FPGA芯片3可以采用京微雅格M7系列的FPGA芯片(CME-M7)，该芯片内嵌有Cortex-M3ARM核，并且有丰富的逻辑资源。在Cortex-M3ARM核中运行uclinux操作***，在uclinux操作***的基础上运行时间同步软件。uclinux操作***具有很好的可裁剪性，可以灵活的扩展时间同步接口，这大幅提升了时间同步***的可移植性。
国产FPGA芯片3与串口终端接口芯片7相连，完成与终端设备的信息交互。国产FPGA芯片3与以太网物理层PHY6相连，并且通过PHY与时间同步服务器相连，进行时间同步信息的交互。国产FPGA芯片3和DDR3内存颗粒4相连，给FPGA内嵌Cortex-M3ARM核提供内存。国产FPGA芯片3和SPI-FLASH5相连完成FPGA及其内嵌ARM的上电配置，以及ucliFnux操作***镜像的存储。
时间通信接口电路2包括：1PPS秒脉冲接口电路10以及PCI接口电路8、USB接口电路9、UART接口电路11和I2C接口电路12中的任一个或任多个。任何非时钟同步设备只要支持上述任一接口，与本实施例提供的时间同步装置相连，即可实现从非时钟同步设备到时钟同步设备的平滑升级。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (5)

1.一种基于国产FPGA和uclinuX操作***的时间同步装置，其特征在于，包括FPGA核心处理电路和时间通信接口电路；其中：所述国产FPGA核心处理电路设有用于与终端设备相连进行信息交互的终端设备接口、用于与授时网络服务器相连获取时间信息从而校准本地***时间的授时网络服务器接口、用于与时间通信接口电路相连的时间信息接口；所述国产FPGA核心处理电路通过时间信息接口将校准后本地***时间信息传送至时间通信接口电路，并通过时间通信接口电路与非时间同步设备相连，将校准后本地***时间信息传送至非时间同步设备。
2.根据权利要求1所述的基于国产FPGA和uclinuX操作***的时间同步装置，其特征在于，所述国产FPGA核心处理电路包括：国产FPGA芯片、DDR3内存颗粒、FPGA配置SPI-FLASH、以太网物理层PHY芯片以及串口终端接口芯片；其中：所述国产FPGA芯片和DDR3内存颗粒相连，用于给国产FPGA芯片的CPU提供内存；所述国产FPGA芯片和FPGA配置SPI-FLASH相连，用于完成国产FPGA芯片及其内嵌CPU的上电配置以及uclinux操作***镜像的存储；所述国产FPGA芯片与以太网物理层PHY芯片相连，并且通过设置于太网物理层PHY芯片上的授时网络服务器接口与授时网络服务器相连，进行时间同步信息的交互；所述国产FPGA芯片与串口终端接口芯片相连，并通过设置于串口终端接口芯片上的终端设备接口完成与终端设备的信息交互；所述时间信息接口设置于国产FPGA芯片上。
3.根据权利要求2所述的基于国产FPGA和uclinuX操作***的时间同步装置，其特征在于，所述国产FPGA芯片采用ARM及FPGA组合架构，其中，ARM用于运行uclinux操作***、时间同步软件以及底层驱动；FPGA用于以太网媒体访问控制，并将校准后本地***时间信息传送给时间通信接口电路。
4.根据权利要求2所述的基于国产FPGA和uclinuX操作***的时间同步装置，其特征在于，所述国产FPGA芯片的内嵌CPU采用Cortex-M3ARM核。
5.根据权利要求1所述的基于国产FPGA和uclinuX操作***的时间同步装置，其特征在于，所述时间通信接口电路包括1PPS秒脉冲接口电路，还包括如下任一个或任多个其他接口电路：
-PCI接口电路；
-USB接口电路；
-UART接口电路；
-I2C接口电路；
所述非时间同步设备通过1PPS秒脉冲接口电路以及上述任一个或任多个其他接口电路接收校准后本地***时间信息。
CN201510895129.8A 2015-12-07 2015-12-07 基于国产FPGA和uclinux操作***的时间同步装置 Pending CN105515709A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510895129.8A CN105515709A (zh) 2015-12-07 2015-12-07 基于国产FPGA和uclinux操作***的时间同步装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510895129.8A CN105515709A (zh) 2015-12-07 2015-12-07 基于国产FPGA和uclinux操作***的时间同步装置

Publications (1)

Publication Number Publication Date
CN105515709A true CN105515709A (zh) 2016-04-20

Family

ID=55723410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510895129.8A Pending CN105515709A (zh) 2015-12-07 2015-12-07 基于国产FPGA和uclinux操作***的时间同步装置

Country Status (1)

Country Link
CN (1) CN105515709A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108848187A (zh) * 2018-07-16 2018-11-20 郑州云海信息技术有限公司 一种建立通信连接的方法、装置、设备及可读存储介质
CN110096044A (zh) * 2019-05-24 2019-08-06 华润协鑫(北京)热电有限公司 一种实现燃气机组与余热机组控制***时钟一致的方法及***
CN113098881A (zh) * 2021-04-07 2021-07-09 中国人民解放军32039部队 时间同步装置及方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2831322Y (zh) * 2005-08-25 2006-10-25 南京德普达电子技术有限公司 嵌入式全彩led显示控制装置
CN101547083A (zh) * 2008-03-24 2009-09-30 杭州华三通信技术有限公司 时间同步装置、时间同步***和时间同步方法
CN101789627A (zh) * 2010-01-06 2010-07-28 江苏方天电力技术有限公司 高精度以太网对时装置
CN101977104A (zh) * 2010-11-13 2011-02-16 上海交通大学 基于ieee1588精确时钟同步协议***及其同步方法
CN202205050U (zh) * 2011-09-16 2012-04-25 国电南京自动化股份有限公司 一种电力***保护控制用核心板
CN102882671A (zh) * 2012-09-13 2013-01-16 武汉中元通信股份有限公司 基于北斗/gps时间信号的通信网络授时***
CN202978978U (zh) * 2012-09-13 2013-06-05 武汉中元通信股份有限公司 基于北斗/gps时间信号的通信网络授时***
CN104155997A (zh) * 2014-08-25 2014-11-19 哈尔滨工业大学 基于SmartFusion2的卫星姿轨控制***及其PID控制方法
US8904210B2 (en) * 2012-03-30 2014-12-02 Intel Corporation Visual indicator and adjustment of media and gaming attributes based on battery statistics
CN104572569A (zh) * 2015-01-21 2015-04-29 江苏微锐超算科技有限公司 基于arm和fpga的高性能计算节点及计算方法
CN104951334A (zh) * 2015-05-22 2015-09-30 中国电子科技集团公司第十研究所 FPGA双片QSPI flash的程序加载方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2831322Y (zh) * 2005-08-25 2006-10-25 南京德普达电子技术有限公司 嵌入式全彩led显示控制装置
CN101547083A (zh) * 2008-03-24 2009-09-30 杭州华三通信技术有限公司 时间同步装置、时间同步***和时间同步方法
CN101789627A (zh) * 2010-01-06 2010-07-28 江苏方天电力技术有限公司 高精度以太网对时装置
CN101977104A (zh) * 2010-11-13 2011-02-16 上海交通大学 基于ieee1588精确时钟同步协议***及其同步方法
CN202205050U (zh) * 2011-09-16 2012-04-25 国电南京自动化股份有限公司 一种电力***保护控制用核心板
US8904210B2 (en) * 2012-03-30 2014-12-02 Intel Corporation Visual indicator and adjustment of media and gaming attributes based on battery statistics
CN102882671A (zh) * 2012-09-13 2013-01-16 武汉中元通信股份有限公司 基于北斗/gps时间信号的通信网络授时***
CN202978978U (zh) * 2012-09-13 2013-06-05 武汉中元通信股份有限公司 基于北斗/gps时间信号的通信网络授时***
CN104155997A (zh) * 2014-08-25 2014-11-19 哈尔滨工业大学 基于SmartFusion2的卫星姿轨控制***及其PID控制方法
CN104572569A (zh) * 2015-01-21 2015-04-29 江苏微锐超算科技有限公司 基于arm和fpga的高性能计算节点及计算方法
CN104951334A (zh) * 2015-05-22 2015-09-30 中国电子科技集团公司第十研究所 FPGA双片QSPI flash的程序加载方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108848187A (zh) * 2018-07-16 2018-11-20 郑州云海信息技术有限公司 一种建立通信连接的方法、装置、设备及可读存储介质
CN108848187B (zh) * 2018-07-16 2021-03-16 苏州浪潮智能科技有限公司 一种建立通信连接的方法、装置、设备及可读存储介质
CN110096044A (zh) * 2019-05-24 2019-08-06 华润协鑫(北京)热电有限公司 一种实现燃气机组与余热机组控制***时钟一致的方法及***
CN113098881A (zh) * 2021-04-07 2021-07-09 中国人民解放军32039部队 时间同步装置及方法
CN113098881B (zh) * 2021-04-07 2022-05-31 中国人民解放军32039部队 时间同步装置及方法

Similar Documents

Publication Publication Date Title
US11609598B2 (en) Network card, time synchronization methods and devices, and computer storage media
CN103532652B (zh) 一种时间同步装置和方法
US11357005B2 (en) Integration of a Wi-Fi access point with a cellular radio unit
US8909969B2 (en) Method, apparatus, and system for performing time synchronization on PCIE devices
CN103248471B (zh) 基于ptp协议与反射内存网的时钟同步方法
CN103402140B (zh) 一种分布式ip视频解码器同步拼接上墙的方法和***
CN101330342B (zh) 一种用端口镜像实现时间同步协议的方法及其装置
CN103715766B (zh) 一种环网分布式母线保护同步方法
CN105515709A (zh) 基于国产FPGA和uclinux操作***的时间同步装置
US20170195076A1 (en) Clock Synchronization Method and Apparatus
JP2012074799A (ja) 通信システム及び通信インタフェース装置、並びに同期方法
CN107786293A (zh) 时间同步方法、主时钟设备、从时钟设备及时间同步***
CN102981169A (zh) 一种卫星导航信号模拟器的层次化结构及实现方法
CN109104763B (zh) 同步信号控制方法及装置
CN105049146A (zh) 大型plc***的精确时钟同步与对时方法
CN103957233A (zh) 基于处理器分核以及虚拟机的实时通信平台
CN102916758A (zh) 以太网时间同步装置和网络设备
CN103269263B (zh) 基于自定义的扩展时钟和通信总线的rs422/485时间码协议的时钟扩展输出装置和方法
CN205050133U (zh) 嵌入式***中的时统***
CN108983036B (zh) 一种基于电子式互感器的行波测距***
CN103412785B (zh) 一种多速率遥测时间同步方法
CN102710356B (zh) 一种实时冗余主站数据同步方法
CN101257376A (zh) 一种实现单板间时间同步的方法
CN208143231U (zh) 时间同步装置
CN107241365A (zh) 一种云平台时间同步方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160420