CN105493241A - 第iii族氮化物半导体外延基板和第iii族氮化物半导体发光元件以及它们的制造方法 - Google Patents

第iii族氮化物半导体外延基板和第iii族氮化物半导体发光元件以及它们的制造方法 Download PDF

Info

Publication number
CN105493241A
CN105493241A CN201480044414.2A CN201480044414A CN105493241A CN 105493241 A CN105493241 A CN 105493241A CN 201480044414 A CN201480044414 A CN 201480044414A CN 105493241 A CN105493241 A CN 105493241A
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
thickness
layer
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480044414.2A
Other languages
English (en)
Other versions
CN105493241B (zh
Inventor
岩田雅年
大鹿嘉和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN105493241A publication Critical patent/CN105493241A/zh
Application granted granted Critical
Publication of CN105493241B publication Critical patent/CN105493241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供抑制裂纹产生、EL光谱形状变为双峰的问题，并且表面平坦性更优异的第III族氮化物半导体外延基板和使用了它的第III族氮化物半导体以及它们的制造方法。按照本发明的第III族氮化物半导体外延基板(100)的特征在于，其具有：至少表面部分由AlN构成的基板(112)、在基板(112)上形成的非掺杂AlN层(114)、在非掺杂AlN层(114)上形成的Si掺杂AlN缓冲层(116)、和在Si掺杂AlN缓冲层(116)上形成的超晶格层叠体(120)，Si掺杂AlN缓冲层(116)具有2.0×1019/cm3以上的Si浓度，且厚度为4～10nm。

Description

第III族氮化物半导体外延基板和第III族氮化物半导体发光元件以及它们的制造方法
技术领域
本发明涉及第III族氮化物半导体外延基板和第III族氮化物半导体发光元件以及它们的制造方法。
背景技术
近年来，一般而言，由Al、Ga、In等与N的化合物构成的第III族氮化物半导体被广泛用于发光元件、电子装置用元件等。这样的装置的特性受第III族氮化物半导体的原子级别的表面平坦性影响大，因此需求用于使表面平坦性优异的第III族氮化物半导体生长的技术。
第III族氮化物半导体通过在由蓝宝石、SiC、Si或GaAs等构成的基板上外延生长来形成。但是，第III族氮化物半导体和这些基板的晶格常数、热膨胀系数较大不同。因此，在这些基板上使第III族氮化物半导体生长的情况下，由于晶格失配、热膨胀系数的差异等种种理由，基板上形成的第III族氮化物半导体的应变变大，难以得到原子级别优异的表面平坦性。因此可知，在基板上的GaN缓冲层掺杂高浓度的Si来形成高浓度Si掺杂GaN缓冲层，在其之上形成氮化物半导体层，由此能够减少位错。
例如，专利文献1公开了氮化物半导体，其具有基板、该基板上的Si浓度为4×1019cm-3以上的Si掺杂GaN缓冲层、和该Si掺杂GaN缓冲层上的利用外延生长法形成的具有单晶的结晶结构的氮化物半导体层。
现有技术文献
专利文献
专利文献1：日本特开2004-47764号公报
发明内容
发明要解决的问题
根据专利文献1，向基板掺杂高浓度的Si的结果、GaN的生长方式由通常的2维的生长方式变化为3维的岛状生长方式。其结果是：将Si掺杂GaN层的岛状结构通过氮化物半导体的生长来嵌入、使表面平坦化时，相对于基板表面沿垂直方向传播的位错的传播方向在嵌入生长的过程中在横方向变化，其结果为出现在最外表面的位错的密度大幅地减少。但是，近年来，第III族氮化物半导体需求更高的结晶性，因此，需求表面平坦性更优异的第III族氮化物半导体外延基板和使用了它的第III族氮化物半导体以及它们的制造方法。
近年，已知通过使由AlN构成的缓冲层介于基板上，能得到可以形成具有更高结晶性的第III族氮化物半导体的第III族氮化物半导体外延基板。但是已知：与专利文献1公开的向GaN层掺杂Si相比，向由AlN构成的缓冲层掺杂Si(以下，将掺杂了Si的由AlN组成构成的缓冲层称为“Si掺杂AlN缓冲层”)时，即使是少量的Si掺杂，因Si掺杂AlN缓冲层表面而产生陡峭的凹凸面，以往避免Si掺杂。但是根据本发明人等研究发现，通过在基板上的非掺杂AlN层、在该非掺杂AlN层上的具有2.0×1019/cm3以上的Si浓度且厚度为4nm以上的Si掺杂AlN缓冲层、和在该Si掺杂AlN缓冲层上的超晶格层叠体，能够得到表面平坦性优异的第III族氮化物半导体外延基板。
以往就避免向AlN缓冲层的Si掺杂，不如通过进行大量的Si掺杂，使Si掺杂AlN缓冲层具有2.0×1019/cm3以上的Si浓度且厚度设为4nm以上，由此提高原子级别的表面平坦性。但是，根据本发明人等进行的更深入的研究，在制作于如此得到的表面平坦性优异的第III族氮化物半导体外延基板上依次形成n型包层、活性层及p型包层(以下，将它们统称为“元件形成层”)而成的第III族氮化物半导体发光元件时，发现第III族氮化物半导体外延基板即使具有优异的表面平坦性，EL(电致发光，Electroluminescence)光谱形状有时也为双峰。此处，“双峰”是指在活性层发光的理论上的发光波长之外，在长波长侧也发现强发光的现象。EL光谱形状为双峰时，由于目的波长以外的能量消耗导致内部量子效率低，并且包含作为发光元件所必需的发光波长以外的波长成分，不能用作通常的发光元件。EL光谱形状为双峰，不适合作为发光元件。另外，发明人等进一步研究发现，根据Si浓度与Si掺杂AlN缓冲层厚度的关系，有时在第III族氮化物半导体发光元件产生裂纹。此处，裂纹产生则是元件损坏的原因，因此有裂纹的第III族氮化物半导体发光元件作为发光元件是不适宜的。需要说明的是，“裂纹”是指不分割基板程度的裂缝、龟裂。
因此，本发明鉴于上述各课题，目的在于提供即使是基板上具有掺杂了Si的由AlN构成的缓冲层的情况下，也抑制裂纹产生、EL光谱形状为双峰的问题，并且表面平坦性优异的第III族氮化物半导体外延基板和使用了它的第III族氮化物半导体以及它们的制造方法。
用于解决问题的方案
本发明人等对向基板上的AlN层的Si掺杂条件进行深入研究，发现将Si掺杂AlN缓冲层的Si浓度设为2.0×1019/cm3、且将其厚度设为4～10nm，由此表面平坦性优异并且能够抑制上述裂纹和双峰，从而完成本发明。本发明是基于这样的见解而做出的，本发明的要旨构成如下所述。
(1)一种第III族氮化物半导体外延基板，其特征在于，其具有：至少表面部分由AlN构成的基板、在该基板上形成的非掺杂AlN层、在该非掺杂AlN层上形成的Si掺杂AlN缓冲层、和在该Si掺杂AlN缓冲层上形成的超晶格层叠体，
前述Si掺杂AlN缓冲层具有2.0×1019/cm3以上的Si浓度，且厚度为4～10nm。
(2)根据(1)所述的第III族氮化物半导体外延基板，其中，前述超晶格层叠体是在前述Si掺杂AlN缓冲层上层叠结晶生长方向的平均组成x为0.9<x≤1的高含Al层(AlxGa1-xN)，进而交替层叠n组结晶生长方向的平均组成y为0<y<x的低含Al层(AlyGa1-yN)与前述高含Al层(此处，n为满足4≤n≤10的整数)而成的，
从前述Si掺杂AlN缓冲层侧数第1层至第(n-2)层的前述低含Al层具有第1厚度，第(n-1)层的前述低含Al层具有比前述第1厚度更厚的第2厚度，第n层的前述低含Al层具有前述第2厚度以上的第3厚度。
(3)根据(2)所述的第III族氮化物半导体外延基板，其中，前述低含Al层为Al组成沿结晶生长方向减少的组成倾斜层。
(4)根据上述(2)或(3)所述的第III族氮化物半导体外延基板，其中，前述高含Al层为AlN层(x＝1)。
(5)根据上述(2)～(4)中任一项所述的第III族氮化物半导体外延基板，其中，前述第3厚度比前述第2厚度更厚。
(6)根据上述(2)～(5)中任一项所述的第III族氮化物半导体外延基板，其中，前述高含Al层具有相等厚度。
(7)一种第III族氮化物半导体发光元件，其具有上述(1)～(6)中任一项所述的第III族氮化物半导体外延基板、以及在该基板上依次具有的n型包层、活性层和p型包层。
(8)一种第III族氮化物半导体外延基板的制造方法，其特征在于，所述方法具有下述工序：在至少表面部分由AlN构成的基板上形成非掺杂AlN层的工序、在该非掺杂AlN层上形成Si掺杂AlN缓冲层的工序、和在该Si掺杂AlN缓冲层上形成超晶格层叠体的工序，
在形成前述Si掺杂AlN缓冲层的工序时，掺杂Si使得Si浓度达到2.0×1019/cm3以上，且将前述Si掺杂AlN缓冲层的厚度制成4～10nm。
(9)一种第III族氮化物半导体发光元件的制造方法，其具有在上述(8)所述的第III族氮化物半导体外延基板上进一步依次形成n型包层、活性层和p型包层的工序。
发明的效果
根据本发明，调节了向基板上的AlN层的Si掺杂条件，因此能够提供抑制裂纹产生、EL光谱形状为双峰的问题，且表面平坦性更优异的第III族氮化物半导体外延基板和使用了它的第III族氮化物半导体发光元件以及它们的制造方法。
附图说明
图1为按照本发明的一个实施方式的第III族氮化物半导体外延基板100的截面示意图。
图2为按照本发明的适宜的实施方式的第III族氮化物半导体外延基板200的截面示意图。
图3为图2的第III族氮化物半导体外延基板200中的第1层叠体221的放大图。
图4为按照本发明的一个实施方式的在第III族氮化物半导体外延基板100上设置元件形成层130而形成的第III族氮化物半导体发光元件150的一个例子。
图5为示出本发明的第III族氮化物半导体外延基板100的制造方法中，TMG(三甲基镓)和TMA(三甲基铝)的混合比的经时变化的一个例子的图。
图6为示出本发明的第III族氮化物半导体外延基板100的制造方法中，TMG和TMA的混合比的经时变化的一个例子的图。
图7为说明翘曲量(SORI)的定义的基板的截面示意图。
图8为示出实施例1(试行例1)所述的第III族氮化物半导体发光元件的倒易晶格映像的图。
图9为示出比较例3(试行例6)所述的第III族氮化物半导体发光元件的倒易晶格映像的图。
图10为示出实施例1(试行例1)所述的第III族氮化物半导体发光元件的EL光谱的谱图。
图11为示出比较例2(试行例5)所述的第III族氮化物半导体发光元件的EL光谱的谱图。
具体实施方式
以下，针对本发明的第III族氮化物半导体外延基板的实施方式，边参照附图边进行说明。需要说明的是，图1、图2、图3以及图4中，为了说明方便，与实际厚度的比例有所不同，将各层的厚度相对于基板夸张地示出。另外，图1、图2以及图4中，省略了超晶格层叠体120、220的层叠结构的一部分。进而，在同一构成要素中，原则上附以同一参考编号，省略说明。
此处，本说明书中在单纯地记作“AlGaN”的情况下，是指第III族元素(Al、Ga的总计)与N的化学组成比为1:1、且第III族元素Al与Ga的比率是不定的任意的化合物。通过记作“AlGaN”，不排除为AlN或GaN。另外，该化合物中的第III族元素中的Al组成的比率在结晶生长方向不变化的情况下，特别地称为“Al含有率”。需要说明的是，本发明中的由AlN构成的层和表面部分均为单晶的AlN层，例如不是以在900℃以下的低温下生长的多晶、无定形作为主体的AlN层。
如图1所示，本发明的一实施方式的第III族氮化物半导体外延基板100具有：至少表面部分由AlN构成的基板112、在该基板112上形成的非掺杂AlN层114、在该非掺杂AlN层114上形成的Si掺杂AlN缓冲层116、和在该Si掺杂AlN缓冲层116上形成的超晶格层叠体120。此处，重要的是：Si掺杂AlN缓冲层116具有2.0×1019/cm3以上的Si浓度，且其厚度(也称为“膜厚”)为4～10nm。
就至少表面部分由AlN构成的基板112而言，可列举出在由蓝宝石、SiC、Si、金刚石、Al等金属构成的基板上形成了AlN单晶的AlN模板基板、和基板整体为AlN的AlN单晶基板。斟酌各层的外延生长后的翘曲量等，可以适宜设定基板112厚度，例如为400～2000μm的范围内。
需要说明的是，本发明中使用的基板112的表面部分的AlN的结晶性良好，例如优选为利用X射线摇摆曲线衍射法(XRC；X-rayRockingCurve)的AlN的(102)面中的半值宽度为600秒以下的基板。作为位错密度，优选为1.0×109/cm2以下。通过使用位错少的基板，是为了抑制由于使用后述的Si掺杂AlN缓冲层116的情况下的过剩地位错产生导致的裂纹产生。
在至少表面部分由AlN构成的基板112上形成非掺杂AlN层114。该非掺杂AlN层114目的在于延续结晶性良好的基板的AlN的结晶性，厚度为10～50nm的范围内。需要说明的是，此处所说的“非掺杂”是指不主动地掺杂杂质，不排除由于装置原因、扩散等不可避免的杂质。具体而言，非掺杂可以定义成非不可避免的杂质的可形成p型或n型的杂质的杂质浓度为5.0×1016/cm3以下。此为LED等发光装置中无助于导电程度的浓度。
在非掺杂AlN层114上形成包含AlN组成、且具有2.0×1019/cm3以上的Si浓度的Si掺杂AlN缓冲层116。本说明书中，Si浓度是指将利用SIMS(二次离子质谱仪：SecondaryIon-microprobeMassSpectrometer)得到的杂质的检测强度的峰值换算成浓度的值。另外，Si掺杂AlN缓冲层116厚度为4～10nm。针对Si掺杂AlN缓冲层116具有2.0×1019/cm3以上的Si浓度的理由和将厚度设为4～10nm的理由，如后所述。
在Si掺杂AlN缓冲层116上形成超晶格层叠体120。该超晶格层叠体120通过具有德布罗意波长左右的膜厚的第1层、和与该第1层为不同组成且具有德布罗意波长左右的膜厚的第2层交替多层进行层叠来形成。该超晶格层叠体120可以抑制向第III族氮化物半导体外延基板的最表面的位错。
例如，可以在Si掺杂AlN缓冲层116上形成第1含Al层120A，进一步在其之上交替层叠多层Al组成不同的第2含Al层120B和第1含Al层120A来形成超晶格层叠体120。该情况下，超晶格层叠体120的最下层和最上层为第1含Al层120A。需要说明的是，本实施方式中，对超晶格层叠体120不要求导电性，因此第1含Al层120A与第2含Al层120B的至少一者为非掺杂层。例如，可以一者设为非掺杂层、一者设为掺杂了Mg等杂质的层。另外，也可以第1含Al层120A与第2含Al层120B这两者为非掺杂。并非要限定本实施方式的超晶格层叠体120，例如第1含Al层120A和第2含Al层120B可以设为Al的平均组成相互不同的AlGaN组成。例如，可以将第1含Al层120A的Al含有率设为比第2含Al层120B的Al的平均组成更高。需要说明的是，该超晶格层叠体120是在Si掺杂AlN缓冲层116的整面上形成的。
Si掺杂AlN缓冲层116具有2.0×1019/cm3以上的Si浓度，且其厚度为4～10nm，为按照本发明的一个实施方式的第III族氮化物半导体外延基板100的特别的特征构成。通过采用这样的构成，可以提供表面平坦性更优异的第III族氮化物半导体外延基板。
以下，将采用这样的构成的技术意义结合作用效果进行说明。本发明人等为了得到表面平坦性优异的第III族氮化物半导体外延基板，对至少表面部分由AlN构成的基板112上的缓冲层进行了种种研究。此处，如上所述，与向GaN层的Si掺杂相比，向AlN层的Si掺杂时在AlN层表面产生陡峭的凹凸面，因此以往就避免它。但是，根据本发明人等的研究，发现通过基板112、非掺杂AlN层114、Si掺杂AlN层116和超晶格层叠体120，可以得到表面平坦性优异的第III族氮化物半导体外延基板100，并进行了研究。即，发现了在基板112上形成由AlN构成的缓冲层(相当于非掺杂AlN层114和Si掺杂AlN缓冲层116)，对该缓冲层的靠近超晶格层叠体侧的表层部(相当于Si掺杂AlN缓冲层116)以2.0×1019/cm3以上的Si浓度进行Si掺杂、且将其厚度设为4nm以上，进而在形成超晶格层叠体120时，可以得到表面平坦性优异的第III族氮化物半导体外延基板。
实施例中，如后所述，根据本发明人等更详细的研究，即使将Si掺杂AlN缓冲层116的Si浓度设为不足2.0×1019/cm3时，第III族氮化物半导体外延基板也可以具有优异的表面平坦性。但是，Si浓度不足2.0×1019/cm3，例如为1.0×1019/cm3时，在制作于第III族氮化物半导体外延基板上形成元件形成层而成的第III族氮化物半导体发光元件的情况下，判明了EL光谱形状有呈双峰的倾向。因此，必需将Si掺杂AlN缓冲层116的Si浓度设为2.0×1019/cm3以上。
另一方面，即使Si掺杂AlN缓冲层116的Si浓度为2.0×1019/cm3以上，根据Si掺杂AlN缓冲层116厚度，也判明有产生由高浓度Si掺杂引起的裂纹的情况、EL光谱变为双峰的情况。根据本发明人等更详细的研究，即使Si掺杂AlN缓冲层116具有2.0×1019/cm3以上的Si浓度，厚度超过10nm时，存在以Si掺杂AlN缓冲层116全体计的Si掺杂量过剩、过度进行晶格弛豫、拉伸应变导致裂纹产生的倾向。另外，厚度不足4nm时，以Si掺杂AlN缓冲层116全体计的Si掺杂量不足，因此存在Si掺杂AlN缓冲层上产生的缺陷不全相互合并消失，而EL光谱形状变为双峰的倾向。另外也判明了，通过Si掺杂AlN缓冲层116具有2.0×1019/cm3以上的Si浓度，基板112与Si掺杂AlN缓冲层上生长的由第III族氮化物层构成的元件形成层之间产生应变的弛豫效果，因此能够降低第III族氮化物半导体外延基板的翘曲。
如此，本发明人等发现非掺杂AlN层114与超晶格层叠体120之间的Si掺杂AlN缓冲层116具有2.0×1019/cm3以上的Si浓度，且其厚度为4～10nm的情况下，能够达成本发明目的，从而完成本发明。另外，按照本发明的第III族氮化物半导体外延基板能够抑制使用了它的第III族氮化物半导体发光元件的裂纹产生，EL光谱能够形成正常的单峰(峰为一个)。
可以得到上述效果的理由在理论上尚不确定，本发明人等作以下考虑。向由AlN构成的缓冲层的Si掺杂有在缓冲层表面形成凹凸、破坏表面的作用，因此为了得到半导体外延基板，以往就避免它。可以认为在使用位错多的基板的情况下，使用Si掺杂AlN缓冲层时，位错变得过多、产生裂纹也是以往就避免它的理由。
使用位错多的基板的情况下，从基板贯通的位错多，因此面缺陷的合并消失也多，因此不能翘曲出大的凸部，结果为平坦的情况。另一方面判明了，使用位错少的基板的情况下，从基板贯通的位错少，即使产生面缺陷，该面缺陷残留而不消失，形成大的凸部。因此发现，将Si浓度设为2.0×1019/cm3以上时，不如将高浓度的层以适宜的厚度***，由此在形成大的凸部前使面缺陷消失，可以得到优异的表面平坦性，并且能够进一步降低翘曲。
本发明不受理论束缚，但可以认为本实施方式的第III族氮化物半导体外延基板100根据上述那样的作用能够实现优异的表面平坦性，即使使用该第III族氮化物半导体外延基板100制作第III族氮化物半导体发光元件，也能够抑制裂纹的产生、且能将EL光谱形状作成正常。进而，能够降低第III族氮化物半导体外延基板的翘曲。
按照本发明适宜的实施方式的第III族氮化物半导体外延基板200中，超晶格层叠体220优选在AlN缓冲层216上将结晶生长方向的平均组成x为0.9<x≤1的高含Al层(AlxGa1-xN)、和结晶生长方向的平均组成y为0<y<x的低含Al层(AlyGa1-yN)的2种Al平均组成的AlGaN层交替层叠而成。该情况下，优选的是：从AlN缓冲层侧数第1层至第(n-2)层的低含Al层具有第1厚度，第(n-1)层的低含Al层具有比第1厚度更厚的第2厚度，第n层的低含Al层具有第2厚度以上的第3厚度。通过将n设为10以下，能够减少超晶格层叠体220的层叠数、还能降低第III族氮化物半导体外延基板200的翘曲量。
此处，超晶格层叠体220中，将由自AlN缓冲层216正上面的高含Al层、至从AlN缓冲层216侧数第(n-2)层高含Al层的层构成的层叠体称为“第1层叠体221”。该第1层叠体221中，将高含Al层记作高含Al层221A、将低含Al层记作低含Al层221B。另外，将第1层叠体221正上面的低含Al层记作低含Al层222B、将该低含Al层222B上的高含Al层记作高含Al层222A、将由低含Al层222B和高含Al层222A构成的层叠体称为“第2层叠体222”。进而，将第2层叠体222正上面的低含Al层记作低含Al层223B、将该低含Al层223B上的高含Al层记作高含Al层223A、将由低含Al层223B和高含Al层223A构成的层叠体称为“第3层叠体223”。即，低含Al层222B为从AlN缓冲层侧数第(n-1)层的低含Al层，具有第2厚度。另外，低含Al层223B为从AlN缓冲层侧数第n层的低含Al层，具有第3厚度。
以下，使用图2和图3，按照本发明适宜的实施方式说明超晶格层叠体220的细节。
优选在AlN缓冲层216上形成由已述的第1层叠体221、第2层叠体222、和第3层叠体223构成的超晶格层叠体220。该超晶格层叠体220，如上所述，优选将结晶生长方向的平均组成x为0.9<x≤1的高含Al层(AlxGa1-xN)与结晶生长方向的平均组成y为0<y<x的低含Al层(AlyGa1-yN)的2种的Al平均组成的AlGaN层交替层叠而成。此处，关于高含Al层的Al的平均组成x，为“AlxGa1 -xN(0.9<x≤1)”是指：Al组成在高含Al层内即使一定，也可以连续地或不连续地变化，在结晶生长方向的Al平均组成x为0.9<x≤1。低含Al层的Al平均组成y被记作“AlyGa1-yN(0<y<x≤1)”也是同样的含义。另外，高含Al层221A～223A优选具有相同的Al平均组成x。同样地，低含Al层221B～223B优选具有相同的Al平均组成y。
此处，关于超晶格层叠体220的层叠数，将除了AlN缓冲层216上的高含Al层之外，交替依次形成的低含Al层与高含Al层的层叠数记作n组(其中，n为满足4≤n≤10的整数)。使用上述n时，第1层叠体221可以通过在AlN缓冲层216上层叠1层高含Al层221A，进一步将低含Al层221B和高含Al层221A按此顺序交替层叠(n-2)组来形成。高含Al层221A的膜厚可以设为1～10nm左右。第1层叠体221中各个高含Al层221A可以在该范围内各自取任意的值。另一方面，为低含Al层221B的膜厚的第1厚度可以设为0.5～1.5nm左右，第1厚度优选在第1层叠体221中设为一定。第1层叠体221的总膜厚可以设为3～92nm左右。
第1层叠体221上的第2层叠体222中，优选将具有比第1厚度更厚的第2厚度的低含Al层222B、和高含Al层222A按此顺序1层层地层叠。高含Al层222A的膜厚可以设为1～10nm左右，可以设为与第1层叠体221的高含Al层221A的膜厚相同的膜厚、也可以不同。另一方面，低含Al层222B的膜厚(第2厚度)在与第1层叠体221的低含Al层221B的第1厚度相比，膜厚为厚这样的条件下，可以设为1.5～2.5nm左右。第2层叠体222的总膜厚可以设为2.5～12.5nm左右。
在第2层叠体222上形成将具有为第2厚度以上的第3厚度的低含Al层223B、和高含Al层223A按此顺序1层层地层叠而成的第3层叠体223。高含Al层223A的膜厚可以设为1～10nm左右、第1层叠体221的高含Al层221A的膜厚和/或第2层叠体的高含Al层222A可以设为相同的膜厚、也可以为不同。另一方面，低含Al层223B的膜厚(第3厚度)为第2层叠体222的低含Al层222B的膜厚(第2厚度)以上这样的条件下，可以设为1.5～3.5nm左右。换言之，与前述的第1厚度和第2厚度的关系不同，第2厚度与第3厚度可以为同一厚度，但如后所述，第3厚度更优选比第2厚度更厚。
此处，如上所述，将低含Al层和高含Al层交替层叠的组数n的上限优选设为10以下、减少总厚，由此能够对齐缺陷的产生位置、且能使缺陷之间相连而消失，其结果可促进第III族氮化物半导体外延基板200的平坦化。该交替层叠的组数n优选为5以上且7以下(5≤n≤7)、最优选为6(n＝6)。通过将n设为5以上，能松弛应力，通过将n设为7以下，能够更加减少缺陷。另外，通过将n设为6，最可以得到这些效果。需要说明的是，AlN缓冲层216上形成的高含Al层221A以后的低含Al层和高含Al层在例如交替层叠6组(n＝6)而形成超晶格层叠体220时，超晶格层叠体220的层叠组数称为“6.5组”。即，使用已述的n时，能将超晶格层叠体220的层叠组数记作(n+0.5)组。
超晶格层叠体220具有第1层叠体221、第2层叠体222以及第3层叠体223，且在以下说明交替层叠的组数n为已述的数值范围是适宜的理由的细节。
本发明人等为了更加降低第III族氮化物半导体外延基板200的翘曲，对在AlN缓冲层216上形成的超晶格层叠体220的层叠组数、比以往公知的层叠组数(例如，40.5组)减少了相当多而形成的情况下的表面平坦性进行了各种研究。将向AlN缓冲层216的Si掺杂的杂质浓度设为不足2.0×1019/cm3，超晶格层叠体220的层叠组数为4.5组、且未形成第2和第3层叠体的情况下，在超晶格层叠体220之上形成的n型接触层的表面形成无规高度的凹凸。与此相对，不改变Si掺杂的杂质浓度而进一步设置第2和第3层叠体、将超晶格层叠体220的层叠组数设为6.5组时，在超晶格层叠体220之上形成的n型接触层的表面上，虽然产生凹凸但该凸面的高度对齐。可以认为这是因为通过进一步设置第2和第3层叠体，仅残留在同一面产生的核。另外，通过将Si掺杂AlN缓冲层的Si浓度设为2.0×1019/cm3以上、将第1层叠体的层叠组数设为4.5组，进一步将第2和第3层叠体设置在超晶格层叠体220并将层叠组数设为6.5组时，超晶格层叠体220之上形成的n型接触层的表面变得没有凹凸，最上面的高度对齐。本发明人等认为这是因为通过将Si掺杂设为大量，面缺陷的产生源增加至饱和，其结果，将同一面作为产生起源的面缺陷在生长方向延伸时，基本所有邻接面缺陷之间合并消失。
此处，如上所述，向由AlN构成的缓冲层的Si掺杂有在缓冲层表面形成凹凸、破坏表面的作用，因此为了得到表面平坦性优异的半导体外延基板，以往就避免它。但是，如上所述，本发明人等关注通过设置第2和第3层叠体，在超晶格层叠体220的最上面仅形成同一高度的凹凸面。本发明人等发现：通过向AlN缓冲层216主动地大量地掺杂Si，使对齐了高度的凸面增加至饱和，由此即使是层叠组数为10.5组以下这样的情况下，也提高超晶格层叠体220的最上面的平坦性。另外，平坦性提高的同时，向AlN缓冲层216大量地掺杂Si，由此导入大量缺陷、应力降低，其结果降低翘曲。需要说明的是，本发明人等认为这是因为：如此，对于超晶格层叠体220的最上面的平坦性的对齐，在作为超晶格层叠体220仅形成第1层叠体时，位错无规地残留，通过形成与第1层叠体的低含Al层厚度不同的第2层叠体和第3层叠体，变得仅残留一定方向的位错，通过面缺陷的形成使应变松弛。
如此，通过设置包含各自具有第1、第2以及第3厚度的低含Al层221B～223B的超晶格层叠体220，能够得到实现了更优异的表面平坦性和更加降低翘曲的第III族氮化物半导体外延基板和第III族氮化物半导体发光元件，因此优选。
需要说明的是，根据本发明人等的研究，n为10以下的情况下，超晶格层叠体220中优选包含第2层叠体222和第3层叠体223这两者。可以认为这是因为比以往公知的层叠组数(例如，40.5组)的层叠组数相当少的情况(即，n为10以下的情况)中，通过设置2层以上比低含Al层221B的第1厚度的膜厚更厚的低含Al层，使位错变得容易仅向一定方向。
此处，上述适宜的实施方式中，更优选低含Al层223B的第3厚度比低含Al层222B的第2厚度更厚。与第2层叠体产生不同的应力，由此使位错的方向变化，能够更加期待位错的消失作用，能够得到表面平坦性更优异的第III族氮化物半导体外延基板10。
另外，高含Al层221A～223A通过具有相等的厚度，能够进一步得到应力松弛效果，因此优选。
另外，结晶生长方向的平均组成为0<y<x的AlyGa1-yN的低含Al层221B～223B优选设为使Al组成沿结晶生长方向减少的组成倾斜层。对该组成倾斜层，Al组成在结晶生长方向是一定的层称为“组成矩形层”。低含Al层221B～223B即使为组成倾斜层和组成矩形层中任一者，都可以得到本发明的效果。但是，因为以下的理由，低含Al层221B～223B更优选为组成倾斜层。
如上所述，组成倾斜层是将组成倾斜、使AlGaN中的Al组成沿结晶生长方向连续或不连续地减少的层。通过以沿结晶生长方向减少的方式使组成倾斜层的Al组成倾斜，低含Al层的热膨胀率接近组成倾斜层的基板212侧的面中为比较高的Al组成的基板的膨胀率。另一方面，上述组成倾斜层的结晶生长方向侧的面中为比较低的Al组成、在第III族氮化物半导体外延基板210上形成元件形成层的情况下，接近元件形成层的热膨胀率，因此能够降低翘曲量、且能够抑制裂纹产生。
作为组成倾斜层的组成，AlGaN中的Al组成的值在将接近至少表面部分由AlN构成的基板212侧设为y1、将结晶生长方向侧的面设为y2时，接近基板212侧优选为0.7≤y1≤x的范围、更优选为0.9≤y1≤x的范围，另外，结晶生长方向侧的面优选为0≤y2<0.3的范围、更优选为0≤y2<0.1的范围。这是由于，将y的值设为上述范围从y1向y2组成倾斜时，降低基板与组成倾斜层的晶格常数之差，结果能够使形成元件形成层时的结晶性提高。
需要说明的是，组成倾斜层的AlyGa1-yN的Al组成只要在结晶生长方向减小，则可以为连续也可以为不连续。另外，Al组成减小的比率可以为一定、也可以为不规则，均无妨。需要说明的是，由y1向y2连续地使组成变化的情况下，可以记作平均组成y＝(y1+y2)/2。
高含Al层可以为组成倾斜层、组成矩形层的任一者，优选为Al组成在结晶生长方向是一定的组成矩形层。另外，高含Al层221A～223A优选全部为AlN层(即，x＝1)。由此，与邻接的低含Al层的Al平均组成之差最大，所以应变缓冲效果最大。
需要说明的是，Si掺杂AlN缓冲层114、214的Si浓度为2.0×1019/cm3以上时，如上所述可以得到本发明的效果。但是，该杂质浓度更优选为不足8×1019/cm3。为8×1019/cm3以上时，AlN缓冲层引起的位错变得过量，所以出现产生裂纹的情况。
按照本发明的一个实施方式的第III族氮化物半导体外延基板100，例如可以用于发光元件、激光二极管、晶体管等任意的半导体元件。图4为使用按照本发明的第III族氮化物半导体外延基板100形成的第III族氮化物半导体发光元件150。
第III族氮化物半导体发光元件150特征在于，在第III族氮化物半导体外延基板100上依次具有n型包层133、活性层134和p型包层135。
例如，通过使用MOCVD法等已知的方法使外延生长，在超晶格层叠体120上进一步依次形成包含连接层131、n型接触层132、n型包层133、作为活性层的多量子阱层(MQW层)134、p型包层135和p型接触层136的元件形成层130。该元件形成层130的形成后，例如利用干蚀刻法使n型接触层132的一部分露出，通过在该露出的n型接触层132和p型接触层136之上分别配置n侧电极141和p侧电极142，能够形成卧式结构的第III族氮化物发光元件150。
第III族氮化物半导体发光元件150具有优异的表面平坦性，因此第III族氮化物半导体发光元件150结晶性高，另外能够抑制裂纹的产生、且EL光谱是正常的。
需要说明的是，本说明书中，构成高含Al层和低含Al层的“AlGaN”也可以包含其他第III族元素的B和/或In总计1％以下。另外，例如也可以包含Si、H、O、C、Mg、As、P等微量杂质，也可以部分主动地添加Mg杂质。需要说明的是，构成第III族氮化物层叠体的AlN等也同样地可以包含其他第III族元素总计1％以下。
另外，本说明书中，“一定”、“相等”、“相同”、“同一”等表现，并非严格地指数学意义上的相等，自不必说包含从制造工序上不可避免的误差、起到本发明的作用效果的范围内所允许的误差，该点在其他实施方式中也是同样的。作为这样的误差，将3％以内也设为包含在“一定”、“相等”、“相同”、“同一”中。
(第III族氮化物半导体外延基板的制造方法)
本发明的第III族氮化物半导体外延基板100的制造方法具有：在至少表面部分由AlN构成的基板112上形成非掺杂AlN层114的工序、在该非掺杂AlN层114上形成AlN缓冲层116的工序、和在该AlN缓冲层116上形成超晶格层叠体120的工序。此处，形成AlN缓冲层116的工序特征在于Si掺杂至2.0×1019/cm3以上的Si浓度，且将AlN缓冲层116厚度设为4～10nm。
另外，按照本发明的第III族氮化物半导体发光元件150的制造方法具有在该第III族氮化物半导体外延基板100上将进一步依次形成n型包层133、活性层134和p型包层135的工序。
进而，也可以形成已述的超晶格层叠体220来替换超晶格层叠体120。形成超晶格层叠体220的工序中，层叠结晶生长方向的平均组成x为0.9<x≤1的高含Al层(AlxGa1-xN)，进一步交替层叠n组(其中，n为满足4≤n≤10的整数)结晶生长方向的平均组成y为0<y<x的低含Al层(AlyGa1-yN)与前述高含Al层时，优选的是：将从AlN缓冲层216侧数由第1层至第(n-2)层的前述低含Al层厚度设为第1厚度、将第(n-1)层的前述低含Al层厚度设为比前述第1厚度更厚的第2厚度、将第n层的前述低含Al层厚度设为前述第2厚度以上的第3厚度。
作为本发明中的各层的外延生长方法，可以使用MOCVD法、MBE法等已知的方法。作为形成AlGaN时的原料气体，可列举出TMA(三甲基铝)、TMG(三甲基镓)、氨，膜中的Al组成的控制可以通过将TMA与TMG的混合比根据各层的生长阶段进行控制来进行。
即，各层中，将作为组成矩形层的Al组成设为一定的情况下，如图5所示，通过使TMA与TMG的混合比根据各层的生长阶段进行经时变化，能够控制Al组成。另外，只要控制外延生长时间，就能够任意地控制各层的膜厚。
另外，形成组成倾斜层的情况下，通过使TMG和TMA的混合比根据各层的外延生长时间进行经时变化，可以形成组成倾斜层。使用图6，说明将低含Al层的Al组成向结晶生长方向由1连续地减少至0.02时的实施方式。
首先，不流通TMG气体并将TMA的比率设为100％，形成AlN层(高含Al层)。之后，不变化TMA气体流量，开始流通TMG气体，将TMG气体的流量从0sccm在一定时间内使流量连续地增加至理论上Al组成为0.02(Ga组成为0.98)的TMG流量，由此形成使Al组成向结晶生长方向由1连续地减少至0.02的AlGaN组成倾斜层(低含Al层)(Al的平均组成为0.51)。此处，“理论上Al组成为0.02的TMG流量”，在使用的装置的结晶生长条件下，通过流通特定的TMA流量和TMG流量而变为特定的Al组成，是实验上预先确定的流量。此时，形成可以利用SIMS进行Al组成定量分析的充分厚度的层、确认TMA流量和TMG流量即可。需要说明的是，形成组成倾斜层时，TMA气体流量不必为一定的，配合目标Al组成使其变化也无妨。重复该操作，作为第1层叠体221，形成高含Al层与低含Al层交替层叠而成的层叠体(5层的AlN层和4层的AlGaN组成倾斜层)。此处，低含Al层厚度(第1厚度)在外延生长时间相等时全部相等。接着，进行作为第2层叠体222的AlGaN组成倾斜层和AlN层的形成。比第1层叠体时，降低TMG流量的单位时间的流量增加率，与此相对增加TMG流量的单位时间的流量增加率、并且将Al组成降低至0.02，由此形成比第1层叠体更厚的AlGaN组成倾斜层(低含Al层)。之后，将TMG流量设为0，形成AlN层(高含Al层)。例如，在第2层叠体222的形成时，将使TMG流量增加期间的外延生长时间设为第1层叠体的2倍的情况下，第2层叠体222中的低含Al层222B的膜厚(第2厚度)为第1层叠体221中的低含Al层221B的膜厚(第1厚度)的2倍。进而，作为第3层叠体223，比第2层叠体时，进一步降低TMG流量的单位时间的流量增加率、与此相对使TMG流量的单位时间的流量增加率增加、并且将Al组成降低至0.02，由此形成比第2层叠体更厚的AlGaN组成倾斜层(低含Al层)。之后，将TMG流量设为0，形成AlN层(高含Al层)。例如，将使第3层叠体223中的TMG流量增加期间的外延生长时间设为第1层叠体221的3倍的情况下，第3层叠体223中的低含Al层223B的膜厚(第3厚度)为第1层叠体221中的低含Al层21B的膜厚(第1厚度)的3倍。需要说明的是，使用图5和图6说明的组成矩形层和组成倾斜层的形成时，相对于TMA和TMG的氨的V/III比适宜地确定即可。
需要说明的是，外延生长后的Al组成、膜厚的评价可以使用光学反射率法、TEM-EDS、光致发光等已知的方法。需要说明的是，针对超晶格结构的数nm～数十nm的膜厚，使用根据TEM测定结果的值。需要说明的是，TEM与SIMS分析依赖EAG(EvansAnalyticalGroup)。
以下，使用实施例将本发明进一步详细地说明，但本发明不被以下的实施例任何限定。
实施例
(试行例1)
准备在蓝宝石基板(厚度：430μm)上形成非掺杂的AlN层(厚度：600nm、根据XRC(X射线摇摆曲线；X-rayRockingCurve)的AlN(102)面的半值宽度：242秒)的AlN模板基板。在该AlN模板基板上使用MOCVD法，在压力10kPa、温度1150℃下流通TMA：11.5sccm、NH3：575sccm形成厚度21.6nm的非掺杂的AlN层后，流通TMA：11.5sccm、NH3：575sccm、SiH4：50sccm，形成杂质浓度2.0×1019/cm3的Si掺杂了的厚度5.4nm的Si掺杂的AlN缓冲层。即，在AlN模板基板上形成非掺杂的AlN层和Si掺杂的AlN缓冲层。即，AlN模板基板上的非掺杂的AlN层和Si掺杂的AlN缓冲层的层厚之和为27nm时、Si掺杂的厚度为5.4nm。接着，在Si掺杂的AlN缓冲层上使构成超晶格层叠体的第1层叠体、第2层叠体以及第3层叠体依次外延生长。
第1层叠体中，使用作为高含Al层(AlxGa1-xN)的膜厚8nm的组成一定的AlN层(平均组成x＝1)。该高含Al层(AlxGa1-xN)的形成时，将TMA：11.5sccm、NH3：575sccm流动300秒。另外，作为低含Al层(AlyGa1-yN)，使用膜厚1nm、平均组成y＝0.51的组成倾斜层。该低含Al层(AlyGa1-yN)的形成时，边流通TMA：11.5sccm、NH3：575sccm，边将TMG的流量在10秒的外延生长时间期间从0sccm以一定比率增加至45sccm。可以认为低含Al层在理论上沿结晶生长方向Al组成连续地减少至1～0.02。第1层叠体中，在AlN缓冲层上由高含Al层起形成，之后，交替层叠4组低含Al层和高含Al层。将最初的高含Al层作为0.5组则数为4.5组。在第1层叠体接着形成第2层叠体时，除了将TMG的流量在20秒的外延生长时间期间从0sccm以一定比率增加至45sccm以外，与第1层叠体同样地，依次形成低含Al层(膜厚2nm，平均组成y＝0.51的组成倾斜层)和高含Al层(膜厚8nm，平均组成x＝1)。进而，作为在第2层叠体接着的第3层叠体，除了将TMG的流量在30秒的外延生长时间期间从0sccm以一定比率增加至45sccm以外，与第1层叠体同样地，依次形成低含Al层(膜厚3nm，平均组成y＝0.51的组成倾斜层)和高含Al层(膜厚8nm，平均组成x＝1)。即，本试行例中第1层叠体为4.5组、第2层叠体为1组、第3层叠体为1组，超晶格层叠体的层叠组数总计为6.5组，n＝6。
之后，在超晶格层叠体上进一步使作为连接层的非掺杂的AlGaN层(Al含有率：0.7、厚度：2400nm)和作为n型接触层的n型AlGaN层(Al含有率：0.6、厚度：1200nm)依次外延生长，制作实施例1所述的第III族氮化物半导体外延基板。
对该第III族氮化物半导体外延基板，使作为n型包层的n型AlGaN层(Al含有率：61％、膜厚：1200nm、掺杂物：Si)、活性层(AlGaN系MQW层、膜厚：74nm、阱层的Al含有率：41％)、作为p型包层的p型AlGaN层(Al含有率：75％、膜厚：20nm、掺杂物：Mg)、p型GaN接触层(膜厚：35nm、掺杂物：Mg)依次外延生长，制作使用了试行例1的第III族氮化物外延基板的倒装芯片型结构的第III族氮化物半导体发光元件。如上制作实施例1所述的第III族氮化物半导体发光元件。需要说明的是，制作该第III族氮化物半导体发光元件时，利用干蚀刻法使n型接触层的一部份露出，在该露出的n型接触层和p型接触层上分别配置n侧电极和p侧电极。
需要说明的是，作为上述各层的生长方法，使用作为原料使用了TMA(三甲基铝)、TMG(三甲基镓)、氨的MOCVD法。作为载气，使用氮气·氢气。另外，Si掺杂时使用SiH4(单硅烷)。各层的生长条件均设为压力10kPa、温度1150℃。另外，通过将TMA和TMG的供给比率使用图5和图6如上所述地控制，控制每层的Al组成比。
以下的试行例2～7中，AlN模板基板上的非掺杂的AlN层与Si掺杂的AlN缓冲层的层厚之和为27nm，进行将该层厚之和设为一定、且使Si掺杂的AlN层的厚度和Si浓度变化的试验。
(试行例2)
除了将Si掺杂AlN缓冲层的Si浓度变为4.0×1019/cm3以外，通过与试行例1同样的方法，制作实施例2所述的第III族氮化物半导体外延基板和第III族氮化物半导体发光元件。
(试行例3)
除了将Si掺杂AlN缓冲层的Si浓度变为1.2×1019/cm3以外，通过与试行例1同样的方法，制作比较例1所述的第III族氮化物半导体外延基板和第III族氮化物半导体发光元件。
(试行例4)
除了将非掺杂的AlN层设为18.9nm、将Si掺杂AlN缓冲层的膜厚变为8.1nm以外，通过与试行例2同样的方法，制作实施例3所述的第III族氮化物半导体外延基板和第III族氮化物半导体发光元件。
(试行例5)
除了将非掺杂的AlN层设为14.3nm、将Si掺杂AlN缓冲层的膜厚变为2.7nm以外，通过与试行例2同样的方法，制作比较例2所述的第III族氮化物半导体外延基板和第III族氮化物半导体发光元件。
(试行例6)
除了不形成非掺杂的AlN层、将Si掺杂AlN缓冲层的膜厚变为27nm以外，通过与试行例1同样的方法，制作比较例3所述的第III族氮化物半导体外延基板。
(试行例7)
除了不形成非掺杂的AlN层、将Si掺杂AlN缓冲层的膜厚变为27nm以外，通过与试行例3同样的方法，制作比较例4所述的第III族氮化物半导体外延基板和第III族氮化物半导体发光元件。
将以上的试行例1～7所述的第III族氮化物半导体外延基板的基板形成条件总结记入表1。
[表1]
(评价1：表面平坦性)
针对各试行例的第III族氮化物半导体外延基板，使用金属显微镜装置(NikonCorporation制)，取得n型接触层表面的表面图像，判定表面凹凸的有无。没有表面凹凸时，表示第III族氮化物半导体外延基板的表面平坦性优异。将结果示于表1。需要说明的是，表1中，有表面凹凸的记作×、没有表面凹凸的评价为○。
(评价2：基板的翘曲的测定)
针对各试行例的第III族氮化物半导体外延基板，使用利用光学干渉方式的翘曲测定装置(NidekCo.Ltd.制、FT-900)，将超晶格层叠体上的中间层和n型接触层的形成后的基板的翘曲量按照SEMI标准来测定。将结果示于表1。本发明中的“翘曲量”是按照SEMIM1-0302测定的。即，在非强制状态下进行测定，翘曲量为非吸着下全部测定点数据的最大值与最小值的差值。如图7所示，将基准面设为利用最小二乘法求出的假想平面时，翘曲量(SORI)以最大值A与最小值B的绝对值的和示出。需要说明的是，以往公知的第III族氮化物半导体外延基板为140μm左右。因此，将翘曲量不足100μm的试行例评价为○、将为100μm以上的试行例评价为×。
(评价3：裂纹)
针对各试行例的第III族氮化物半导体发光元件，使用金属显微镜(NikonCorporation制)，取得元件表面的表面图像，判定表面凹凸的有无，并判定裂纹产生的有无。将结果示于表1。需要说明的是，针对表1中裂纹的产生，如下所述进行评价。
◎：表面图像中不能确认裂纹的产生。
○：表面图像中可以部分确认裂纹的产生，但在实用上是能够允许的。
×：明显地产生了裂纹，不能允许。
此处，位于从基板外周起5mm以内的裂纹和位于与从基板外周起5mm相比更靠内侧的裂纹的直线的根数为5根以内的情况下，判定为实用上是能够允许的裂纹。
针对裂纹产生，为了更详细地说明，作为代表例，将测定试行例1(实施例1)和试行例6(比较例3)所述的第III族氮化物半导体发光元件的倒易晶格映像的结果分别示于图8和图9。需要说明的是，倒易晶格映像测定如下进行。使用具有10°的张角、0.006°的角度分辨率的1维检测器，将ω台(stage)移动指定角度，用1维检测器以10°宽度测定2θ的峰强度分布。接着，将ω台移动0.1°，用1维检测器以10°宽度再次测定2θ的峰强度分布。通过反复此操作，得到映射数据。需要说明的是，ω的测定角度范围是将31.5°～35.7°以0.01°间隔进行、2θ的测定角度范围是在104.5°～111.5°内进行。此处，图8和图9中，附以“1”的标记的部分表示AlN的峰、附以“2”的标记的部分表示非掺杂的AlGaN层(连接层)的峰、附以“3”的标记的部分表示n型AlGaN层(n型包层)的峰。需要说明的是，GaN组成的峰位于附以“9”的标记的部位。需要说明的是，图8、图9中添加了与AlN的a轴相干的线、和将相当于AlN与GaN的峰的部位用直线连结的理想的AlGaN的线。
试行例1(实施例1)所述的第III族氮化物半导体发光元件中，如图8所示，回复晶格常数、n型AlGaN层(“3”的部位)的峰接近AlGaN的直线、降低拉伸应变量的结果，可以认为抑制n型AlGaN层(n型包层)中的裂纹产生。另一方面，由图9可知，试行例6(比较例3)所述的第III族氮化物半导体发光元件中，n型AlGaN层(“3”的部位)的峰距AlGaN的直线较大偏离。可以认为这是为了延伸a轴、缩短c轴而增加拉伸应变量，是n型包层中的裂纹产生的原因。
(评价4：EL光谱形状)
针对各试行例的第III族氮化物半导体发光元件，对结晶生长面用金刚石笔画线，将粒状的铟物理地按压在使n型包层(n型AlGaN层)露出的点、和距该露出的点偏离1.5mm的点，成形2点。随后，制作将该2点分别制成n型和p型电极的简易的氮化物半导体元件。使探测器接触该发光元件的电极，使通电直流电流10mA后的光输出从基板的背面射出，通过光纤向多通道型分光器导光，测定EL光谱。将结果示于表1。表1中，将EL光谱中的发光峰为一个位于由活性层(发光层)的组成假设的峰波长的峰(凸部)，在其他波长即使有峰，发光强度也弱到可以无视的光谱记作“单峰”。另外，将发光峰的光谱中，出现下述两个峰的记作“双峰”：位于由活性层(发光层)的组成假设的峰波长的峰、位于距该峰波长偏离10nm以上的波长且发光强度不能无视的程度(例如假设的峰波长的强度的1/3以上)的峰。此处，将试行例1(实施例1)、试行例5(比较例2)所述的第III族氮化物半导体发光元件的EL光谱作为代表例分别示于图10、图11。试行例1(实施例1)中，EL光谱为单峰，如图10所示，由活性层的组成假设的峰波长285nm处出现1个峰。另一方面，试行例5(比较例2)中，EL光谱为双峰，如图11所示，在波长285nm的峰之外，在长波长侧出现波长339nm的峰。需要说明的是，针对发光强度，由图10和图11显然的是单峰比双峰的情况下强度优异。
满足本发明条件的试行例1、2、4(即，实施例1～3)所述的第III族氮化物半导体外延基板均具有优异的表面平坦性。另外，能够抑制第III族氮化物半导体发光元件的裂纹的产生、且EL光谱形状也示为单峰。进而，试行例1、2、4所述的第III族氮化物半导体外延基板与以往公知的第III族氮化物半导体外延基板相比，显示出降低的翘曲量。
另一方面，至少一个以上本发明条件未满足的试行例3、5～7(即，比较例1～4)所述的第III族氮化物半导体外延基板和第III族氮化物半导体发光元件的表面平坦性、翘曲、裂纹或EL光谱之中，不能满足至少1个以上的条件。
从这些结果出发，如下可知。
比较仅Si掺杂AlN层的Si浓度不同的试行例1～3时，Si浓度不足2.0×1019/cm3时，EL光谱的峰变为双峰。另外，即使对于虽与试行例1～3的厚度不同、但仅Si掺杂AlN层的Si浓度不同的试行例6、7进行比较，Si浓度不足2.0×1019/cm3时，EL光谱的峰也变为双峰。因此可知，Si浓度不足2.0×1019/cm3时，存在EL光谱的峰变为双峰的倾向。
另外，比较仅Si掺杂AlN层厚度不同的试行例2、4、5时，可知为了实现优异的表面平坦性，Si掺杂AlN层厚度必需为4nm以上。进而，比较仅Si掺杂AlN层厚度不同的试行例1、6时，可知为了抑制裂纹的产生，Si掺杂AlN层厚度必需为4nm以上且10nm以下。
产业上的可利用性
根据本发明，可以提供抑制裂纹产生、EL光谱形状变为双峰的问题，并且表面平坦性更优异的第III族氮化物半导体外延基板和使用了它的第III族氮化物半导体发光元件以及它们的制造方法。
附图标记说明
100，200第III族氮化物半导体外延基板
112，212基板(至少表面部分由AlN构成的基板)
114，214非掺杂AlN层
116，216Si掺杂AlN缓冲层
120，220超晶格层叠体
120A第1含Al层
120B第2含Al层
130元件形成层
131连接层
132n型接触层
133n型包层
134多量子阱层(MQW层)
135p型包层
136p型接触层
141n侧电极
142p侧电极
150第III族氮化物半导体发光元件
221第1层叠体
221A高含Al层(AlxGa1-xN)
221B低含Al层(AlyGa1-yN)
222第2层叠体
222A高含Al层(AlxGa1-xN)
222B低含Al层(AlyGa1-yN)
223第3层叠体
223A高含Al层(AlxGa1-xN)
223B低含Al层(AlyGa1-yN)

Claims (9)

1.一种第III族氮化物半导体外延基板，其特征在于，其具有：至少表面部分由AlN构成的基板、
在该基板上形成的非掺杂AlN层、
在该非掺杂AlN层上形成的Si掺杂AlN缓冲层、和
在该Si掺杂AlN缓冲层上形成的超晶格层叠体，
所述Si掺杂AlN缓冲层具有2.0×1019/cm3以上的Si浓度，且厚度为4～10nm。
2.根据权利要求1所述的第III族氮化物半导体外延基板，其中，所述超晶格层叠体是在所述Si掺杂AlN缓冲层上层叠结晶生长方向的平均组成x为0.9<x≤1的高含Al层即AlxGa1-xN，进而交替层叠n组结晶生长方向的平均组成y为0<y<x的低含Al层即AlyGa1-yN与所述高含Al层而成的，此处，n为满足4≤n≤10的整数，
从所述Si掺杂AlN缓冲层侧数第1层至第n-2层的所述低含Al层具有第1厚度，第n-1层的所述低含Al层具有比所述第1厚度更厚的第2厚度，第n层的所述低含Al层具有所述第2厚度以上的第3厚度。
3.根据权利要求2所述的第III族氮化物半导体外延基板，其中，所述低含Al层为Al组成沿结晶生长方向减少的组成倾斜层。
4.根据权利要求2或3所述的第III族氮化物半导体外延基板，其中，所述高含Al层为AlN层，即x＝1。
5.根据权利要求2～4中任一项所述的第III族氮化物半导体外延基板，其中，所述第3厚度比所述第2厚度更厚。
6.根据权利要求2～5中任一项所述的第III族氮化物半导体外延基板，其中，所述高含Al层具有相等的厚度。
7.一种第III族氮化物半导体发光元件，其具有权利要求1～6中任一项所述的第III族氮化物半导体外延基板、以及在该基板上依次具有的n型包层、活性层和p型包层。
8.一种第III族氮化物半导体外延基板的制造方法，其特征在于，所述方法具有下述工序：在至少表面部分由AlN构成的基板上形成非掺杂AlN层的工序、
在该非掺杂AlN层上形成Si掺杂AlN缓冲层的工序、和
在该Si掺杂AlN缓冲层上形成超晶格层叠体的工序，
在形成所述Si掺杂AlN缓冲层的工序时，掺杂Si使得Si浓度达到2.0×1019/cm3以上，且将所述Si掺杂AlN缓冲层的厚度制成4～10nm。
9.一种第III族氮化物半导体发光元件的制造方法，其具有在权利要求8所述的第III族氮化物半导体外延基板上进一步依次形成n型包层、活性层和p型包层的工序。
CN201480044414.2A 2013-08-09 2014-08-06 第iii族氮化物半导体外延基板和第iii族氮化物半导体发光元件以及它们的制造方法 Active CN105493241B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-166377 2013-08-09
JP2013166377A JP5698321B2 (ja) 2013-08-09 2013-08-09 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
PCT/JP2014/071351 WO2015020233A1 (ja) 2013-08-09 2014-08-06 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法

Publications (2)

Publication Number Publication Date
CN105493241A true CN105493241A (zh) 2016-04-13
CN105493241B CN105493241B (zh) 2017-10-24

Family

ID=52461552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480044414.2A Active CN105493241B (zh) 2013-08-09 2014-08-06 第iii族氮化物半导体外延基板和第iii族氮化物半导体发光元件以及它们的制造方法

Country Status (4)

Country Link
US (1) US9543469B2 (zh)
JP (1) JP5698321B2 (zh)
CN (1) CN105493241B (zh)
WO (1) WO2015020233A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591465A (zh) * 2016-07-08 2018-01-16 博尔博公司 具有重掺杂应变管理中间层的紫外线光发射装置
CN109417035A (zh) * 2016-06-27 2019-03-01 赛奥科思有限公司 氮化物半导体层叠物、氮化物半导体层叠物的制造方法、半导体层叠物的制造方法和半导体层叠物的检查方法
CN109638121A (zh) * 2018-12-19 2019-04-16 湘能华磊光电股份有限公司 4英寸led外延生长方法
CN111527587A (zh) * 2017-12-19 2020-08-11 胜高股份有限公司 第iii族氮化物半导体基板的制备方法
CN112242460A (zh) * 2020-09-29 2021-01-19 苏州紫灿科技有限公司 一种具有Si掺杂***层的AlN复合薄膜及其外延生长方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5698321B2 (ja) * 2013-08-09 2015-04-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
TWI577046B (zh) * 2014-12-23 2017-04-01 錼創科技股份有限公司 半導體發光元件及其製作方法
KR102237154B1 (ko) * 2015-02-25 2021-04-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
CN105374912B (zh) * 2015-10-28 2017-11-21 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN108886000A (zh) * 2016-02-26 2018-11-23 三垦电气株式会社 半导体基体以及半导体装置
KR102307011B1 (ko) * 2016-04-27 2021-10-01 스탠리 일렉트릭 컴퍼니, 리미티드 Iii족 질화물 적층체 및 iii족 질화물 발광 소자
JP6993843B2 (ja) * 2017-10-27 2022-01-14 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP7338166B2 (ja) * 2019-02-25 2023-09-05 日本電信電話株式会社 半導体装置
JP2020177965A (ja) * 2019-04-16 2020-10-29 日機装株式会社 窒化物半導体発光素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121682A1 (en) * 2001-12-03 2006-06-08 Cree, Inc. Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
US20060244011A1 (en) * 2005-04-29 2006-11-02 Saxler Adam W Binary group III-nitride based high electron mobility transistors and methods of fabricating same
US20090315046A1 (en) * 2006-08-18 2009-12-24 Hisayuki Miki Group-iii nitride compound semiconductor light-emitting device, method of manufacturing group-iii nitride compound semiconductor light-emitting device, and lamp
CN102511075A (zh) * 2010-02-16 2012-06-20 日本碍子株式会社 外延基板以及外延基板的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047764A (ja) 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
US8569794B2 (en) * 2008-03-13 2013-10-29 Toyoda Gosei Co., Ltd. Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
TWI413279B (zh) * 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
JP5514920B2 (ja) * 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
WO2013125126A1 (ja) * 2012-02-23 2013-08-29 日本碍子株式会社 半導体素子および半導体素子の製造方法
KR20140010587A (ko) * 2012-07-13 2014-01-27 삼성전자주식회사 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
JP5698321B2 (ja) * 2013-08-09 2015-04-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121682A1 (en) * 2001-12-03 2006-06-08 Cree, Inc. Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
US20060244011A1 (en) * 2005-04-29 2006-11-02 Saxler Adam W Binary group III-nitride based high electron mobility transistors and methods of fabricating same
US20090315046A1 (en) * 2006-08-18 2009-12-24 Hisayuki Miki Group-iii nitride compound semiconductor light-emitting device, method of manufacturing group-iii nitride compound semiconductor light-emitting device, and lamp
CN102511075A (zh) * 2010-02-16 2012-06-20 日本碍子株式会社 外延基板以及外延基板的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417035A (zh) * 2016-06-27 2019-03-01 赛奥科思有限公司 氮化物半导体层叠物、氮化物半导体层叠物的制造方法、半导体层叠物的制造方法和半导体层叠物的检查方法
CN107591465A (zh) * 2016-07-08 2018-01-16 博尔博公司 具有重掺杂应变管理中间层的紫外线光发射装置
CN107591465B (zh) * 2016-07-08 2019-07-23 博尔博公司 具有重掺杂应变管理中间层的紫外线光发射装置
CN111527587A (zh) * 2017-12-19 2020-08-11 胜高股份有限公司 第iii族氮化物半导体基板的制备方法
CN111527587B (zh) * 2017-12-19 2023-11-21 胜高股份有限公司 第iii族氮化物半导体基板的制备方法
CN109638121A (zh) * 2018-12-19 2019-04-16 湘能华磊光电股份有限公司 4英寸led外延生长方法
CN112242460A (zh) * 2020-09-29 2021-01-19 苏州紫灿科技有限公司 一种具有Si掺杂***层的AlN复合薄膜及其外延生长方法

Also Published As

Publication number Publication date
WO2015020233A1 (ja) 2015-02-12
JP2015035536A (ja) 2015-02-19
JP5698321B2 (ja) 2015-04-08
CN105493241B (zh) 2017-10-24
US20160172534A1 (en) 2016-06-16
US9543469B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
CN105493241A (zh) 第iii族氮化物半导体外延基板和第iii族氮化物半导体发光元件以及它们的制造方法
USRE48943E1 (en) Group III nitride heterostructure for optoelectronic device
CN103733449B (zh) 氮化物半导体紫外线发光元件
CN104919604B (zh) 氮化物半导体发光元件
US9029832B2 (en) Group III nitride semiconductor light-emitting device and method for producing the same
JP5042100B2 (ja) エピタキシャル成長用基板およびその製造方法ならびにｉｉｉ族窒化物半導体素子
US9601662B2 (en) Semiconductor light emitting device, nitride semiconductor layer, and method for forming nitride semiconductor layer
CN103460411A (zh) 氮化物半导体发光元件、光源及其制造方法
KR102054094B1 (ko) 템플릿, 질화물 반도체 자외선 발광 소자 및 템플릿의 제조 방법
CN103915534B (zh) 一种led外延片及其形成方法
CN103681794A (zh) 半导体晶片、半导体器件和用于制造氮化物半导体层的方法
US20120322189A1 (en) Method for producing a group iii nitride semiconductor light-emitting device
KR20070024238A (ko) 질화갈륨계 발광소자 및 제조방법
CN104885195B (zh) 晶体层叠结构体和发光元件
JP6033342B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2004048076A (ja) 半導体素子およびその製造方法
CN104716237B (zh) 一种GaN基LED外延片及其制备方法
TW202209699A (zh) 氮化物半導體紫外線發光元件
TW202218186A (zh) 氮化物半導體紫外線發光元件及其製造方法
TW202201814A (zh) 氮化物半導體紫外線發光元件
TW202201813A (zh) 氮化物半導體紫外線發光元件及其製造方法
JP6071044B2 (ja) 半導体発光素子及びその製造方法
KR101349604B1 (ko) 질화갈륨계 발광소자
US11018277B2 (en) Semiconductor layer sequence and method for producing a semiconductor layer sequence
Zhou et al. Epitaxial Growth of III-Nitride LEDs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant