CN103460411A - 氮化物半导体发光元件、光源及其制造方法 - Google Patents

氮化物半导体发光元件、光源及其制造方法 Download PDF

Info

Publication number
CN103460411A
CN103460411A CN201380000993.6A CN201380000993A CN103460411A CN 103460411 A CN103460411 A CN 103460411A CN 201380000993 A CN201380000993 A CN 201380000993A CN 103460411 A CN103460411 A CN 103460411A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
luminescent element
semiconductor luminescent
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201380000993.6A
Other languages
English (en)
Inventor
高桥邦方
加藤亮
吉田俊治
横川俊哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103460411A publication Critical patent/CN103460411A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明所公开的氮化物半导体发光元件是以非极性面为生长面的发光元件，GaN/InGaN多量子阱有源层（105）包括配置于InyGa1-yN（0＜y＜1）阱层（104）内的、InyGa1-yN（0＜y＜1）阱层（104）与GaN势垒层（103）之间的、或GaN势垒层（103）的InyGa1-yN（0＜y＜1）阱层（104）侧的区域的Si掺杂层（110），GaN势垒层（103）的生长方向一侧界面的Si浓度为0或低于Si掺杂层（110）的Si浓度。

Description

氮化物半导体发光元件、光源及其制造方法
技术领域
本发明涉及具备以非极性面为生长面的有源层（活性层）的氮化物半导体发光元件、具备该发光元件的光源和该发光元件的制造方法。背景技术
以GaN、AlN、InN以及它们的混晶为代表性的氮化物半导体，与GaAs类半导体相比，具有带隙能量（Eg）增大且为直接迁移型的半导体材料的特征，作为短波长发光元件的材料得到重视。其中，盛行氮化镓类化合物半导体（以下，称为GaN类半导体）的研究，蓝色发光二极管（LED）、绿色LED以及以GaN类半导体为材料的半导体激光器也已经实用化。
GaN类半导体具有六方晶的纤锌矿型晶体结构。图1示意性地表示GaN类半导体的单元晶格。AlaGabIncN（0≤a、b、c≤1，a+b+c=1）半导体的晶体通过将图1所示的Ga的一部分取代为Al和/或In得到。
图2表示用于以4指数标记（六方晶指数）表示纤锌矿型晶体结构的面所一般使用的4个基本矢量a1、a2、a3、c。基本矢量c在[0001]方向延伸，该方向称为“c轴”。
图3是表示纤锌矿型晶体结构的代表性的结晶面的示意图。图3（a）表示（0001）面、图3（b）表示（10-10）面、图3（c）表示（11-20）面，图3d表示（10-12）面。这里，表示密勒指数的括号内的树脂的左边带有的“-”表示“杠”。（0001）面、（10-10）面、（11-20）面和（10-12）面分别为c面、m面、a面和r面。c面为垂直于c轴的面，是在c轴方向具有极性的极性面。m面和a面是与c轴平行的“非极性面”。r面是“半极性面”。m面是（10-10）、（-1010）面、（1-100）面、（-1100）面、（01-10）面、（0-110）面的总称。
GaN类半导体发光元件，一般而言，在以c面为主面的GaN基板（氮化镓半导体基板）上层叠包括有源层的GaN类半导体层。GaN类半导体发光元件的有源层中，一般而言，使用In，通过增加其In组成比，能够使发光波长变长。
在c面上层叠有包括有源层的GaN类半导体层时，由于c面是极性面，所以在有源层内引起压电极化产生的内部电场，产生量子斯塔克效应，发光效率降低。
因此，近年来，为了避免压电极化的影响，提出了不在c面而在作为非极性面的m面上层叠GaN类半导体层。图4（a）是示意性地表示表面为m面的GaN类半导体层的截面（垂直于基板表面的截面）的晶体结构。Ga原子和氮原子在与m面平行的同一原子面上存在，所以在垂直于m面的方向不发生极化。此外，添加的In和Al位于Ga的配位点（site），取代Ga。即使Ga的至少一部分被In或Al取代，在垂直于m面的方向也不发生极化。
作为参考，在图4（b）中，示意性地表示表面为c面的GaN类半导体的截面（垂直于基板表面的截面）的晶体结构。Ga原子和氮原子不存在于与c面平行的同一原子面上。其结果，在垂直于c面的方向发生极化。
在专利文献1中，为了提供抑制压电电场的影响并且具有高的结晶品质的IIIA族氮化物半导体光元件，公开了提供一种IIIA族氮化物半导体光元件，其具备IIIA族氮化物半导体基板和量子阱结构的有源层，其中，IIIA族氮化物半导体基板具有相对于与在c轴方向延伸的基准轴Cx正交的基准平面Sc形成有限角度的主面，有源层包括设置于IIIA族氮化物半导体基板的主面上、由IIIA族氮化物半导体构成的阱层，和由IIIA族氮化物半导体构成的多个势垒层，主面显示半极性，有源层具有1×1017cm-3以上8×1017cm-3以下的氧浓度，多个势垒层中，在阱层的IIIA族氮化物半导体基板侧的与下部界面接触的上部界面附近区域中，以1×1017cm-3以上1×1019cm-3以下的浓度含有氧以外的n型杂质。
专利文献2中，为了维持有源层良好的结晶性并且充分排除压电电场的影响，从而提供发光效率优异的半导体元件，公开了使量子阱有源层的结构为势垒层无掺杂区域（In0.02Ga0.98N层）、阱层（无掺杂In0.2Ga0.8N层）和势垒层n型区域以该顺序形成的层叠结构。公开了势垒层n层区域的Si浓度为5×1018cm-3以下。
专利文献3中，公开了能够得到一种氮化物半导体元件，其在蓝宝石基板上层叠n-包层、MQW有源层、p-包层，并且对MQW有源层的势垒层实施倾斜掺杂，其结果，能够有效地降低因压缩应力产生的压电电场，发光效率高。
现有技术文献
专利文献
专利文献1：日本特开2011-23539号公报
专利文献2：日本特开2003-229645号公报
专利文献3：日本特开2000-332364号公报
发明内容
发明所要解决的课题
但是，上述的现有技术中，要求发光效率进一步提高。
本申请的不用于限定而仅用于例示的某实施方式，提供具有得到提高的发光效率的氮化物半导体发光元件。
用于解决课题的方法
某实施方式的氮化物半导体发光元件是具备以非极性面为生长面、具有阱层和配置于上述阱层之上的势垒层的有源层的氮化物半导体发光元件，上述阱层含有In，上述有源层包括配置于上述阱层内的、上述阱层与上述势垒层之间的、或上述势垒层内的上述阱层侧的区域的Si掺杂层，上述势垒层的生长方向一侧界面的Si浓度为0或低于上述Si掺杂层的Si浓度。
发明的效果
根据本发明的一个实施方式的氮化物半导体发光元件，能够提高发光效率。
附图说明
图1是示意性地表示GaN的单元晶格的立体图。
图2是表示纤锌矿型晶体结构的基本矢量a1、a2、a3、c的立体图。
图3（a）至（d）是表示纤锌矿型晶体结构的代表性的结晶面的示意图。
图4（a）是m面GaN类半导体的截面图，（b）是c面GaN类半导体的截面图。
图5是本发明的实施方式中独立供给TMI和TMG而形成的有源层的波长与添加SiH4期间的关系。
图6是表示以非极性面为主面的发光元件的发光强度与势垒层中Si掺杂浓度的关系的图。
图7（a）是示意性地表示本发明的实施方式中氮化镓类化合物半导体发光元件的结构的截面图，（b）是示意性地表示多量子阱有源层的结构的截面图。
图8是示意性地表示本发明的实施方式中氮化镓类化合物半导体发光元件的结构的截面图。
图9是表示制作本发明的实施方式中氮化镓类化合物半导体发光元件的有源层时的生长顺序的一例的示意图。
图10（a）是表示本发明的实施方式中在比较例（A）中制得的试样的电致发光图形的图，（b）是表示在实施例（B）中制得的试样的电致发光图形的图。
图11是表示本实施方式中制得的试样的二次离子质量分析SIMS得到的分析结果的图。
图12（a）是示意性地表示本发明的实施方式2中氮化镓类化合物半导体发光元件的结构的截面图，（b）是示意性地表示多量子阱有源层的结构的截面图。
图13是示意性地表示制作本发明的实施方式2中氮化镓类化合物半导体发光元件的有源层时的生长顺序的一例的示意图。
图14是表示白色光源的实施方式的截面图。
具体实施方式
本实施方式的某氮化物半导体发光元件，是具备以非极性面为生长面、具有阱层和配置于上述阱层之上的势垒层的有源层的氮化物半导体发光元件，上述阱层含有In，上述有源层包括配置于上述阱层内的、上述阱层与上述势垒层之间的、或上述势垒层内的上述阱层侧的区域的Si掺杂层，上述势垒层的生长方向一侧界面的Si浓度为0或低于上述Si掺杂层的Si浓度。
通过具有该结构，能够使发光效率提高。
上述阱层的厚度可以为3nm以上20nm以下。
上述阱层的In的组成比可以为5%以上30%以下。
上述阱层的厚度方向的In浓度的最大值与最小值之差可以为10%以下。
上述阱层可以由氮化镓类化合物半导体形成。
上述阱层可以在上述Si掺杂层以外的区域中含有n型杂质，上述n型杂质为硅、氧、锗和锡中的至少一种。
上述Si掺杂层的Si浓度可以高于上述势垒层的n型杂质的浓度。
上述Si掺杂层的厚度可以为上述势垒层的厚度的10%以下。
上述Si掺杂层的Si浓度可以低于上述阱层所含的In浓度。
上述Si掺杂层的Si的组成比可以低于0.1%。
上述Si掺杂层配置于上述势垒层的上述阱层侧的区域，上述Si掺杂层配置在从上述势垒层和上述阱层的界面起、上述势垒层的厚度的50%以下的范围。
上述Si掺杂层的厚度可以为0.3nm以上0.8nm以下。
上述Si掺杂层的厚度可以为上述势垒层的厚度的50%以下。
上述Si掺杂层可以存在于上述阱层内，上述Si掺杂层的In浓度可以低于上述阱层内的上述Si掺杂层以外的部分的In浓度的90%。
上述Si掺杂层可以将上述阱层分割为3nm以下的厚度。
上述Si掺杂层可以是在AlaInbGacN（0≤a≤1，0≤b＜1，0＜c≤1）中掺杂有Si的层。
上述阱层可以由AlxInyGazN（0≤x＜1，0＜y＜1，0＜z＜1）形成。
上述势垒层的厚度可以为7nm以上40nm以下。
上述有源层可以具有多量子阱结构。
上述有源层可以具有多个所述阱层和设置于各阱层之间的多个所述势垒层。
上述有源层的生长面的法线与m面的法线所形成的角度可以为5度以下。
本实施方式的某光源，可以具备本实施方式的氮化物半导体发光元件，和包含对从上述氮化物半导体发光元件辐射的光的波长进行转换的荧光物质的波长转换部。
本实施方式的某制造方法，包括：以非极性面为生长面，形成含有In的阱层的工序；和以上述非极性面为生长面，在上述阱层之上形成势垒层的工序，上述氮化物半导体发光元件的制造方法包括在形成上述阱层之后、形成上述势垒层之前，供给含有Si的原料形成Si掺杂层的工序，上述势垒层的生长方向一侧界面的Si浓度为0或者低于上述Si掺杂层的Si浓度。
本实施方式的其它制造方法，包括：以非极性面为生长面，形成含有In的阱层的工序；和以上述非极性面为生长面，在上述阱层之上形成势垒层的工序，在形成上述阱层的工序中，至少包括供给含有Si的原料形成Si掺杂层的工序。
在形成上述Si掺杂层的工序中，可以抑制或停止In供给。
本实施方式的其它制造方法，包括：以非极性面为生长面，形成含有In的阱层的工序；和以上述非极性面为生长面，在上述阱层之上形成势垒层的工序，形成上述势垒层的工序，包括通过供给含有Si的原料，在上述势垒层中的上述阱层侧的区域形成Si掺杂层的工序，上述势垒层的生长方向一侧界面的Si浓度为0或者低于上述Si掺杂层的Si浓度。
以下，说明本申请的发明人通过进行研究而得到的见解。
本申请的发明人发现，在形成以非极性面为生长面的阱层时，In的取入效率与c面相比极低，In组成的偏差变大，发光效率降低。因此，本发明的发明人为了提高In的取入效率、抑制In组成的偏差、提高发光效率，进行了各种研究。这些研究的结果发现，通过在有源层中添加作为n型掺杂物的一种的硅（Si），能够抑制In的蒸发或流出（漏出），能够抑制In组成的偏差。在以下具体记载研究的内容。
将作为构成InGaN层的IIIA族元素的In和Ga的原料气体隔开某间隔分别间歇地、独立地对生长炉内供给。通过反复进行该工序多次，在设置于生长炉内的以非极性面为主面的GaN基板上使期望厚度的InGaN层生长。作为In的原料气体，例如，使用三甲基铟（TMI）气体，作为Ga的原料气体，例如，使用三甲基镓（TMG）气体。作为构成InGaN层的VA族元素的氮源，例如，使用氨气（NH3）。接着，在InGaN层的生长中连续对生长炉内供给NH3气体。另外，作为Si源，例如，使用硅烷（SiH4）气体。另外，对于仅供给TMI气体期间（将该期间称为期间A）和仅供给TMG气体期间（将该期间称为期间B）的各个期间，与TMI气体或TMG气体的供给同时对生长炉内间歇地供给SiH4气体。将在期间A中供给SiH4而生长得到的InGaN层称为样品A，将在期间B中供给SiH4而生长得到的InGaN层称为样品B。样品A和样品B的制作，除了对生长炉供给SiH4气体的期间分别为期间A和期间B以外以完全相同的条件进行。另外，将在期间A和期间B的任一期间中均不供给SiH4而生长得到的InGaN层作为参照用样品。参照用样品除了不对生长炉供给SiH4气体以外以与样品A和样品B完全相同的条件进行。通过室温气氛气中的光致发光测定对样品A、样品B和参照用样品评价了发光波长。
在图5中表示对样品A和样品B以光致发光评价得到的发光波长的结果。此外，在该图中，为了进行比较，也表示了不供给SiH4的参照用样品的发光波长的测定结果。根据该结果可知，通过在仅供给Ga的期间的期间B中供给SiH4，InGaN层的发光波长变长。与不供给SiH4的参照样品相比，发光波长大约变长10nm。另一方面，可知，在仅供给In的期间A中供给SiH4时，相反地，发光波长比参照样品变短2nm左右。
根据这些结果，本发明的发明人发现，通过在Ga供给中添加作为Si源的SiH4，能够抑制在以非极性面为主面的基板上生长时的InGaN层表面被取入的In的蒸发引起的流出，即，能够提高向InGaN层的In取入效率。并且，发现在非极性面基板上的InGaN层生长时的In供给中添加作为Si源的SiH4，有时波长变短、In取入效率降低。这些Si添加引起的对In取入效率的效果的详细机制目前还不清楚，可以认为通过Si添加，生长界面层的变形得到缓和，从而抑制从InGaN层的In的蒸发引起的流出。可以认为，由于在如c面的极性面基板上生长的InGaN层本来的In的取入效率高，所以添加上述Si的效果不明显，但是由于在如m面这样的非极性面，In的取入效率低，所以Si的添加效果变得显著。
专利文献1中，公开了“在本发明的IIIA族氮化物半导体光元件中，有源层的势垒层在与阱层的IIIA族氮化物半导体基板侧的界面接触的界面附近区域中，以1×1017cm-3以上的浓度含有氧以外的n型杂质。由此，为了改善势垒层的形态，改善以与该界面附近区域接触的方式在该界面附近区域上外延生长的阱层的形态（Morphology），提高有源层整体的结晶品质”。但是，可以认为，即使在阱层的基板侧界面的附近使势垒层的Si掺杂浓度为高浓度，In的取入也不提高。反而在势垒层的生长中添加的SiH4，在InGaN阱层的生长开始时残留时，存在In的取入效率降低的可能性。
另外，专利文献1中公开了“本发明的IIIA族氮化物半导体光元件中，优选多个势垒层在与阱层的界面接触的界面附近区域中以1×1017cm-3以上1×1019cm-3以下的浓度含有氧以外的n型杂质。由此，势垒层在与阱层的界面接触的整个界面附近区域中，含有1×1017cm-3以上1×1019cm-3以下的浓度的氧以外的n型杂质。其结果，进一步改善势垒层的形态，所以也进一步改善有源层的各层的形态。其结果，元件的结晶品质进一步提高”。但是，通过使与阱层的整个界面的势垒层的Si掺杂浓度为高浓度，存在在阱层的基板侧的界面由于如上所述的残留Si的影响而使In的取入效率降低的可能性。因此，在专利文献1的结构中，存在在厚度方向中阱层内的In的组成不均匀分布的可能性。
专利文献2中，“为了良好地维持有源层的结晶性并且充分排除压电电场的影响，由此提供发光效率优异的半导体元件”，公开了“一种量子阱结构，其特征在于：上述势垒层包括掺杂有n型杂质的n型区域和不掺杂区域，上述n型区域的杂质浓度为5×1018cm-3以下，在上述不掺杂区域上形成上述阱层，在该阱层上形成上述n型区域”。
专利文献3中，为了“提供能够大幅降低压电电场效果、发光效率大的GaN类半导体元件”，公开了“一种氮化物半导体元件，其具备有源层和夹着该有源层的包层，该氮化物半导体晶体的最表面为氮面，在该氮化物半导体元件的多量子阱有源层的势垒层中以使得n包层侧的量较多的方式添加n型杂质”。
专利文献2、3的发明是以极性生长面为前提而降低由极性面产生的压电电场为课题，相对于此，本发明的实施方式中，以没有压电电场的影响的非极性面为前提，所以不产生专利文献2、3的发明的课题。另外，在以极性面为生长面时，由于InGaN有源层的形成时的In的取入效率高，所以也不产生本发明的课题。即，专利文献2、3的发明与本发明的实施方式，本质上的课题是不同的。
本发明的发明人关于势垒层的Si掺杂浓度进行了研究，得知了以下的内容。图6中表示以非极性面为主面的发光元件的发光强度与势垒层中Si掺杂浓度的关系。Si掺杂通过在势垒层生长中添加SiH4气体来进行，以在势垒层内成为均匀的Si掺杂浓度的方式生长。进行了评价的各发光元件的结构除了势垒层中的Si掺杂浓度以外完全相同。根据该图可知，势垒层的Si掺杂浓度为1.5×1018cm-3以下时，随着浓度的上升发光效率也上升，但是，如果势垒层的Si掺杂浓度超过1.5×1018cm-3时，发光强度降低。因此，通过使势垒层整体的Si浓度为最佳值，能够提高发光特性，但是还要求发光特性的进一步提高。另外，在势垒层中掺杂高浓度Si时，势垒层的结晶性下降，在势垒层上形成的InGaN阱层的结晶性也下降。
本发明的发明人进行了进一步的研究，结果发现，在阱层和势垒层周期性重复的量子阱结构中，在InGaN阱层形成之后立即形成高浓度的Si掺杂层，对于阱层的In的蒸发或流出的抑制特别有效。通过这样的结构，提高与生长面平行的方向和层厚方向的In组成，能够使发光元件的发光波长变长。这里，通过使Si掺杂层的厚度为合适的范围，能够防止在Si掺杂层之下形成的阱层的In的蒸发或流出，并且能够减轻在Si掺杂层之上形成的势垒层和阱层的结晶性的降低，提高内部量子效率和发光强度。
本发明的发明人的研究发现，通过使Si掺杂层为1原子层的厚度或0.3nm的厚度以上，能够进一步抑制从在Si掺杂层之下形成的阱层的In的蒸发或流出。另外，通过使Si掺杂层的厚度为势垒层的厚度的10%以下，进一步防止了在Si掺杂层之上形成的势垒层和阱层的结晶性的降低。
另外，即使不一定在InGaN阱层形成之后形成Si掺杂层，只要在势垒层的InGaN阱层侧的区域形成InGaN阱层，就能够抑制阱层的In的蒸发或流出。另外，在阱层内形成Si掺杂层，也能够抑制阱层的In的蒸发或流出。
即使在势垒层中含有Si、Mg等显示n型或p型的掺杂物，也能够得到上述效果。另外，对GaN类半导体发光元件以外的氮化物半导体发光元件，也可以说能够得到相同的效果。
（实施方式1）
以下，参照图7，边说明实施方式1的氮化物半导体发光元件。
如图7（a）所示，本实施方式的氮化物半导体发光元件具备以非极性面为生长面的GaN/InGaN多量子阱有源层105。GaN/InGaN多量子阱有源层105是具备含有In的InyGa1-yN（0＜y＜1）阱层104和配置于InyGa1-yN（0＜y＜1）阱层104之上的GaN势垒层103的GaN/InGaN多量子阱有源层105。
在图7（a）中，InyGa1-yN（0＜y＜1）阱层104和GaN势垒层103交替设置有多个。
如图7（b）所示，Si掺杂层110例如设置于InyGa1-yN（0＜y＜1）阱层104和GaN势垒层103之间。
如图8所示，Si掺杂层110可以配置于GaN势垒层103内的InyGa1-yN（0＜y＜1）阱层104侧的区域。这里，“GaN势垒层内的InyGa1-yN（0＜y＜1）阱层104侧的区域”，例如，是指在GaN势垒层103中，距InyGa1-yN（0＜y＜1）阱层104的界面的距离为GaN势垒层103的厚度50%以下的区域。
在本实施方式中，各个GaN势垒层103之中接近p型电极109侧的界面称为“生长方向一侧界面103a”。GaN势垒层103中生长方向一侧界面103a的Si浓度为0或者低于Si掺杂层110的Si浓度。在GaN势垒层103的生长方向一侧界面103a中，在没有有意地进行Si的供给时，有时也会发生从其它区域的Si的混入。另外，依赖于Si浓度的测定方法，在GaN势垒层103的生长方向一侧界面103a中有时观察到Si。此时，GaN势垒层103的生长方向一侧界面103a的Si浓度，例如为1015cm-3以下。
Si掺杂层110中，Si的组成比例如可以为0.0001%以上、低于0.1%。通过使Si的组成比0.0001%以上，具有抑制阱层的In的蒸发或流出的效果。通过Si的组成比低于0.1%，能够抑制GaN势垒层内的缺陷的发生。
Si掺杂层110的Si浓度可以低于InyGa1-yN（0＜y＜1）阱层104的In浓度。此时，即使是Si浓度低于In浓度的Si掺杂层，通过实验确认了通过阱层界面的变形缓和的效果，抑制从阱层的In的蒸发引起的流出。
根据本实施方式，通过形成Si掺杂层110，能够使InyGa1-yN（0＜y＜1）阱层104的厚度方向的In浓度最大值与最小值之差为10%以下。
接着，说明本发明实施方式的氮化物半导体发光元件的制造方法。
作为本实施方式中使用的结晶生长用的基板101，使用了非极性面的m面GaN基板。作为基板101，可以是在表面形成有m面GaN层的m面SiC基板、形成有m面GaN层的r面蓝宝石基板或m面蓝宝石基板。最重要的点在于，有源层为m面氮化物类半导体层。
此外，本发明中，“m面”包括在±5°的范围内从m面（不发生倾斜的m面）向规定方向倾斜的面。现实的m面半导体层的生长面，不需要相对于m面完全平行的面，可以从m面以规定的角度倾斜。倾斜角度以有源层主面的法线和m面的法线所形成的角度来规定。倾斜角度θ的绝对值只要是在c轴方向中5°以下、或1°以下的范围即可。另外，只要是在a轴方向中5°以下、或1°以下的范围即可。该倾斜为整体从m面倾斜，但也包括在微观上1～数原子层级别的高度的阶梯构成多个m面区域。因此，从m面以绝对值5°以下的角度倾斜的面，可以认为具有与m面同样的性质。
此外，如果倾斜角度θ的绝对值大于5°，则有时由于上述压电电场，内部量子效率降低。但是，即使将倾斜角度θ例如设定为5°时，由于制造时的偏差，现实的倾斜角度θ存在从5°错开±1°左右的可能性。完全排除这样的制造偏差是困难的，并且，该程度的微小的角度偏差也不妨碍本发明的实施方式的效果。此外，m面以外的非极性面也包括从该非极性面以±5°的范围内倾斜的面。
以GaN/InGaN多量子阱有源层105为代表的氮化镓类化合物半导体层的生长以MOCVD（Metal Organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀）法进行。作为生长前基板清洗，首先用缓冲氢氟酸溶液（BHF）清洗基板101，之后进行充分的水洗，进行干燥。基板101在清洗后，尽量不接触空气，载置于MOCVD装置的反应室。此后，边仅供给作为氮源的氨气（NH3），边将基板加热到大致850℃，对基板表面进行清洁处理。
接着，供给三甲基镓（TMG）或三乙基镓（TEG），接着供给硅烷（SiH4），将基板加热到1100℃左右，堆积n-GaN层102。硅烷是作为n型掺杂物供给Si的原料气体。
接着，停止SiH4的供给，将基板的温度降温至低于800℃，堆积势垒层103。另外，开始供给三甲基铟（TMI），堆积InyGa1-yN（0＜y＜1）阱层104。InyGa1-yN（0＜y＜1）阱层104由氮化镓类化合物半导体形成。
本实施方式中，通过将GaN势垒层103和InyGa1-yN（0＜y＜1）阱层104以2周期以上交替堆积，形成作为发光部的GaN/InGaN多量子阱有源层105。为2周期以上是因为，InyGa1-yN（0＜y＜1）阱层104的数量多，则能够防止在大电流驱动时阱层内部的载流子密度过大，并且能够减少溢出有源层的载流子的数量，从而元件的特性变得良好。其中，一个有源层可以具有由两个GaN势垒层103夹着的单一InyGa1-yN（0＜y＜1）阱层104。另外，可以在n-GaN层102之上直接形成InyGa1-yN（0＜y＜1）阱层104，在InyGa1-yN（0＜y＜1）阱层104之上形成GaN势垒层103。此时，InyGa1-yN（0＜y＜1）阱层104和GaN势垒层103也可以分别逐个形成。
InyGa1-yN（0＜y＜1）阱层104可以调整生长时间来进行堆积，使得厚度为3nm以上20nm以下。厚度为3nm以上时，能够使用本实施方式的方法有效地抑制In的不均。另外，通过m面生长，能够抑制压电电场的影响，所以能够使阱层的厚度为6nm以上。由此，能够降低发光效率的降低。另外，通过使厚度为20nm以下，能够避免元件的大型化。
另外，可以调整生长时间来进行堆积，以使得隔着InyGa1-yN（0＜y＜1）阱层104的GaN势垒层103的厚度为6nm以上40nm以下。通过使厚度为6nm以上，能够更可靠地形成对InyGa1-yN（0＜y＜1）阱层104的阻挡。另外，通过使厚度为40nm以下，能够避免元件的大型化。
InyGa1-yN（0＜y＜1）阱层104的In的组成比为5%以上30%以下。In的组成比为5%以上时，通过使用本实施方式的方法，能够有效地抑制In的取入效果的降低。通过使In的组成比为30%以下，能够进一步抑制从长波长区域的发光元件的阱层的In的蒸发或流出。
本实施方式中，通过以下详细叙述的方法，在阱层104上和GaN势垒层103的界面附近形成Si掺杂层110。
以下，边参照图9，说明图7（a）、（b）所示的GaN/InGaN多量子阱有源层105的形成工艺的一例。图9表示本实施方式中形成的GaN/InGaN多量子阱层105的截面结构和有源层形成中的原料气体供给顺序的一例。图9的例子中，交替层叠三个GaN势垒层103和两个InyGa1-yN（0＜y＜1）阱层104。GaN势垒层103和InyGa1-yN（0＜y＜1）阱层104分别从图的左侧向右侧生长。图中的粗的箭头表示“层厚方向”。
本实施方式中，从结束阱层110的生长的时刻t1开始SiH4的供给，在Si掺杂层110的厚度从1原子层到3原子层之前的时刻（时刻t2），抑制或停止SiH4的供给。之后，形成GaN势垒层103。由此，得到图7（b）所示的结构。
此时，为了形成Si掺杂层110和GaN势垒层103，以适当的流量同时供给NH3气体和三甲基镓（TMG）。在形成GaN势垒层103时，也可以以适当的流量供给三甲基铟（TMI）。此时，势垒层的组成为InzGa1-zN（0<z<1）。势垒层中的In的组成比小于阱层中的In的组成比y。
此外，本实施方式中，不一定需要从阱层110的生长结束的时刻t1开始SiH4的供给。开始GaN势垒层103的生长之后，可以通过在经过某段时间之后开始SiH4的供给，来形成Si掺杂层110。此时，如图8所示，在GaN势垒层103内配置Si掺杂层110。
为了调整Si掺杂层110的Si浓度，调整了SiH4的供给量，例如可以通过抑制NH3或TMI的供给量，或者改变生长温度等其他的方法，来调整Si浓度。此外，图中，Si掺杂层110以明确的“层”记载，但是，在Si掺杂层110的界面中，Si浓度不需要一定以阶梯状变化。在GaN势垒层103的界面附近，存在Si浓度局部增加的部分，只要该部分在面内方向平行地延伸，则该部分为“Si掺杂层110”。
将Si掺杂层110以从1原子层到3原子层的厚度（0.3nm以上0.8nm以下）堆积之后，在时刻t2抑制或停止SiH4的供给，抑制时，直至GaN势垒层103的形成结束的时刻t3停止SiH4的供给。此后，在从时刻t3到时刻t4之间，通过供给NH3、TMI和TMG，形成所期望厚度的InyGa1-yN（0＜y＜1）阱层104。
多次反复进行这样的工序，顺次形成InyGa1-yN（0＜y＜1）阱层104、Si掺杂层110和GaN势垒层103。Si掺杂层110配置于InyGa1-yN（0＜y＜1）阱层104和GaN势垒层103之间，或者GaN势垒层103中的InyGa1-yN（0＜y＜1）阱层104侧的区域。
Si掺杂层110的厚度可以为GaN势垒层103的厚度的50%以下。此时，除了通过阱层界面的变形的缓和得到的从阱层的In的蒸发或流出的抑制以外，还能够抑制Si掺杂层厚而引起的GaN势垒层的结晶性的变差和缺陷的发生等。
GaN势垒层103中Si掺杂层110以外的区域可以含有n型杂质。该n型杂质，例如，可以为硅、氧、锗和锡中的至少一种。在GaN势垒层103中，在Si掺杂层110以外的区域中含有的n型杂质的浓度，例如为1×1016cm-3以上、1×1019cm-3以下。Si掺杂层110的Si浓度可以高于GaN势垒层103中Si掺杂层110以外的区域所含的n型杂质的浓度。由此，能够抑制向势垒层高浓度的Si掺杂引起的势垒层的结晶性的降低，能够更有效地抑制从阱层的In的蒸发或流出。
Si掺杂层110可以含有Al。例如，Si掺杂层110可以是在AlaInbGacN（0≤a≤1，0≤b＜1，0＜c≤1）层中掺杂有Si的层。
InyGa1-yN（0＜y＜1）阱层104可以含有Al。例如，InyGa1-yN（0＜y＜1）阱层104可以由AlxInyGazN（0≤x＜1，0＜y＜1，0＜z＜1）形成。
本实施方式中，通过上述方法，调整生长条件使得发光波长为450nm附近，制作了以3周期交替堆积有6nm的厚度的InGaN阱层和15nm的厚度的GaN势垒层的GaN/InGaN多量子阱有源层（A：比较例）。与此不同，制作了如下的GaN/InGaN多量子阱有源层（B：实施例）：作为GaN势垒层的厚度为15nm，是相同的，但在InGaN阱层上的界面附近，设置有0.8nm的厚度的Si掺杂层的结构的势垒层和6nm的厚度的InGaN阱层以3周期交替堆积。作为详细的生长条件，每个例子中，将生长温度750℃、生长压力300Torr、TMG供给流量33μmol/min、NH3供给流量0.8mol/min维持为一定，仅在InGaN阱层的堆积时以170μmol/min的流量供给TMI。
对于上述的比较例和实施例，进行光致发光（PL）测定。在图10中表示两者的PL的光谱。
以标准方法制作的比较例（A）中，峰波长为445nm、峰发光强度为380mV、光谱半宽值为37nm。比较例（A）中，形成在强度示出峰的波长以外的短波长侧具有别的峰的半宽值极大的PL光谱，为暗示在6nm的厚度的InGaN阱层中难以控制发光波长的结果。
相对于此，在阱层***Si掺杂层的实施例（B）中，峰波长为463nm、峰发光强度为660mV、光谱半宽值为32nm。实施例（B）中，与实施例（A）相比，波长约变长20nm，显示阱层中的In组成增加。并且，除了发光强度将近增大2倍，还得到双峰消失的单峰性的光谱，得到半宽值约减少5nm左右的结果。这是表示InyGa1-yN（0＜y＜1）阱层104中In组成的基板面内和层厚方向的均匀性提高的结果。根据本实施方式，能够防止发光光谱变宽（broad），也提高发光波长的成品率。
对由该实施例（B）生长得到的试样通过二次离子质量分析（SIMS）进行了Si浓度的深度方向分布的评价。在图11中表示SIMS图形。除了Si，将GaN分子作为测定元素。根据该图可知，在阱层和势垒层之间形成Si的掺杂浓度为约5×1018cm-3的Si掺杂层。但是，由于SIMS的测定分辨率（1nm左右）和敲除（Knocking）效果的影响，Si掺杂层的厚度比实际厚，另外，直至阱层的区域观察到Si掺杂层的存在。另外，在GaN分子的深度方向分布中，GaN浓度仅低于In组成分的区域相当于InGaN阱层。根据该深度方向分布可知，阱层中的In组成在深度方向均匀地形成。
这样，在本发明的实施方式中，通过在InyGa1-yN（0＜y＜1）阱层104和势垒层103之间或者在势垒层中的阱层104侧的区域（界面附近）形成Si掺杂层，对于降低在InyGa1-yN（0＜y＜1）阱层104的基板面内和层厚方向产生的In组成偏差是极其有效的。
再回到图7。
GaN/InGaN多量子阱有源层105的堆积之后，停止TMI的供给，在载体气体中添加氮，在开始氢的供给。接着，使生长温度上升至850℃～1000℃，供给三甲基铝（TMA），作为p型掺杂物的Mg的原料供给二茂镁（Cp2Mg），堆积p-AlGaN溢出抑制层106。接着，停止TMA的供给，堆积p-GaN层107。
对从反应室取出的基板，使用光刻等方法，使用蚀刻等方法仅除去p-GaN层107、p-AlGaN溢出抑制层106、GaN/InGaN多量子阱有源层105的规定区域，露出n-GaN层102的一部分。在n-GaN层102露出的区域形成以Ti/Al等构成的n侧电极108。另外，作为p侧电极109，使用由Pd/Pt构成的电极即可。
通过以上的过程，能够注入n型、p型各自的载流子，能够制作以本实施方式的制造方法制作的GaN/InGaN多量子阱有源层105中以所期望的波长发光的发光元件。
（实施方式2）
以下，参照图12，说明实施方式2的氮化物半导体发光元件。此外，本实施方式中对于实施方式1同样的内容，有时省略说明。
如图12（a）、（b）所示，本实施方式的氮化物半导体发光元件具备以非极性面为生长面的GaN/InGaN多量子阱有源层105。GaN/InGaN多量子阱有源层405是具备含有In的InyGa1-yN（0＜y＜1）阱层404和配置于InyGa1-yN（0＜y＜1）阱层404之上的GaN势垒层403的GaN/InGaN多量子阱有源层405。
如图12（a）、（b）所示，在InyGa1-yN（0＜y＜1）阱层404内，配置有Si掺杂层410。Si掺杂层410在一个InyGa1-yN（0＜y＜1）阱层404内设置两个，该两个Si掺杂层410将一个InyGa1-yN（0＜y＜1）阱层404例如分割为3nm以下的厚度。
此外，即使不对Si掺杂层410进行有意的In供给，依赖于测定装置的分辨率等，有时在Si掺杂层410中观测到In。此时，Si掺杂层410的In浓度，可以低于InyGa1-yN（0＜y＜1）阱层404内的Si掺杂层410以外的部分的In浓度的90%。由此，能够高效地抑制从阱层的In的蒸发或流出，能够使阱层内的In组成的深度方向分布更加均匀。
接着，说明本发明实施方式的氮化物半导体发光元件的制造方法。
本实施方式中使用的结晶生长用基板401使用了非极性面的m面GaN基板。作为基板401，可以是在表面形成有m面GaN层的m面SiC基板、形成有m面GaN层的r面蓝宝石基板或m面蓝宝石基板。有源层为m面氮化物类半导体层即可。
以GaN/InGaN多量子阱有源层405为代表的氮化镓类化合物半导体层的生长以MOCVD法进行。作为生长前基板清洗，首先用缓冲氢氟酸溶液（BHF）清洗基板401，之后进行充分的水洗，进行干燥。基板401在清洗后，尽量不接触空气，载置于MOCVD装置的反应室。此后，边仅供给作为氮源的氨气（NH3），边将基板加热到大致850℃，对基板表面进行清洁处理。
接着，供给三甲基镓（TMG）或三乙基镓（TEG），接着供给硅烷（SiH4），将基板加热到1100℃左右，堆积n-GaN层402。硅烷是作为n型掺杂物供给Si的原料气体。
接着，停止SiH4的供给，将基板的温度降温至低于800℃，堆积GaN势垒层403。另外，开始供给三甲基铟（TMI），堆积InyGa1-yN（0＜y＜1）阱层404。本实施方式中，GaN势垒层403和InyGa1-yN（0＜y＜1）阱层404通过以2周期以上交替堆积，形成作为发光部的GaN/InGaN多量子阱有源层405。
本实施方式中，通过以下详细叙述的方法，在InyGa1-yN（0＜y＜1）阱层404内形成Si掺杂层410。
以下，参照图13，说明GaN/InGaN多量子阱有源层405的形成工艺的一例。图13表示本实施方式中形成的GaN/InGaN多量子阱层405的截面结构和有源层形成中的原料气体供给顺序的一例。图13的例子中，交替层叠三个GaN势垒层403和两个InyGa1-yN（0＜y＜1）阱层404。GaN势垒层403和InyGa1-yN（0＜y＜1）阱层404分别从图13的左侧向右侧生长。图中的粗的箭头表示“层厚方向”。
本实施方式中，在堆积InyGa1-yN（0＜y＜1）阱层404时，供给NH3、TMG、三甲基铟（TMI）。形成所期望的厚度的阱层之后，在时刻t11，停止三甲基铟（TMI）的供给同时开始SiH4的供给，在Si掺杂层410的厚度从1原子层到3原子层之前的阶段（时刻t12），停止SiH4的供给，重新开始TMI的供给。此外，在图13中，Si掺杂层410以明确的“层”记载，但是，在Si掺杂层410的界面中，Si浓度不需要一定以阶梯状变化。在GaN势垒层403的界面附近，存在Si浓度局部增加的部分，只要该部分在面内方向平行地延伸，则该部分为“Si掺杂层410”。
将Si掺杂层410以从1原子层到3原子层的厚度（0.3nm以上0.8nm以下）堆积之后，在从时刻t13到时刻t14之间，通过供给NH3、TMI和TMG，形成所期望厚度的InyGa1-yN（0＜y＜1）阱层404。多次反复进行这样的工序，交替形成InyGa1-yN（0＜y＜1）阱层404和Si掺杂层410。
本实施方式中，通过上述方法，调整生长条件使得发光波长为450nm附近，制作了以3周期交替堆积有9nm的厚度的InGaN阱层和15nm的厚度的GaN势垒层的GaN/InGaN多量子阱有源层（C：比较例）。与此不同，制作了以3周期交替堆积有在InGaN阱层内以3nm间隔设置有0.8nm的厚度两个Si掺杂层的结构的阱层（作为厚度为10.6nm）和15nm的厚度的GaN势垒层的GaN/InGaN多量子阱有源层（D：实施例）。作为详细的生长条件，每个例子中，将生长温度750℃、生长压力300Torr、TMG供给流量33μmol/min、NH3供给流量0.8mol/min维持为一定，仅在InGaN阱层的堆积时以170μmol/min的流量供给TMI。
对以上述标准方法制作的比较例（C）和在阱层中***有Si掺杂层的实施例（D）进行了光致发光（PL）测定。其结果，与比较例（C）相比，实施例（D）中，得到峰波长约变长20nm左右、发光强度增强约2倍、半宽值约降低5nm的结果。这些结果显示，InyGa1-yN（0＜y＜1）阱层404中In组成的基板面内和层厚方向的均匀性提高。根据本实施方式，能够防止发光光谱变宽（broad），也提高发光波长的成品率。
再回到图12。
GaN/InGaN多量子阱有源层405的堆积之后，停止TMI的供给，在载体气体中添加氮，在开始氢的供给。接着，使生长温度上升至850℃～1000℃，供给三甲基铝（TMA），作为p型掺杂物的Mg的原料供给二茂镁（Cp2Mg），堆积p-AlGaN溢出抑制层406。接着，停止TMA的供给，堆积p-GaN层407。
对从反应室取出的基板，使用光刻等方法，使用蚀刻等方法仅除去p-GaN层407、p-AlGaN溢出抑制层406、GaN/InGaN多量子阱有源层405的规定区域，露出n-GaN层402的一部分。在n-GaN层402露出的区域形成以Ti/Al等构成的n侧电极108。另外，作为p侧电极409，使用由Pd/Pt构成的电极即可。
通过以上的过程，能够注入n型、p型各自的载流子，能够制作以本实施方式的制造方法制作的GaN/InGaN多量子阱有源层405中以所期望的波长发光的发光元件。
（实施方式3）
实施方式1、2的发光元件，可以直接作为光源使用。但是，实施方式1、2的发光元件如果与具备用于改变波长的荧光物质的树脂组合，可以作为扩大了波长带宽的光源（例如白色光源）合适地使用。
图14是表示这样的白色光源的一例的示意图。图14的光源200具备具有如图7所示的结构的发光元件100和分散有将从该发光元件100辐射的光的波长改变为更长波长的荧光体（例如YAG：YttriumAluminum Garnet，钇-铝石榴石）的树脂层210。发光元件100装载于在表面形成有配线图案的支承部件220之上，在支承部件220之上以包围发光元件100的方式配置有反射部件230。树脂层210以覆盖发光元件100的方式形成。
根据如上所述的实施方式1至3，在将氮化镓类化合物半导体等氮化物半导体以m面等非极性面为生长面形成时，也能够使高浓度的In在与生长面平行的方向和层厚方向均匀地分散。由此，能够发光波长的成品率优异地制作实现高的内部量子效率的阱层。
工业上的可利用性
本发明的一个方式的氮化物半导体发光元件和光源，例如，可以利用于照明装置等。
符号说明
101  基板
102  n-GaN基板
103  GaN势垒层
104  InyGa1-yN（0＜y＜1）阱层
105  GaN/InGaN多量子阱有源层
106  p-AlGaN溢出抑制层
107  p-GaN层
108  n侧电极
109  p侧电极
110  Si掺杂层
401  基板
401  结晶生长用基板
402  n-GaN层
403  GaN势垒层
405  GaN/InGaN多量子阱有源层
406  p-AlGaN溢出抑制层
407  p-GaN层
409  p侧电极
410  Si掺杂层

Claims (29)

1.一种氮化物半导体发光元件，其特征在于：
具备以非极性面为生长面、具有阱层和配置于所述阱层之上的势垒层的有源层，
所述阱层含有In，
所述有源层包括配置于所述阱层内的、所述阱层与所述势垒层之间的、或所述势垒层内的所述阱层侧的区域的Si掺杂层，
所述势垒层的生长方向一侧界面的Si浓度为0或低于所述Si掺杂层的Si浓度。
2.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述阱层的厚度为3nm以上。
3.如权利要求2所述的氮化物半导体发光元件，其特征在于：
所述阱层的厚度为20nm以下。
4.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述阱层的In的组成比为5%以上。
5.如权利要求4所述的氮化物半导体发光元件，其特征在于：
所述阱层的In的组成比为30%以下。
6.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述阱层的厚度方向的In浓度的最大值与最小值之差为10%以下。
7.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述阱层由氮化镓类化合物半导体形成。
8.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述势垒层在所述Si掺杂层以外的区域中含有n型杂质，所述n型杂质为硅、氧、锗和锡中的至少一种。
9.如权利要求8所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层的Si浓度高于所述势垒层的n型杂质的浓度。
10.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层的厚度为所述势垒层的厚度的10%以下。
11.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层的Si浓度低于所述阱层所含的In浓度。
12.如权利要求1～11中任一项所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层的Si的组成比低于0.1%。
13.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层配置于所述势垒层的所述阱层侧的区域，
所述Si掺杂层配置在从所述势垒层和所述阱层的界面起、所述势垒层的厚度的50%以下的范围。
14.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层的厚度为0.3nm以上。
15.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层的厚度为0.8nm以下。
16.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层的厚度为所述势垒层的厚度的50%以下。
17.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层存在于所述阱层内，
所述Si掺杂层的In浓度低于所述阱层内的所述Si掺杂层以外的部分的In浓度的90%。
18.如权利要求17所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层将所述阱层分割为3nm以下的厚度。
19.如权利要求17所述的氮化物半导体发光元件，其特征在于：
所述Si掺杂层是在AlaInbGacN中掺杂有Si的层，其中0≤a≤1，0≤b＜1，0＜c≤1。
20.如权利要求17所述的氮化物半导体发光元件，其特征在于：
所述阱层由AlxInyGazN形成，其中0≤x＜1，0＜y＜1，0＜z＜1。
21.如权利要求17所述的氮化物半导体发光元件，其特征在于：
所述势垒层的厚度为7nm以上40nm以下。
22.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述有源层具有多量子阱结构。
23.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述有源层具有多个所述阱层和设置于各阱层之间的多个所述势垒层。
24.如权利要求1所述的氮化物半导体发光元件，其特征在于：
所述有源层的生长面的法线与m面的法线所形成的角度为5度以下。
25.一种光源，其特征在于，具备：
权利要求1所述的氮化物半导体发光元件；和
包含对从所述氮化物半导体发光元件辐射的光的波长进行转换的荧光物质的波长转换部。
26.一种氮化物半导体发光元件的制造方法，其特征在于，包括：
以非极性面为生长面，形成含有In的阱层的工序；和
以所述非极性面为生长面，在所述阱层之上形成势垒层的工序，
所述氮化物半导体发光元件的制造方法包括在形成所述阱层之后、形成所述势垒层之前，供给含有Si的原料形成Si掺杂层的工序，
所述势垒层的生长方向一侧界面的Si浓度为0或者低于所述Si掺杂层的Si浓度。
27.一种氮化物半导体发光元件的制造方法，其特征在于，包括：
以非极性面为生长面，形成含有In的阱层的工序；和
以所述非极性面为生长面，在所述阱层之上形成势垒层的工序，
在形成所述阱层的工序中，至少包括供给含有Si的原料形成Si掺杂层的工序。
28.如权利要求27所述的氮化物半导体发光元件的制造方法，其特征在于：
在所述形成Si掺杂层的工序中，抑制或停止In供给。
29.一种氮化物半导体发光元件的制造方法，其特征在于，包括：
以非极性面为生长面，形成含有In的阱层的工序；和
以所述非极性面为生长面，在所述阱层之上形成势垒层的工序，
形成所述势垒层的工序，包括通过供给含有Si的原料，在所述势垒层中的所述阱层侧的区域形成Si掺杂层的工序，
所述势垒层的生长方向一侧界面的Si浓度为0或者低于所述Si掺杂层的Si浓度。
CN201380000993.6A 2012-03-05 2013-03-04 氮化物半导体发光元件、光源及其制造方法 Withdrawn CN103460411A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-048324 2012-03-05
JP2012048324 2012-03-05
PCT/JP2013/001290 WO2013132812A1 (ja) 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法

Publications (1)

Publication Number Publication Date
CN103460411A true CN103460411A (zh) 2013-12-18

Family

ID=49116308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380000993.6A Withdrawn CN103460411A (zh) 2012-03-05 2013-03-04 氮化物半导体发光元件、光源及其制造方法

Country Status (4)

Country Link
US (1) US8866127B2 (zh)
JP (1) JP5468709B2 (zh)
CN (1) CN103460411A (zh)
WO (1) WO2013132812A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201261A (zh) * 2014-09-10 2014-12-10 天津三安光电有限公司 一种发光二极管
CN106910803A (zh) * 2015-12-23 2017-06-30 比亚迪股份有限公司 发光二极管外延片及其制造方法
CN106935151A (zh) * 2017-02-28 2017-07-07 郑清团 晶圆级的微米‑纳米级半导体led显示屏及其制备方法
CN109524520A (zh) * 2018-12-28 2019-03-26 太原理工大学 一种高性能的绿光二极管多量子阱结构及其制备方法
CN112054101A (zh) * 2019-06-06 2020-12-08 日机装株式会社 氮化物半导体发光元件
CN114695610A (zh) * 2022-05-31 2022-07-01 江西兆驰半导体有限公司 一种GaN基LED外延片、外延生长方法及LED芯片
CN116995166A (zh) * 2023-09-26 2023-11-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600162B (zh) 2014-03-24 2016-01-27 上海卓霖半导体科技有限公司 基于lao衬底的非极性蓝光led外延片的制备方法
TW201545372A (zh) * 2014-05-30 2015-12-01 Mitsubishi Chem Corp 磊晶晶圓、半導體發光元件、發光裝置及磊晶晶圓之製造方法
US9985168B1 (en) 2014-11-18 2018-05-29 Cree, Inc. Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers
JP6645488B2 (ja) * 2017-11-09 2020-02-14 信越半導体株式会社 半導体型蛍光体
KR102432226B1 (ko) * 2017-12-01 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US11393948B2 (en) * 2018-08-31 2022-07-19 Creeled, Inc. Group III nitride LED structures with improved electrical performance
JP6955172B2 (ja) 2018-08-31 2021-10-27 日亜化学工業株式会社 窒化物半導体発光素子とその製造方法
JP6891865B2 (ja) * 2018-10-25 2021-06-18 日亜化学工業株式会社 発光素子
CN109545925B (zh) * 2018-11-26 2020-04-10 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制备方法
WO2020121794A1 (ja) * 2018-12-11 2020-06-18 パナソニックセミコンダクターソリューションズ株式会社 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes
US20210126164A1 (en) * 2019-10-29 2021-04-29 Facebook Technologies, Llc Red micro-led with dopants in active region
CN111525003B (zh) * 2020-05-09 2021-06-18 安徽中医药大学 一种在m面氮化镓基板上生长蓝色发光二极管的外延方法
KR20210146805A (ko) * 2020-05-27 2021-12-06 니치아 카가쿠 고교 가부시키가이샤 발광소자 및 발광소자의 제조 방법
JP7260807B2 (ja) * 2020-12-24 2023-04-19 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP7397348B2 (ja) * 2021-11-22 2023-12-13 日亜化学工業株式会社 発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955367B2 (ja) 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法
JP3438648B2 (ja) 1999-05-17 2003-08-18 松下電器産業株式会社 窒化物半導体素子
JP2003229645A (ja) 2002-01-31 2003-08-15 Nec Corp 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
JP4390433B2 (ja) * 2002-06-19 2009-12-24 シャープ株式会社 窒化物半導体レーザ及びその製造方法
KR101234783B1 (ko) 2006-07-13 2013-02-20 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2008235802A (ja) * 2007-03-23 2008-10-02 Rohm Co Ltd 発光装置
JP4539752B2 (ja) 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
WO2010053880A1 (en) * 2008-11-05 2010-05-14 The Regents Of The University Of California Thin p-type gallium nitride and aluminum gallium nitride electron-blocking layer free gallium nitride-based light emitting diodes
JP5143076B2 (ja) * 2009-04-09 2013-02-13 シャープ株式会社 窒化物半導体発光素子の製造方法
JP5381439B2 (ja) 2009-07-15 2014-01-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子
EP2461436B1 (en) * 2009-07-31 2020-05-27 Nichia Corporation Nitride-semiconductor laser diode
JP5234814B2 (ja) * 2009-08-28 2013-07-10 シャープ株式会社 窒化物半導体発光素子の製造方法
JP2011119374A (ja) 2009-12-02 2011-06-16 Sharp Corp 窒化物半導体素子及びその製造方法、並びに、半導体装置
WO2013015035A1 (ja) * 2011-07-26 2013-01-31 日亜化学工業株式会社 半導体発光素子

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201261A (zh) * 2014-09-10 2014-12-10 天津三安光电有限公司 一种发光二极管
WO2016037467A1 (zh) * 2014-09-10 2016-03-17 厦门市三安光电科技有限公司 一种发光二极管
CN106910803A (zh) * 2015-12-23 2017-06-30 比亚迪股份有限公司 发光二极管外延片及其制造方法
CN106935151A (zh) * 2017-02-28 2017-07-07 郑清团 晶圆级的微米‑纳米级半导体led显示屏及其制备方法
CN109524520A (zh) * 2018-12-28 2019-03-26 太原理工大学 一种高性能的绿光二极管多量子阱结构及其制备方法
CN109524520B (zh) * 2018-12-28 2023-10-13 太原理工大学 一种高性能的绿光二极管多量子阱结构及其制备方法
CN112054101A (zh) * 2019-06-06 2020-12-08 日机装株式会社 氮化物半导体发光元件
CN112054101B (zh) * 2019-06-06 2023-12-29 日机装株式会社 氮化物半导体发光元件
CN114695610A (zh) * 2022-05-31 2022-07-01 江西兆驰半导体有限公司 一种GaN基LED外延片、外延生长方法及LED芯片
CN114695610B (zh) * 2022-05-31 2023-02-28 江西兆驰半导体有限公司 一种GaN基LED外延片、外延生长方法及LED芯片
CN116995166A (zh) * 2023-09-26 2023-11-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116995166B (zh) * 2023-09-26 2023-12-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Also Published As

Publication number Publication date
JPWO2013132812A1 (ja) 2015-07-30
WO2013132812A1 (ja) 2013-09-12
US8866127B2 (en) 2014-10-21
US20140048771A1 (en) 2014-02-20
JP5468709B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
CN103460411A (zh) 氮化物半导体发光元件、光源及其制造方法
CN104919604B (zh) 氮化物半导体发光元件
KR100668351B1 (ko) 질화물계 발광소자 및 그 제조방법
CN102084504B (zh) 氮化物类半导体发光元件及其制造方法
US8048702B2 (en) Method of fabricating nitride-based semiconductor optical device
US8716048B2 (en) Light emitting device and method for manufacturing the same
JP2003037289A (ja) 低駆動電圧のｉｉｉ族窒化物発光素子
TW201011952A (en) Group iii nitride based semiconductor light emitting element and epitaxial wafer
CN102326267B (zh) 氮化物系半导体发光元件及其制造方法
CN102484180B (zh) 氮化镓系化合物半导体发光元件
US9318645B2 (en) Nitride semiconductor light-emitting element
CN102576786A (zh) 氮化镓系化合物半导体发光元件
CN102422391B (zh) 氮化物半导体元件的制造方法
US20120241753A1 (en) Semiconductor device and method for manufacturing same
KR101146024B1 (ko) ｐ형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법
US20150340562A1 (en) Light emitting device and method of fabricating the same
EP2418697A2 (en) Semiconductor light emitting device
WO2014196471A1 (ja) Ｓｉ基板上に成長した閃亜鉛鉱型（立方晶とも言う。）ＡｌｙＩｎｘＧａ１－ｙ－ｘＮ結晶（ｙ≧０、ｘ＞０）からなる母結晶にナノドット（「量子ドット」とも言う。）を有する活性領域及びこれを用いた発光デバイス（ＬＥＤ及びＬＤ）
CN101728244A (zh) 阻断半导体差排缺陷的方法
CN103003964A (zh) 氮化镓类化合物半导体发光元件和具有该发光元件的光源
CN101276864A (zh) 发光元件
KR20090070980A (ko) 질화물 반도체 발광 소자 및 그 제조 방법
KR20180126773A (ko) 버퍼층을 갖는 질화물계 반도체 발광 소자 및 그 형성 방법
KR102553985B1 (ko) Ⅲ족 질화물 반도체
KR101172091B1 (ko) 피형 질화물 반도체 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C04 Withdrawal of patent application after publication (patent law 2001)
WW01 Invention patent application withdrawn after publication

Application publication date: 20131218