CN105489616B - 显示基板及其制作方法和显示装置 - Google Patents

显示基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN105489616B
CN105489616B CN201610027413.8A CN201610027413A CN105489616B CN 105489616 B CN105489616 B CN 105489616B CN 201610027413 A CN201610027413 A CN 201610027413A CN 105489616 B CN105489616 B CN 105489616B
Authority
CN
China
Prior art keywords
connecting portion
electrode
pixel unit
connecting line
interconnecting piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610027413.8A
Other languages
English (en)
Other versions
CN105489616A (zh
Inventor
汪锐
邱海军
尚飞
金在光
李少茹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610027413.8A priority Critical patent/CN105489616B/zh
Publication of CN105489616A publication Critical patent/CN105489616A/zh
Priority to PCT/CN2016/091059 priority patent/WO2017121089A1/zh
Priority to US15/525,468 priority patent/US10199399B2/en
Application granted granted Critical
Publication of CN105489616B publication Critical patent/CN105489616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种显示基板及其制作方法和显示装置，上述显示基板中的像素单元包括：第一电极和与第一电极相连的第一连接部，第一连接部通过第一过孔连接至第一连接线；第一连接线与该像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连。根据本发明的技术方案，第一连接线通过第一过孔与第一连接部相连，进而与公共电极相连。由于第一连接线还用于连接该像素单元和之下的第一连接相连，从而连通了纵向像素单元中的公共电极。相对于现有技术中通过两个过孔以及两条连接线连通纵向像素单元中公共电极的方式，本发明只需要一个过孔，使得像素电极为过孔预留较少的区域即可，从而扩大了有效发光区域，进而提高了开口率。

Description

显示基板及其制作方法和显示装置
技术领域
本发明涉及显示技术领域，具体而言，涉及一种显示基板、一种显示装置和一种显示基板制作方法。
背景技术
现有技术的Triple Gate(三栅极)基板的制作流程如图1至图4所示，公共电极线6用于连接横向的公共电极，在公共电极线6上设置有第二连接部12，在公共电极的右下方设置有第三连接部13。在形成源漏电极层4之后可以在第二连接部12形成第二过孔20，在第三连接部13形成第三过孔30，进而在形成像素电极时，可以在第二过孔20处形成第二连接线53，用于将公共电极1与上方的公共电极相连，并在第三过孔30处形成第三连接线54，用于将公共电极1与下方的公共电极相连。
可见，上述结构需要两个过孔来连接纵向的公共电极，使得位于公共电极之上的像素电极需要为两个过孔留出空间，导致像素结构的开口率降低。
发明内容
本发明所要解决的技术问题是，如何提高像素结构的开口率。
为此目的，本发明提出了一种显示基板，包括多个像素单元，多个像素单元排列成矩阵，每个像素单元包括：
第一电极和与第一电极相连的第一连接部，所述第一连接部通过第一过孔连接至第一连接线；
所述第一连接线与该像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连。
优选地，所述像素单元还包括：
与第一电极相连的第二连接部和第三连接部；
第二连接部与该像素单元左侧像素单元中的第三连接部相连；
第三连接部与该像素单元右侧像素单元中的第二连接部相连。
优选地，所述第一连接部、第二连接部和第三连接部设置在同一层。
优选地，所述像素单元还包括：
基底，
其中，第一电极设置在所述基底之上；
栅线，设置在所述基底之上，所述第一连接部、第二连接部和第三连接部与所述栅线同层设置。
优选地，所述像素单元还包括：
源漏电极层，所述第一连接线与所述源漏电极层同层设置。
优选地，显示基板还包括：
第二电极，设置在源漏电极层之上，
其中，所述第一连接部和第一连接线设置在第二电极的配向混乱区域之下。
优选地，显示基板还包括：
钝化层，设置在所述源漏电极层之上，
其中，在所述钝化层中与所述第一连接部对应的位置设置有所述第一过孔，用于连通所述第一连接部和第一连接线；
遮挡金属，设置在所述钝化层之上与所述第一过孔对应的位置。
优选地，显示基板还包括：
栅绝缘层，设置在所述栅线之上，
其中，在所述栅绝缘层中与所述第一连接部对应的位置设置有所述第一过孔，用于连通所述第一连接部和第一连接线。
优选地，第二连接部与第一电极的左侧边相连，第三连接部与第一电极的右侧边相连。
本发明还提出了一种显示装置，包括上述显示基板。
本发明还提出了一种显示基板制作方法，包括：
在基底上形成第一电极；
在第一电极上形成与第一电极相连的第一连接部；
在第一连接部之上形成第一连接线，第一连接线与像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连，第一连接线通过第一过孔与所述第一连接部相连。
优选地，上述方法还包括：
在像素电极上形成与第一电极相连的第二连接部和第三连接部，
其中，第二连接部与左侧像素单元中的第三连接部相连；
第三连接部与右侧像素单元中的第二连接部相连。
优选地，在形成所述第一连接部时形成所述第二连接部和第三连接部。
优选地，上述方法还包括：
在基底上形成栅线，
其中，在形成所述栅线时形成所述第一连接部、第二连接部和第三连接部。
优选地，上述方法还包括：
在所述栅线之上形成源漏电极层，
其中，在形成所述源漏电极层时形成所述第一连接线。
优选地，上述方法还包括：
在源漏电极层之上形成具有配向混乱区域的第二电极，所述配向混乱区域位于所述第一连接部和第一连接线之上。
优选地，上述方法还包括：
在源漏电极层之上形成钝化层；
在所述钝化层中与所述第一连接部对应的位置形成所述第一过孔，以连通所述第一连接部和第一连接线；
在所述钝化层之上与所述第一过孔对应的位置形成遮挡金属。
优选地，上述方法还包括：
在所述栅线之上形成栅绝缘层；
在所述栅绝缘层中与所述第一连接部对应的位置形成所述第一过孔，以连通所述第一连接部和第一连接线。
根据上述技术方案，第一连接线通过第一过孔与第一连接部相连，进而与公共电极相连。由于第一连接线还用于连接该像素单元和之下的第一连接相连，从而连通了纵向像素单元中的公共电极。相对于现有技术中通过两个过孔以及两条连接线连通纵向像素单元中公共电极的方式，本实施例只需要一个过孔，使得像素电极为过孔预留较少的区域即可，从而扩大了有效发光区域，进而提高了开口率。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1至图4示出了现有技术中显示基板的制作流程示意图；
图5至图8示出了根据本发明一个实施例的显示基板的制作流程示意图；
附图标记说明：
1-第一电极/公共电极；11-第一连接部；12-第二连接部；13-第三连接部；2-第一连接线；3-栅线；4-源漏电极层；5-第二电极/像素电极；51-配向混乱区域；52-遮挡金属；53-第二连接线；54-第三连接线；6-公共电极线；10-第一过孔；20-第二过孔；30-第三过孔。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
如图5至8所示，根据本发明一个实施例的显示基板，包括多个像素单元，多个像素单元排列成矩阵，每个像素单元包括：
第一电极1和与第一电极1相连的第一连接部11，第一连接部11通过第一过孔10连接至第一连接线2；
第一连接线2与该像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连。
本发明中的显示基板，在第一电极为公共电极时，第二电极为像素电极，在第二电极为像素电极时，第一电极为公共电极。以下主要在第一电极为公共电极，第二电极为像素电极的情况下对本发明进行说明。
本实施例中第一连接线2通过第一过孔10与第一连接部11相连，进而与公共电极1相连。由于第一连接线2还用于连接该像素单元和之下的第一连接相连，从而连通了纵向像素单元中的公共电极。相对于现有技术中通过两个过孔20和30以及两条连接线53和54连通纵向像素单元中公共电极的方式，本实施例只需要一个过孔，使得像素电极5仅需为过孔预留较少的区域，从而扩大了有效发光区域，进而提高了开口率。
优选地，像素单元还包括：
与第一电极1相连的第二连接部12和第三连接部13；
第二连接部12与该像素单元左侧像素单元中的第三连接部相连；
第三连接部13与该像素单元右侧像素单元中的第二连接部相连。
本实施例通过第二连接部12和第三连接部13连接横向像素单元中的公共电极，相对于现有技术中通过一条公共电极线连接的方式，减少了布线面积，从而减少了用于遮挡布线的黑矩阵(BM)的面积，进而提升了开口率。根据本实施例，对于28HD的Triple Gate结构的显示基板，可以将开口率从63.6％提升至66.7％。
优选地，第一连接部11、第二连接部12和第三连接部13设置在同一层。也即可以在一道掩膜工艺中形成第一连接部11、第二连接部12和第三连接部13，便于简化制作工艺。
优选地，像素单元还包括：
基底，
其中，第一电极1设置在基底之上；
栅线3，设置在基底之上，第一连接部11、第二连接部12和第三连接部13与栅线3同层设置。也即可以在一道掩膜工艺中形成栅线3、第一连接部11、第二连接部12和第三连接部13，便于简化制作工艺。
优选地，像素单元还包括：
源漏电极层4，第一连接线2与源漏电极层4同层设置。也即可以在一道掩膜工艺中形成源极、漏极和第一连接线，便于简化制作工艺。
优选地，显示基板还包括：
第二电极5，设置在源漏电极层4(包括源极、漏极和数据线)之上，需要理解的是，在第二电极5和源漏电极层4之间还设置有绝缘层，例如钝化层。
其中，第一连接部11和第一连接线2设置在第二电极5的配向混乱区域51之下。
由于像素电极的配向混乱区域51本身就对透过率有一定影响，将第一连接线2和第一连接部11设置在配向混乱区域51之下，通过配向混乱区域51对第一连接线2和第一连接11部进行一部分遮挡，使得第一连接线2和第一连接部11对透过率的影响较小。进一步可以无需通过黑矩阵对第一连接线2和第一连接部11进行遮挡，进一步提高开口率。
优选地，显示基板还包括：
钝化层，设置在源漏电极层4之上，
其中，在钝化层中与第一连接部11对应的位置设置有第一过孔10，用于连通第一连接部11和第一连接线2；
遮挡金属52，设置在钝化层之上与第一过孔10对应的位置。
通过第一过孔10可以保证第一连接线2和第一连接部11的连通。其中，遮挡金属52可以与像素电极5位于同一层。通过在第一过孔10处形成遮挡金属52，可以在第一过孔10沉积一部分遮挡金属52的材料，从而将第一连接线2和第一连接部11电连接。另外通过遮挡金属52可以避免其他结构对第一连接线2和第一连接部11的连接处造成影响。
优选地，显示基板还包括：
栅绝缘层，设置在栅线之上，
其中，在栅绝缘层中与第一连接部11对应的位置设置有第一过孔(图中未示出)，用于连通第一连接部11和第一连接线2。
本实施例可以将第一过孔形成在栅绝缘层(GI)中，而第一连接线2与源漏电极层4同层形成，位于栅绝缘层之上，在形成第一连接线2时即可在第一过孔中沉积第一连接线2的材料，从而将第一连接线2与第一连接部11电连接。并且形成的第一连接线2以及钝化层还可以直接遮挡过孔，因此无需额外设置遮挡金属对过孔进行遮挡，可以进一步提高像素电极5的面积，从而进一步提高开口率。
优选地，第二连接部12与第一电极1的左侧边相连，第三连接部13与第一电极1的右侧边相连。方便与左侧像素单元中公共电极和右侧像素单元中公共电极进行连接。
本发明还提出了一种显示装置，包括上述显示基板。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明还提出了一种显示基板制作方法，包括：
在基底上形成第一电极1；
在第一电极上形成与第一电极相连的第一连接部11，如图5所示；
在第一连接部11之上形成第一连接线2，如图6所示，第一连接线与像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连，第一连接线通过第一过孔与第一连接部11相连，如图7所示。
优选地，上述方法还包括：
在像素电极上形成与第一电极1相连的第二连接部12和第三连接部13，
其中，第二连接部12与左侧像素单元中的第三连接部相连；
第三连接部13与右侧像素单元中的第二连接部相连。
优选地，如图5所示，在形成第一连接部11时形成第二连接部12和第三连接部13。
优选地，上述方法还包括：
在基底上形成栅线3，
其中，如图5所示，在形成栅线3时形成第一连接部11、第二连接部12和第三连接部13。
优选地，上述方法还包括：
在栅线3之上形成源漏电极层4，如图6所示，
其中，在形成源漏电极层4时形成第一连接线2。
优选地，上述方法还包括：
如图8所示，在源漏电极层4之上形成具有配向混乱区域51的第二电极5，配向混乱区域51位于第一连接部11和第一连接线2之上。
优选地，上述方法还包括：
在源漏电极层4之上形成钝化层；
如图7所示，在钝化层中与第一连接部11对应的位置形成第一过孔10，以连通第一连接部11和第一连接线2；
在钝化层之上与第一过孔10对应的位置形成遮挡金属52。
优选地，上述方法还包括：
在栅线3之上形成栅绝缘层；
在栅绝缘层中与第一连接部11对应的位置形成第一过孔(图中未示出)，以连通第一连接部11和第一连接线2。
其中，上述流程所采用的形成工艺例如可包括：沉积、溅射等成膜工艺和刻蚀等构图工艺。
以上结合附图详细说明了本发明的技术方案，考虑到现有技术的显示基板中，需要两个过孔来连接纵向的公共电极，使得位于公共电极之上的像素电极需要为两个过孔留出空间，导致像素结构的开口率降低。根据本发明的技术方案，第一连接线通过第一过孔与第一连接部相连，进而与公共电极相连。由于第一连接线还用于连接该像素单元和之下的第一连接相连，从而连通了纵向像素单元中的公共电极。相对于现有技术中通过两个过孔以及两条连接线连通纵向像素单元中公共电极的方式，本实施例只需要一个过孔，使得像素电极为过孔预留较少的区域即可，从而扩大了有效发光区域，进而提高了开口率。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本发明中，术语“第一”、“第二”、“第三”和“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种显示基板，其特征在于，包括多个像素单元，多个像素单元排列成矩阵，每个像素单元包括：
第一电极和与第一电极相连的第一连接部，所述第一连接部通过第一过孔连接至第一连接线；
所述第一连接线与该像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连；
所述显示基板，还包括：
第二电极，设置在源漏电极层之上，
其中，所述第一连接部和第一连接线设置在第二电极的配向混乱区域之下。
2.根据权利要求1所述的显示基板，其特征在于，所述像素单元还包括：
与第一电极相连的第二连接部和第三连接部；
第二连接部与该像素单元左侧像素单元中的第三连接部相连；
第三连接部与该像素单元右侧像素单元中的第二连接部相连。
3.根据权利要求2所述的显示基板，其特征在于，所述第一连接部、第二连接部和第三连接部设置在同一层。
4.根据权利要求3所述的显示基板，其特征在于，所述像素单元还包括：
基底，
其中，第一电极设置在所述基底之上；
栅线，设置在所述基底之上，所述第一连接部、第二连接部和第三连接部与所述栅线同层设置。
5.根据权利要求4所述的显示基板，其特征在于，所述像素单元还包括：
源漏电极层，所述第一连接线与所述源漏电极层同层设置。
6.根据权利要求5所述的显示基板，其特征在于，还包括：
钝化层，设置在所述源漏电极层之上，
其中，在所述钝化层中与所述第一连接部对应的位置设置有所述第一过孔，用于连通所述第一连接部和第一连接线；
遮挡金属，设置在所述钝化层之上与所述第一过孔对应的位置。
7.根据权利要求5所述的显示基板，其特征在于，还包括：
栅绝缘层，设置在所述栅线之上，
其中，在所述栅绝缘层中与所述第一连接部对应的位置设置有所述第一过孔，用于连通所述第一连接部和第一连接线。
8.根据权利要求5所述的显示基板，其特征在于，第二连接部与第一电极的左侧边相连，第三连接部与第一电极的右侧边相连。
9.一种显示装置，其特征在于，包括权利要求1至8中任一项所述的显示基板。
10.一种显示基板制作方法，其特征在于，包括：
在基底上形成第一电极；
在第一电极上形成与第一电极相连的第一连接部；
在第一连接部之上形成第一连接线，第一连接线与像素单元上侧像素单元的第一连接线和下侧像素单元的第一连接线相连，第一连接线通过第一过孔与所述第一连接部相连；
所述方法，还包括：
在源漏电极层之上形成具有配向混乱区域的第二电极，所述配向混乱区域位于所述第一连接部和第一连接线之上。
11.根据权利要求10所述方法，其特征在于，还包括：
在像素电极上形成与第一电极相连的第二连接部和第三连接部，
其中，第二连接部与左侧像素单元中的第三连接部相连；
第三连接部与右侧像素单元中的第二连接部相连。
12.根据权利要求11所述方法，其特征在于，在形成所述第一连接部时形成所述第二连接部和第三连接部。
13.根据权利要求12所述方法，其特征在于，还包括：
在基底上形成栅线，
其中，在形成所述栅线时形成所述第一连接部、第二连接部和第三连接部。
14.根据权利要求13所述方法，其特征在于，还包括：
在所述栅线之上形成源漏电极层，
其中，在形成所述源漏电极层时形成所述第一连接线。
15.根据权利要求14所述方法，其特征在于，还包括：
在源漏电极层之上形成钝化层；
在所述钝化层中与所述第一连接部对应的位置形成所述第一过孔，以连通所述第一连接部和第一连接线；
在所述钝化层之上与所述第一过孔对应的位置形成遮挡金属。
16.根据权利要求14所述方法，其特征在于，还包括：
在所述栅线之上形成栅绝缘层；
在所述栅绝缘层中与所述第一连接部对应的位置形成所述第一过孔，以连通所述第一连接部和第一连接线。
CN201610027413.8A 2016-01-15 2016-01-15 显示基板及其制作方法和显示装置 Active CN105489616B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610027413.8A CN105489616B (zh) 2016-01-15 2016-01-15 显示基板及其制作方法和显示装置
PCT/CN2016/091059 WO2017121089A1 (zh) 2016-01-15 2016-07-22 显示基板及其制作方法和显示装置
US15/525,468 US10199399B2 (en) 2016-01-15 2016-07-22 Display substrate and manufacturing method thereof, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610027413.8A CN105489616B (zh) 2016-01-15 2016-01-15 显示基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN105489616A CN105489616A (zh) 2016-04-13
CN105489616B true CN105489616B (zh) 2019-04-05

Family

ID=55676497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610027413.8A Active CN105489616B (zh) 2016-01-15 2016-01-15 显示基板及其制作方法和显示装置

Country Status (3)

Country Link
US (1) US10199399B2 (zh)
CN (1) CN105489616B (zh)
WO (1) WO2017121089A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489616B (zh) 2016-01-15 2019-04-05 重庆京东方光电科技有限公司 显示基板及其制作方法和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023429A (zh) * 2009-09-17 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造和断线修复方法
CN202159214U (zh) * 2010-10-14 2012-03-07 京东方科技集团股份有限公司 阵列基板和液晶显示器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461501A (en) * 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
KR101542914B1 (ko) 2008-11-05 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법
JP5659708B2 (ja) * 2010-11-08 2015-01-28 三菱電機株式会社 液晶表示パネル、及び液晶表示装置
CN104201178B (zh) 2014-08-08 2017-04-05 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104795405B (zh) 2015-04-23 2017-12-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN105489616B (zh) 2016-01-15 2019-04-05 重庆京东方光电科技有限公司 显示基板及其制作方法和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023429A (zh) * 2009-09-17 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造和断线修复方法
CN202159214U (zh) * 2010-10-14 2012-03-07 京东方科技集团股份有限公司 阵列基板和液晶显示器

Also Published As

Publication number Publication date
CN105489616A (zh) 2016-04-13
US20180076223A1 (en) 2018-03-15
US10199399B2 (en) 2019-02-05
WO2017121089A1 (zh) 2017-07-20

Similar Documents

Publication Publication Date Title
CN105117067B (zh) 触控电极、显示面板和显示装置
CN105742296B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
US11036099B2 (en) Array substrate comprising a plurality of touch signal lines having multiple non-touch-signal-transmitting lines comprising a curved section curving and detouring around a through hole
CN103715205B (zh) Amoled阵列基板及显示装置
US9570476B2 (en) Structure of crossing datalines and scanning lines and forming method in a display device
CN110190087A (zh) 显示设备
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
US10579170B2 (en) Touch control substrate, touch control panel, display substrate, display panel and display device
CN104934438A (zh) 一种显示基板及其制作方法、显示装置
CN209434190U (zh) 一种阵列基板、显示面板及显示装置
JP2021515920A (ja) 配線構造及びその製造方法、表示装置
CN105589273B (zh) 阵列基板及其制作方法、显示装置
CN104950540B (zh) 阵列基板及其制作方法和显示装置
CN106569633B (zh) 触控结构及其制造方法
CN106971671A (zh) 走线结构、显示基板及显示装置
CN107833895A (zh) 显示面板及其制造方法、显示装置
CN106125990A (zh) 一种有机发光二极管触控显示面板及其制备方法
CN107039397A (zh) 走线结构、显示基板及显示装置
CN104977736A (zh) 具有线宽变化的导电层的显示面板
CN104538413B (zh) 阵列基板及其制作方法、显示装置
CN101800008A (zh) 面板装置
CN105489616B (zh) 显示基板及其制作方法和显示装置
US20160190158A1 (en) Array substrate and display panel
CN207352892U (zh) 一种显示面板及显示装置
CN203882052U (zh) 具有线宽变化的导电层的显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant