CN105489602A - 一种具有低触发电压的静电放电保护器件 - Google Patents
一种具有低触发电压的静电放电保护器件 Download PDFInfo
- Publication number
- CN105489602A CN105489602A CN201511017594.8A CN201511017594A CN105489602A CN 105489602 A CN105489602 A CN 105489602A CN 201511017594 A CN201511017594 A CN 201511017594A CN 105489602 A CN105489602 A CN 105489602A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- electrostatic discharge
- trigger voltage
- metal contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 230000001012 protector Effects 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 5
- 210000000746 body region Anatomy 0.000 abstract 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种具有低触发电压的静电放电保护器件，包括：P型衬底，在P型衬底上设有P型外延，在P型外延上设有N型漂移区，在N型漂移区内设有N型漏区、浅槽隔离区和第一场氧化层，在P型外延上还设有栅氧化层、N型源区、P型体区，在栅氧化层上设有多晶硅栅，在N型漏区、多晶硅栅、N型源区和P型体区的上表面分别设有穿通钝化层的漏极金属接触、栅极金属接触、源极金属接触和体区金属接触。其特征在于，在所述的N型源区和P型体区之间设有深槽隔离区和片状场氧化层构成的隔离且所述深槽隔离区与片状场氧化层呈间隔排布。本发明可以降低器件的触发电压，提高二次击穿电流，增强器件在ESD过程中的鲁棒性。
Description
技术领域
本发明涉及集成电路的可靠性领域，是关于一种具有低触发电压的静电放电保护器件结构。
背景技术
随着集成度的提高及器件特征尺寸的减小,如何确保器件的可靠性已变得越来越重要。据统计,在相关的半导体集成电路的失效因素中,电过应力(EOS)和静电放电(ESD)损伤约占40％的比例。原因是静电放电和电过应力带来的高电场或瞬间大电流会令器件局部过热,引起介质层击穿、多晶硅或金属连线烧毁、钝化层被破坏和PN结乃至器件的二次热击穿、甚至熔化硅片管芯等问题。因此，使用高性能的ESD防护器件对芯片内部加以保护显得十分重要。
目前已有多种ESD防护器件被提出，如二极管、栅极接地的金属氧化物场效应晶体管(GGMOS)、横向双扩散金属氧化物场效应晶体管(LDMOS)及可控硅整流器(SCR)等。GGMOS是片上ESD防护的常用结构之一，它利用寄生横向双极型晶体管的开启达到泄放ESD电流的目的。为了更加有效的利用版图面积，一般将其做成多指器件，并通过增加指长和指数来提升ESD防护能力。但多指器件的失效电流并不与指数成正比关系，器件的抗ESD性能并不会随着器件宽度的增加而改善，相反却有着恶化的趋势，原因是各个横向寄生NPN双极型晶体管的基极电阻不一致，通常处于中间位置的叉指的基极电阻最大，会先于其他叉指被触发，并将电压钳制在维持电压区。如果GGMOS的失效电压小于触发电压，那么其他叉指在中间叉指失效之前将无法开启，ESD电流仅通过局部区域进行泄放，器件会产生电流集中效应，影响了器件的抗ESD能力。所以，简单依靠增大GGMOS的尺寸来提高ESD鲁棒性的办法并不能奏效，多指器件的均匀开启成为ESD防护设计的一个关键点。
LDMOS器件是一种常见的功率输出器件，主要用于汽车电子、电源管理、LED/LCD驱动等高压电路中。当使用该器件作ESD防护器件时，同样可以采用栅极接地的结构形式。但是高压LDMOS比低压MOS器件表现出更大幅度的骤回，LDMOS器件的维持电压远远低于触发电压。虽然可以通过栅极耦合、衬底触发等方法辅助触发来降低触发电压，但是存在增加电路设计复杂性和增大版图面积的问题。所以，通常情况下失效电压大于触发电压的多指均匀触发条件无法满足，使其比低压多指器件更难以均匀触发，存在严重的多指不均匀开启问题直接影响高压电路的片上ESD防护能力。
围绕着高压LDMOS器件在ESD应力冲击下实现多指均匀开启对低触发电压以及较低的成本的要求，本文介绍了一种新型结构的静电放电保护器件，在同样的尺寸下与传统的LDMOS器件相比其触发电压更低并且二次击穿电流更高，因而具备良好的应用前景。
发明内容
本发明在不改变器件的面积的基础上，提供一种能够有效降低触发电压的具有低触发电压的静电放电保护器件，并且二次击穿电流更高、鲁棒性更高。
本发明采用如下技术方案：
一种具有低触发电压的静电放电保护器件，包括：P型衬底，在P型衬底的上方设有P型外延，在P型外延的上方设有N型漂移区，在N型漂移区内设有N型漏区、浅槽隔离区和第一场氧化层，在P型外延的上方还设有栅氧化层、N型源区、P型体区，在栅氧化层的上方设有多晶硅栅，在N型漏区、多晶硅栅、N型源区和P型体区的上表面分别设有穿通钝化层的漏极金属接触、栅极金属接触、源极金属接触和体区金属接触，其特征在于，在所述的N型源区和P型体区之间设有深槽隔离区和片状场氧化层构成的隔离且所述深槽隔离区与片状场氧化层呈间隔排布。
与现有技术相比，本发明具有如下优点：
(1)本发明器件结构与图1所示传统的LDMOS结构的静电放电保护器件相比，触发电压更低。当ESD发生时，雪崩击穿所产生的空穴需要绕过深槽隔离区17才能被P型体区14的接地端收集(参见图3中虚线箭头所示)，从而使寄生NPN双极型晶体管(NPN双极型晶体管的发射极为N型源区15，NPN双极型晶体管的基极为P型外延2，NPN双极型晶体管的集电极为N型漂移区3和N型漏极6组成的N型区域)的基区电阻变大。这样就使得在相同的条件下，带有深槽隔离区17的本发明结构的基极-发射极电压更容易达到0.7V使寄生管开启泄放ESD电流，所以本发明器件结构触发电压低。
(2)本发明器件结构的触发电压是可以调节的。通过改变深槽隔离区17的深度可以改变触发电流的电流路径长短进而改变寄生NPN双极型晶体管的基区电阻大小，而器件的触发电压大小与寄生NPN双极型晶体管的基区电阻大小直接相关，所以通过改变深槽隔离区17的深度可以调节器件的触发电压，使其更好的符合工作电压不同的***中ESD设计对触发电压的要求。
(3)本发明器件结构在N型源区15和P型体区14之间设有深槽隔离区17和片状场氧化层16间隔排布构成的隔离，这为在版图上通过调节间隔排布的深槽隔离区17和片状场氧化层16之间的比例大小来改变器件的触发电压提供了可行性，且与传统的通过增加N型漂移区3的掺杂浓度来降低器件触发电压的方法相比，不需要牺牲器件的耐压性能就可以使器件更好的符合工作电压不同的***中ESD设计对触发电压的要求。
(4)本发明器件结构与图1所示的传统的LDMOS结构的静电放电保护器件相比电流泄放能力更强。根据P＝I*V，在器件能承受的功率是一定的条件下二次击穿电压越小二次击穿电流就越大。如图5所示，本发明器件结构的二次击穿电压小于传统结构的二次击穿电压，所以器件失效时的二次击穿电流更高，从而具备更强的鲁棒性。
(5)本发明器件结构与现有的通过辅助触发来降低触发电压的方法(如衬底电流辅助触发)相比，结构简单不需要辅助电路且不增加额外的版图面积。
附图说明
图1是三维立体剖面图，图示了传统的LDMOS结构的ESD保护器件的立体剖面结构。
图2是三维立体剖面图，图示了本发明中低触发电压的ESD保护器件的立体剖面结构。
图3是剖面图，图示了本发明中低触发电压的ESD保护器件的立体剖面图2中AA’剖面的器件剖面结构。
图4是剖面图，图示了本发明中低触发电压的ESD保护器件的立体剖面图2中BB’剖面的器件剖面结构。
图5所示为本发明中低触发电压的ESD保护器件和传统的LDMOS结构的ESD保护器件的传输线脉冲(TLP)测试结果的比较图，均采用宽度为10000μm的器件。
具体实施方式
一种具有低触发电压的静电放电保护器件，包括：P型衬底1，在P型衬底1的上方设有P型外延2，在P型外延2的上方设有N型漂移区3，在N型漂移区3内设有N型漏区6、浅槽隔离区4和第一场氧化层5，在P型外延2的上方还设有栅氧化层10、N型源区15、P型体区14，在栅氧化层10的上方设有多晶硅栅11，在N型漏区6、多晶硅栅11、N型源区15和P型体区14的上表面分别设有穿通钝化层8的漏极金属接触7、栅极金属接触9、源极金属接触12和体区金属接触13，其特征在于，在所述的N型源区15和P型体区14之间设有深槽隔离区17和片状场氧化层16构成的隔离且所述深槽隔离区17与片状场氧化层16呈间隔排布。
所述的深槽隔离区17的深度在3μm～6μm之间。
所述的N型源区15与P型体区14相邻边界之间的距离要大于0.3μm。
所述的片状场氧化层16和深槽隔离区17与N型源区15的相邻边界相切，片状场氧化层16和深槽隔离区17与P型体区14的相邻边界相切。
所述的漏极金属接触7用于与ESD保护端连接，栅极金属接触9、源极金属接触12及体区金属接触13短接。
本发明采用如下方法来制备：
第一步，取P型衬底硅圆片，对其进行预清洗，然后生长P型外延层2。
第二步，光刻，利用离子刻蚀形成浅的沟槽，淀积二氧化硅填充沟槽，最后利用化学机械抛光使硅片表面平整形成浅槽隔离区4。
第三步，光刻，利用离子刻蚀形成深的沟槽，热生长二氧化硅，淀积多晶硅填充沟槽，最后利用化学机械抛光使硅片表面平整形成深槽隔离区17。
第四步，通过N型离子注入高温退火后形成N型漂移区3。
第五步，生长二氧化硅，淀积氮化硅，有源区光刻，腐蚀二氧化硅，高温生长第一场氧化场层5和片状场氧化层16。
第六步，生长二氧化硅，光刻出沟道区，进行阈值电压调整注入。
第七步，生长栅氧化层10，并淀积刻蚀多晶硅形成多晶硅栅11。
第八步，通过高剂量的硼离子和磷离子注入，形成N型漏区6、N型源区15和P型体区14。
第九步，光刻出金属电极引出孔，淀积金属层，刻蚀掉多余金属，形成漏极金属接触7、栅极金属接触9、源极金属接触12和体区金属接触13。
第十步，进行钝化层8的制作。
Claims (5)
1.一种具有低触发电压的静电放电保护器件，包括：P型衬底(1)，在P型衬底(1)的上方设有P型外延(2)，在P型外延(2)的上方设有N型漂移区(3)，在N型漂移区(3)内设有N型漏区(6)、浅槽隔离区(4)和第一场氧化层(5)，在P型外延(2)的上方还设有栅氧化层(10)、N型源区(15)、P型体区(14)，在栅氧化层(10)的上方设有多晶硅栅(11)，在N型漏区(6)、多晶硅栅(11)、N型源区(15)和P型体区(14)的上表面分别设有穿通钝化层(8)的漏极金属接触(7)、栅极金属接触(9)、源极金属接触(12)和体区金属接触(13)，其特征在于，在所述的N型源区(15)和P型体区(14)之间设有深槽隔离区(17)和片状场氧化层(16)构成的隔离且所述深槽隔离区(17)与片状场氧化层(16)呈间隔排布。
2.根据权利要求1所述的一种具有低触发电压的静电放电保护器件，其特征在于，所述的深槽隔离区(17)的深度在3μm～6μm之间。
3.根据权利要求1所述的一种具有低触发电压的静电放电保护器件，其特征在于，所述的N型源区(15)与P型体区(14)相邻边界之间的距离要大于0.3μm。
4.根据权利要求1所述的一种具有低触发电压的静电放电保护器件，其特征在于，所述的片状场氧化层(16)和深槽隔离区(17)与N型源区(15)的相邻边界相切，片状场氧化层(16)和深槽隔离区(17)与P型体区(14)的相邻边界相切。
5.根据权利要求1所述的一种具有低触发电压的静电放电保护器件，其特征在于，所述的漏极金属接触(7)用于与ESD保护端连接，栅极金属接触(9)、源极金属接触(12)及体区金属接触(13)短接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511017594.8A CN105489602B (zh) | 2015-12-29 | 2015-12-29 | 一种具有低触发电压的静电放电保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511017594.8A CN105489602B (zh) | 2015-12-29 | 2015-12-29 | 一种具有低触发电压的静电放电保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105489602A true CN105489602A (zh) | 2016-04-13 |
| CN105489602B CN105489602B (zh) | 2018-07-20 |
Family
ID=55676486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511017594.8A Active CN105489602B (zh) | 2015-12-29 | 2015-12-29 | 一种具有低触发电压的静电放电保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105489602B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449202A (zh) * | 2018-10-30 | 2019-03-08 | 广州工商学院 | 一种逆导双极型晶体管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376761A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | Ldmos esd结构 |
| EP2608272A1 (en) * | 2011-12-23 | 2013-06-26 | Imec | N-channel LDMOS device |
| US20130187231A1 (en) * | 2012-01-19 | 2013-07-25 | Globalfoundries Singapore Pte. Ltd. | Esd protection circuit |
| CN104253124A (zh) * | 2013-06-27 | 2014-12-31 | 上海华虹宏力半导体制造有限公司 | 高压静电保护结构 |
-
2015
- 2015-12-29 CN CN201511017594.8A patent/CN105489602B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376761A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | Ldmos esd结构 |
| EP2608272A1 (en) * | 2011-12-23 | 2013-06-26 | Imec | N-channel LDMOS device |
| US20130187231A1 (en) * | 2012-01-19 | 2013-07-25 | Globalfoundries Singapore Pte. Ltd. | Esd protection circuit |
| CN104253124A (zh) * | 2013-06-27 | 2014-12-31 | 上海华虹宏力半导体制造有限公司 | 高压静电保护结构 |
Non-Patent Citations (1)
| Title |
|---|
| 陆生礼，孙伟锋，ET AL: "500V体硅N-LDMOS器件研究", 《固体电子学研究与进展》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449202A (zh) * | 2018-10-30 | 2019-03-08 | 广州工商学院 | 一种逆导双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105489602B (zh) | 2018-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9401352B2 (en) | Field-effect device and manufacturing method thereof | |
| CN102237279B (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
| Shrivastava et al. | A review on the ESD robustness of drain-extended MOS devices | |
| CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
| US11049931B2 (en) | Semiconductor device | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| KR20100064262A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN110739303B (zh) | 集成ESD防护的Trench VDMOS器件及制造方法 | |
| CN101764150B (zh) | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 | |
| CN101901830B (zh) | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 | |
| CN102983136B (zh) | 一种纵向npn触发的高维持电压的高压esd保护器件 | |
| US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
| CN107994074B (zh) | 沟槽栅超结器件及其制造方法 | |
| CN101697355A (zh) | 一种esd用均匀触发半导体硅控整流控制器 | |
| CN105489602A (zh) | 一种具有低触发电压的静电放电保护器件 | |
| CN105679831A (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN207409500U (zh) | 一种半导体器件 | |
| CN205984999U (zh) | 带静电放电保护二极管结构的功率晶体管 | |
| CN109148557B (zh) | 超结器件及其制造方法 | |
| KR20150052390A (ko) | 반도체 소자 및 그 제조방법 | |
| CN112018162A (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN102881595A (zh) | 一种超结高压功率器件的制造方法 | |
| CN110911495B (zh) | 集成esd防护的沟槽vdmos器件及制造方法 | |
| CN220672589U (zh) | 一种半导体场效应管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |