CN105489504B - 一种封装基板的制作方法 - Google Patents
一种封装基板的制作方法 Download PDFInfo
- Publication number
- CN105489504B CN105489504B CN201410478859.3A CN201410478859A CN105489504B CN 105489504 B CN105489504 B CN 105489504B CN 201410478859 A CN201410478859 A CN 201410478859A CN 105489504 B CN105489504 B CN 105489504B
- Authority
- CN
- China
- Prior art keywords
- package substrate
- etchant resist
- metal layer
- plating
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开了一种封装基板的制作方法,所述方法包括:制作出封装基板的外层图形,所述外层图形至少包括第一图形,第二图形,以及介于所述第一图形和所述第二图形之间的绝缘凹槽;对所述封装基板整板金属化,使得所述封装基板的表面形成金属化层;在所述封装基板上设置抗蚀膜,所述抗蚀膜覆盖所述第一图形和所述第二图形的打线区域以外的区域;去除所述打线区域的所述金属化层,并在所述打线区域镀镍金层;在所述镍金层的表面镀保护层;去除所述抗蚀膜和所述金属化层;在所述封装基板上设置阻焊层,再去除所述保护层,完成所述封装基板的制作。本发明实施例用于解决现有技术中产生贾凡尼效应的问题。
Description
技术领域
本发明涉及电路板技术领域,具体涉及一种封装基板的制作方法。
背景技术
随着电子产品不断朝着小型化、薄型化、多功能化的方向发展,从而要求集成电路封装也朝着薄型化、高密度方向发展,作为集成电路封装的载体,封装基板的布线线密度也不断提高。
目前很多集成电路封装采用引线结合工艺,要求基板打线手指采用电镀镍金表面处理,由于布线密度的提高,很多基板已经没有空间去单独设计电金引线,因此需要采用无引线电金工艺,无引线电金工艺通常是在阻焊前进行打线手指的电镀镍金处理。
在对现有技术的研究和实践过程中,本发明的发明人发现,以上制作工艺有以下缺陷:
在后续去除金属铜层和阻焊前超粗化过程中,容易在一些酸性溶液中产生铜线路被快速腐蚀,也就是贾凡尼效应,贾凡尼效应具体是指两种不同电极电位的金属同处一个酸性电解质溶液中时,由于电位差的缘故,电极电位高的将从电位低的金属夺取电子,从而使电位低的金属溶解在酸性溶液中,进而使电位低的金属产生快速腐蚀。
发明内容
本发明实施例提供一种封装基板的制作方法,用于解决现有技术中产生贾凡尼效应的问题。
本发明第一方面提供一种封装基板的制作方法,包括:制作出封装基板的外层图形,所述外层图形至少包括第一图形,第二图形,以及介于所述第一图形和所述第二图形之间的绝缘凹槽;对所述封装基板整板金属化,使得所述封装基板的表面形成金属化层;在所述封装基板上设置抗蚀膜,所述抗蚀膜覆盖所述第一图形和所述第二图形的打线区域以外的区域;去除所述打线区域的所述金属化层,并在所述打线区域镀镍金层;在所述镍金层的表面镀保护层;去除所述抗蚀膜和所述金属化层;在所述封装基板上设置阻焊层,再去除所述保护层,完成所述封装基板的制作。
由上可见,本发明实施例采用制作出封装基板的外层图形,外层图形至少包括第一图形,第二图形,以及介于第一图形和第二图形之间的绝缘凹槽;对封装基板整板金属化,使得封装基板的表面形成金属化层;在封装基板上设置抗蚀膜,抗蚀膜覆盖第一图形和第二图形的打线区域以外的区域;去除打线区域的金属化层,并在打线区域镀镍金层;在镍金层的表面镀保护层;去除抗蚀膜和金属化层;在封装基板上设置阻焊层,再去除保护层,完成封装基板的制作的技术方案,取得了以下技术效果:由于在打线区域镀镍金层后并没有直接进行阻焊,而是在镍金层的表面进一步镀保护层,从而达到了保护金属化层的目的,即镍金层和金属化层的结合处不会出现化学反应,进而不会导致被镍金覆盖的铜线路被腐蚀,阻止了贾凡尼效应的发生,在封装基板上设置阻焊层后,再去除该保护层,完成封装基板的制作,解决了现有技术中产生贾凡尼效应的问题。
附图说明
为了更清楚地说明本发明实施例技术方案,下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是本发明实施例中封装基板的制作方法的一个实施例示意图;
图2是本发明实施例中制作外层图形的一个剖面图;
图3是本发明实施例中对封装基板金属化的一个剖面图;
图4是本发明实施例中设置抗蚀膜的一个剖面图;
图5是本发明实施例中镀镍金层的一个剖面图;
图6是本发明实施例中设置抗蚀膜的另一个剖面图;
图7是本发明实施例中镀导电层的一个剖面图;
图8是本发明实施例中去除抗蚀膜后的一个剖面图;
图9是本发明实施例中去除金属化层后的一个剖面图;
图10是本发明实施例中设置阻焊层的一个剖面图。
具体实施方式
本发明实施例提供一种封装基板的制作方法,用于解决现有技术中产生贾凡尼效应的问题。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
下面通过具体实施例,分别进行详细的说明。
实施例一、
请参考图1,本发明实施例提供一种封装基板的制作方法,可包括:
101、制作出封装基板的外层图形,外层图形至少包括第一图形,第二图形,以及介于第一图形和第二图形之间的绝缘凹槽;
请参考图2,制作出封装基板的外层图形,该外层图形附着在基材100上,该外层图形至少包括第一图形110,第二图形111,以及介于第一图形110和第二图形111之间的绝缘凹槽112。
需要说明的是,该基材可以是由树脂玻纤维组成的基材,此处不做具体限定。
102、对封装基板整板金属化,使得封装基板的表面形成金属化层;
请参考图3,制作出封装基板的外层图形之后,对封装基板整板金属化,使得封装基板的表面形成金属化层120。
可选的,对封装基板整板金属化,使得封装基板的表面形成金属化层120包括:
采用化学电镀或者物理溅射的方法对封装基板整板金属化,使得封装基板的表面形成金属化层120,金属化层120的厚度在0.2um~1um之间。
103、在封装基板上设置抗蚀膜,抗蚀膜覆盖第一图形和第二图形的打线区域以外的区域;
请参考图4,对封装基板整板金属化之后,在封装基板上设置抗蚀膜130,抗蚀膜130覆盖第一图形110和第二图形111的打线区域113以外的区域。
可选的,在封装基板上设置抗蚀膜130,抗蚀膜130覆盖第一图形110和第二图形111的打线区域113以外的区域包括:
对封装基板贴抗蚀膜130,并通过曝光显影进行图形转移,使得抗蚀膜130覆盖第一图形110和第二图形111的打线区域113以外的区域。
104、去除打线区域的金属化层,并在打线区域镀镍金层;
请参考图5,在封装基板上设置抗蚀膜130之后,去除打线区域113的金属化层120,并在打线区域113镀镍金层140。
可选的,去除打线区域113的金属化层120之后包括:
去除抗蚀膜130;
请参阅图6,再次在封装基板上设置抗蚀膜130,抗蚀膜130覆盖第一图形110和第二图形111的打线区域113以外的区域。
可选的,去除抗蚀膜130包括:
采用氢氧化钠溶液去除抗蚀膜130。
105、在镍金层的表面镀保护层;
请参考7,在打线区域113镀镍金层140之后,在镍金层140的表面镀保护层150。
可选的,在镀镍金140的表面镀保护层150包括:
通过电镀或者物理溅射镀的方法在镀镍金140的表面镀上铜或者化学活性比铜高的金属。
需要说明的是,活泼性比铜高的金属可以是锡,也可以是铁,此处不做具体限定。
可以理解的是,当该保护层是金属保护层时,由于该金属保护层的化学活泼性不低于铜,这样使得打线区域在酸性溶液里时,会首先溶解该金属保护层,从而保护了铜线路。
需要说明的是,除了通过电镀或者物理溅射镀的方法在镀镍金的表面镀金属,还可以是其他方法,此处不做具体限定。
可选的,在镀镍金140的表面镀保护层150包括:
通过丝印或者溅射镀的方法在镀镍金140的表面镀上非金属层。
可以理解的是,当该保护层是非金属层时,非金属层将镍金层覆盖绝缘,使得铜线路不去接触酸性溶液,从而和铜不会形成贾凡尼效应。
需要说明的是,除了通过丝印或者溅射镀的方法在镀镍金的表面镀非金属层之外,还可以是其他方法,此处不做具体限定。
可以理解的是,在镀镍金的表面镀保护层,该保护层可以是铜或者化学活泼性比铜高的金属,也可以是非金属层,当保护层是金属层时,由于该金属层的活泼性不低于铜,在酸性溶液中优先被反应溶解,从而达到了保护金属化层铜的目的,即镍金层和金属化层的结合处不会出现化学反应,进而不会导致被镍金覆盖的铜线路被腐蚀,阻止了贾凡尼效应的发生;当该保护层是非金属层时,非金属层将镍金层覆盖绝缘,使得铜线路不去接触酸性溶液,从而和铜不会形成贾凡尼效应。。
106、去除抗蚀膜和金属化层;
请参考图8和图9,分别是去除抗蚀膜130,去除金属化层120之后的封装基板的剖面示意图,在封装基板的打线区域113仍然保留了导电层150。
可选的,该金属化层120为铜层。
可选的,该抗蚀膜130为干膜。
107、在封装基板上设置阻焊层,再去除保护层,完成封装基板的制作。
请参考图10,去除抗蚀膜130和金属化层120之后,在封装基板上设置阻焊层160,再去除保护层150,完成封装基板的制作。
综上所述,本发明实施例采用制作出封装基板的外层图形,外层图形至少包括第一图形,第二图形,以及介于第一图形和第二图形之间的绝缘凹槽;对封装基板整板金属化,使得封装基板的表面形成金属化层;在封装基板上设置抗蚀膜,抗蚀膜覆盖第一图形和第二图形的打线区域以外的区域;去除打线区域的金属化层,并在打线区域镀镍金层;在镍金层的表面镀保护层;去除抗蚀膜和金属化层;在封装基板上设置阻焊层,再去除保护层,完成封装基板的制作的技术方案,取得了以下技术效果:由于在打线区域镀镍金层后并没有直接进行阻焊,而是在镍金层的表面进一步镀保护层从而达到了保护金属化层的目的,即镍金层和金属化层的结合处不会出现化学反应,进而不会导致被镍金覆盖的铜线路被腐蚀,阻止了贾凡尼效应的发生,在封装基板上设置阻焊层后,再去除该保护层,完成封装基板的制作,解决了现有技术中产生贾凡尼效应的问题。
以上对本发明实施例所提供的一种封装基板的制作方法进行了详细介绍,但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想,不应理解为对本发明的限制。本技术领域的技术人员,依据本发明的思想,在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种封装基板的制作方法,其特征在于,包括:
制作出封装基板的外层图形,所述外层图形至少包括第一图形,第二图形,以及介于所述第一图形和所述第二图形之间的绝缘凹槽;
对所述封装基板整板金属化,使得所述封装基板的表面形成金属化层;
在所述封装基板上设置抗蚀膜,所述抗蚀膜覆盖所述第一图形和所述第二图形的打线区域以外的区域;
去除所述打线区域的所述金属化层,并在所述打线区域镀镍金层;
在所述镍金层的表面镀保护层,所述保护层用于保护铜线路;
去除所述抗蚀膜和所述抗蚀膜覆盖的金属化层;
在所述封装基板上设置阻焊层,再去除所述保护层,完成所述封装基板的制作。
2.根据权利要求1所述的方法,其特征在于,所述对所述封装基板整板金属化,使得所述封装基板的表面形成金属化层包括:
采用化学电镀或者物理溅射的方法对所述封装基板整板金属化,使得所述封装基板的表面形成金属化层,所述金属化层的厚度在0.2um~1um之间。
3.根据权利要求1所述的方法,其特征在于,所述在所述封装基板上设置抗蚀膜,所述抗蚀膜覆盖所述第一图形和所述第二图形的打线区域以外的区域包括:
对所述封装基板贴抗蚀膜,并通过曝光显影进行图形转移,使得所述抗蚀膜覆盖所述第一图形和所述第二图形的打线区域以外的区域。
4.根据权利要求1所述的方法,其特征在于,所述去除所述打线区域的所述金属化层包括:
采用微蚀的方法去除所述打线区域的所述金属化层。
5.根据权利要求1所述的方法,其特征在于,所述去除所述打线区域的所述金属化层之后包括:
去除所述抗蚀膜;
再次在所述封装基板上设置抗蚀膜,所述抗蚀膜覆盖所述第一图形和所述第二图形的打线区域以外的区域。
6.根据权利要求5所述的方法,其特征在于,所述去除所述抗蚀膜包括:
采用氢氧化钠溶液去除所述抗蚀膜。
7.根据权利要求1所述的方法,其特征在于,所述在所述镀镍金的表面镀保护层包括:
通过电镀或者物理溅射镀的方法在所述镀镍金的表面镀上铜或者化学活性比铜高的金属。
8.根据权利要求1所述的方法,其特征在于,所述在所述镀镍金的表面镀保护层包括:
通过丝印或者溅射镀的方法在所述镀镍金的表面镀上非金属层。
9.根据权利要求1至8中任一项所述的方法,其特征在于,
所述金属化层为铜层。
10.根据权利要求1至8中任一项所述的方法,其特征在于,
所述抗蚀膜为干膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410478859.3A CN105489504B (zh) | 2014-09-18 | 2014-09-18 | 一种封装基板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410478859.3A CN105489504B (zh) | 2014-09-18 | 2014-09-18 | 一种封装基板的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105489504A CN105489504A (zh) | 2016-04-13 |
CN105489504B true CN105489504B (zh) | 2018-08-07 |
Family
ID=55676411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410478859.3A Active CN105489504B (zh) | 2014-09-18 | 2014-09-18 | 一种封装基板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105489504B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106887468B (zh) * | 2016-10-25 | 2021-01-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和显示面板 |
CN110911287B (zh) * | 2018-09-17 | 2021-09-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN114206024B (zh) * | 2021-11-04 | 2024-02-02 | 江苏普诺威电子股份有限公司 | Mems封装载板的制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102510675A (zh) * | 2011-10-25 | 2012-06-20 | 深南电路有限公司 | 载板表面电镀的方法 |
CN102548231A (zh) * | 2010-12-23 | 2012-07-04 | 北大方正集团有限公司 | 电路板制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4346541B2 (ja) * | 2004-11-26 | 2009-10-21 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
-
2014
- 2014-09-18 CN CN201410478859.3A patent/CN105489504B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102548231A (zh) * | 2010-12-23 | 2012-07-04 | 北大方正集团有限公司 | 电路板制作方法 |
CN102510675A (zh) * | 2011-10-25 | 2012-06-20 | 深南电路有限公司 | 载板表面电镀的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105489504A (zh) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104349575B (zh) | 柔性电路板及其制作方法 | |
CN107567196B (zh) | 顶层镍钯金底层硬金板制作方法 | |
CN104105350A (zh) | 选择性电镍金的方法及pcb板、装置 | |
KR100930965B1 (ko) | 반도체 패키지용 기판의 제조방법 및 이를 이용하여 제조된금속 도금층 | |
CN105097571A (zh) | 芯片封装方法及封装组件 | |
CN105280834A (zh) | 封装结构以及封装结构的制作方法 | |
CN105489504B (zh) | 一种封装基板的制作方法 | |
CN104902696A (zh) | 一种基于埋线结构在印制电路板上制作铜柱的方法 | |
CN109287072A (zh) | 电路迹线的封装 | |
CN104219876A (zh) | 电路板及其制作方法 | |
JP2021185627A (ja) | 配線回路基板 | |
TW201517701A (zh) | 電路板及其製作方法 | |
CN105792533A (zh) | 一种pcb的制作方法及pcb | |
CN102131340A (zh) | 挠性印刷配线板、挠性印刷配线板的制造方法、具有挠性印刷配线板的电子设备 | |
US9468101B2 (en) | Microvia structure of flexible circuit board and manufacturing method thereof | |
JP2016111349A (ja) | コモンモードフィルター及びその製造方法 | |
CN103258747A (zh) | 一种在金导体薄膜电路上进行铝丝键合的方法 | |
CN105578711A (zh) | 布线基板 | |
TW200948232A (en) | Manufacturing method of leadless packaging substrate | |
JP2008010496A (ja) | 実装基板の作製方法 | |
CN105762082B (zh) | 一种封装基板的制作方法及封装基板 | |
CN103887180A (zh) | 引线框架加工方法 | |
JP2014053450A (ja) | 配線基板およびその製造方法 | |
TW201130404A (en) | Method for manufacturing printed circuit board | |
JP2011146333A (ja) | 端子及びその電気メッキ法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 518053 No. 99 East Qiaocheng Road, Nanshan District, Shenzhen City, Guangdong Province Patentee after: SHENZHEN SHENNAN CIRCUIT CO., LTD. Address before: 518053 No. 99 East Qiaocheng Road, Nanshan District, Shenzhen City, Guangdong Province Patentee before: Shenzhen Shennan Circuits Co., Ltd. |