CN105448709A - 半导体结构的形成方法、晶体管及其形成方法 - Google Patents
半导体结构的形成方法、晶体管及其形成方法 Download PDFInfo
- Publication number
- CN105448709A CN105448709A CN201410323378.5A CN201410323378A CN105448709A CN 105448709 A CN105448709 A CN 105448709A CN 201410323378 A CN201410323378 A CN 201410323378A CN 105448709 A CN105448709 A CN 105448709A
- Authority
- CN
- China
- Prior art keywords
- layer
- annealing
- formation method
- substrate
- interface material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，一种晶体管及其形成方法，所述半导体结构的形成方法包括：提供衬底；在所述衬底表面形成界面材料层；对所述界面材料层进行氮离子掺杂，在所述界面材料层的表面处形成掺杂层；对所述界面材料层进行毫秒级退火处理，所述毫秒级退火工艺适于激活固化所述氮离子，并且避免氮离子向衬底方向扩散。上述方法可以提高所述界面层与衬底之间的界面质量，以所述界面层作为晶体管的衬底与栅介质层之间的界面层，可以提高晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法、晶体管及其形成方法。
背景技术
在半导体集成电路中，晶体管是最为基础的器件之一，晶体管的性能对整个集成电路芯片的性能影响极大。
随着半导体集成电路的集成度逐渐提高，晶体管的栅介质层的厚度也逐渐缩小，采用氧化硅作为栅介质层容易出现漏电等问题，所以，栅介质层的材料采用介电系数较高的高K介质材料作为栅介质层的材料，以避免晶体管在工作过程中栅介质层被击穿。
但是由于高K介质材料与半导体衬底之间的晶格不匹配，直接在半导体衬底表面形成高K介质材料，两者之间晶格不匹配，使得半导体衬底与栅介质层的界面质量较差，影响晶体管的性能。所以，现有技术通常在半导体衬底上形成一层氧化硅层作为界面层，然后再在所述氧化硅层表面形成高K介质材料，以提高界面质量。
随着半导体工艺节点的进一步减小，界面层的材料也从氧化硅变为介电系数更高的氮氧化硅，以进一步提高晶体管的性能。
但是现有技术采用氮氧化硅作为界面层形成的晶体管的性能还有待进一步的提高。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法、一种晶体管及其形成方法，提高晶体管的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成界面材料层；对所述界面材料层进行氮离子掺杂，在所述界面材料层的表面处形成掺杂层；对所述界面材料层进行毫秒级退火处理，所述毫秒级退火工艺适于激活固化所述氮离子，并且避免氮离子向衬底方向扩散。
可选的，所述毫秒级退火处理采用的退火工艺为闪光退火、激光退火或动态表面退火工艺，所述毫秒极退火处理的温度为1000℃～1400℃，退火时间为0.1ms～30ms。
可选的，所述毫秒级退火处理仅对界面材料层内的掺杂层进行退火处理。
可选的，还包括：在对所述界面材料层进行毫秒级退火处理后，对所述界面材料层进行氧化处理，修复所述衬底表面的缺陷。
可选的，所述氧化处理的温度为950℃～1100℃，时间小于200s。
可选的，所述界面材料层的材料为氧化硅。
可选的，采用去耦等离子体氮化工艺进行所述氮离子掺杂。
可选的，所述氮离子的掺杂剂量为0.5E15atoms/cm2～12E15atoms/cm2。
可选的，所述掺杂层的厚度为整个界面材料层厚度的1/4～1/2。
为解决上述问题，本发明的技术方案还提供一种晶体管的形成方法，包括：提供衬底；在所述衬底表面形成界面材料层；对所述界面材料层进行氮离子掺杂，在所述界面材料层表面处形成掺杂层；对所述界面材料层进行毫秒级退火处理，形成界面层，所述毫秒级退火工艺适于激活固化所述氮离子，并且避免氮离子向衬底方向扩散；在所述界面层表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层；图形化所述界面层、栅介质材料层和栅极材料层，形成覆盖部分衬底表面的栅极堆叠结构；在所述栅极堆叠结构两侧的衬底内形成源极和漏极。
可选的，所述毫秒级退火处理采用的退火工艺为闪光退火、激光退火或动态表面退火工艺，所述毫秒极退火处理的温度为1000℃～1400℃，退火时间为0.1ms～30ms。
可选的，所述毫秒级退火处理仅对界面材料层内的掺杂层进行退火处理。
可选的，还包括：在对所述界面材料层进行毫秒级退火处理，形成界面层之后，对所述界面层进行氧化处理，修复所述衬底表面的缺陷。
可选的，所述氧化处理的温度为950℃～1100℃，时间小于200s。
可选的，采用去耦等离子体氮化工艺进行所述氮离子掺杂。
可选的，所述氮离子的掺杂剂量为0.5E15atoms/cm2～12E15atoms/cm2。
可选的，所述掺杂层的厚度为整个界面材料层厚度的1/4～1/2。
可选的，所述界面材料层的厚度为
可选的，所述掺杂层的厚度为
为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的晶体管，包括：衬底；位于衬底表面覆盖部分衬底表面的栅极堆叠结构，所述栅极堆叠结构包括：界面层、位于界面层表面的栅介质层和位于栅介质层表面的栅极层，所述界面层在远离衬底一侧的表面处具有氮掺杂层；位于所述栅极堆叠结构两侧的衬底内的源极和漏极。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法中，在衬底上形成界面材料层之后，对所述界面材料层进行氮掺杂，在所述界面材料层的表面处形成掺杂层，并对所述掺杂层进行毫秒级退火处理。所述毫秒级退火工艺适于激活固化所述氮离子。所述毫秒级退火处理采用的是升温效率较高的退火工艺，可以在短时间内使得界面材料层的温度升高至退火温度，从而提高退火效率，采用较短时间的退火，就能够使所述界面材料层内的掺杂层的氮离子全部激活，使氮离子与界面材料层的原子之间迅速形成稳定的化学键，从而阻止氮离子向衬底方向扩散，从而可以提高衬底与界面材料层之间的界面质量，所述毫秒级退火工艺可以使掺杂原子集中在界面材料层表面的掺杂层内，从而可以提高该界面材料层表面的介电系数。
进一步的，在对所述述界面材料层进行毫秒级退火处理之后，对所述界面材料层进行氧化处理，修复所述衬底表面的缺陷。由于在之前的毫秒级退火工艺中，已经将所述掺杂层内的氮离子完全激活，使得氮离子与周围原子形成了稳定的化学键，被固化在晶格结构中，所以在氧化处理过程中，氮离子不会再发生扩散。在氧化处理的过程中，氧原子可以渗透进所述界面材料层内，到达所述界面材料层与衬底的界面处。由于所述衬底内氧原子的含量远小于界面材料层内的氧原子含量，所以，所述氧化处理过程中，氧原子更容易与衬底表面的材料发生反应，修复衬底表面的缺陷，进一步提高所述衬底与界面材料层之间的界面质量。
进一步的本发明的技术方案在上述方案的基础上形成晶体管。在所述界面材料层表面形成栅介质材料层和栅极材料层，并对所述界面材料层、栅介质材料层和栅极材料层进行图形化，形成栅极堆叠结构，并在所述栅极堆叠结构两侧的衬底内形成源极和漏极。所述掺杂层位于界面材料层与栅介质层的界面上，所述掺杂层内掺杂有氮离子使得所述掺杂层具有较高的介电系数，能够提高所述衬底与栅极之间的击穿电压，从而提高形成的晶体管的工作电压。并且，所述掺杂层的致密度较高，可以阻挡其上层的栅介质层以及栅极的原子或掺杂离子向下扩散；并且，所述掺杂层位于界面材料层的上表面，所述掺杂层内的掺杂离子被激活固化在晶格结构内，不会扩散至衬底与界面材料层界面处，从而可以降低形成的晶体管的负偏压温度不稳定性，从而提高晶体管的性能和使用寿命。
附图说明
图1至图4是本发明的实施例的半导体结构的形成过程的结构示意图；
图5至图7是本发明的实施例的晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术采用氮氧化硅作为界面层形成的晶体管的性能还有待进一步的提高。
研究发现，现有技术形成界面层的过程中，通常是在半导体衬底表面形成氧化硅层之后，对所述氧化硅层进行氮离子掺杂，然后退火激活所述氮离子，形成掺氮氧化硅层，即氮氧化硅层，以提高界面层的介电系数。现有技术采用的退火工艺一般为浸没式退火工艺，将整个半导体衬底及其表面的界面层同时进行退火，且退火时间较长一般需要几十秒的退火过程。在上述退火的过程中，容易导致氮离子向半导体衬底与界面层之间的界面扩散，氮离子会增强界面层与半导体衬底界面处的正固定电荷的产生，导致晶体管的负偏压温度不稳定性(NBTI)增强，影响晶体管的性能和寿命下降。
本发明的实施例中，采用毫秒级退火工艺，对具有氮掺杂层的界面材料层进行退火，激活并固化所述氮离子，而且可以避免氮离子向衬底方向扩散；上述方法形成的界面层作为晶体管的界面层，也可以减少晶体管的负偏压温度不稳定性(NBTI)，提高晶体管的性能和寿命。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供衬底100。
所述衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据衬底100上形成的半导体器件选择所述衬底100的类型，因此所述衬底的类型不应限制本发明的保护范围。
本实施例中，所述衬底100为单晶硅衬底。
请参考图2，在所述衬底100表面形成界面材料层101。
所述界面材料层101的形成方法可以是化学气相沉积工艺、原子层沉积工艺或热氧化工艺等。
本实施例中，所述界面材料层101的材料为氧化硅，采用热氧化工艺形成所述界面材料层101。采用热氧化工艺形成所述界面材料层101，可以使所述界面材料层101与衬底100之间具有较高的界面质量。
在本发明的其他实施例中，所述界面材料层101也可以采用其他工艺，例如原子层沉积工艺、化学气相沉积工艺形成。
请参考图3，对所述界面材料层101进行氮离子掺杂，在所述界面材料层101表面处形成掺杂层102。
对所述界面材料层101进行掺杂可以提高所述界面材料层101的介电系数，采用该界面材料层101作为晶体管的界面层，可以提高晶体管的栅介质层的耐击穿性能，从而提高晶体管的性能。
本实施例中，可以采用离子注入、扩散等工艺对所述界面材料层101进行掺杂。本实施例中，采用去耦等离子体氮化工艺对所述界面材料层101进行氮离子掺杂，对所述界面材料层101表面进行氮离子注入，从而在所述界面材料层101表面处形成掺杂层102。
所述去耦等离子体氮化工艺采用的氮气的流量为200sccm～500sccm，所述氮离子的注入剂量为0.5E15atoms/cm2～12E15atoms/cm2，注入能量为100eV～10KeV，通过控制所述氮离子的注入能量，可以调整所述氮离子的注入深度，避免氮离子注入深度过大，使得在所述氮离子的掺杂区域位于界面材料层101的表面处，即在所述界面材料层101的表面处形成掺杂层102，避免在所述界面材料层101靠近衬底100的区域内掺杂氮离子，所述掺杂层102的厚度为整个界面材料层101厚度的1/4～1/2，所述掺杂层102距离衬底100表面距离较远，能够避免氮离子在注入过程中扩散至衬底100与界面材料层101的界面处，影响所述衬底100与界面材料层101的界面质量，后续采用所述界面材料层101形成晶体管的衬底100与栅介质层之间的界面层，可以减少晶体管的负偏压温度不稳定性，提高晶体管的性能。
本实施例中，所述界面材料层101的厚度为所述掺杂层102的厚度为
请参考图4，对所述界面材料层101进行毫秒级退火处理，形成界面层，所述毫秒级退火工艺适于激活固化所述氮离子，并且避免氮离子向衬底100方向扩散。
在对所述界面材料层101进行氮离子掺杂后的掺杂层102内的氮离子最初是未激活状态，位于界面材料层101材料的晶格间隙内，没有与界面材料层101内原子之间形成化学键，还需要进一步的退火使所述氮离子激活。
所述毫秒级退火处理采用的退火工艺可以为闪光退火、激光退火或动态表面退火工艺等升温效率较高的退火工艺。采用上述退火工艺可以在短时间内使得界面材料层101的温度升高至退火温度，从而提高退火效率，采用较短时间的退火，就能够使所述界面材料层101内的掺杂层102的氮离子全部激活，使氮离子与界面材料层101的原子之间迅速形成稳定的化学键，从而阻止氮离子向衬底100方向扩散。所述毫米级退火处理的温度为1000℃～1400℃，退火时间为0.1ms～30ms。本实施例中，采用的毫秒级退火工艺为激光退火工艺，采用激光(Laser)照射对所述界面材料层101及所述界面材料层101内的掺杂层102进行退火。
现有技术中采用的退火工艺一般需要对整个衬底和界面材料层同时进行加热，需要较长的升温时间，整个退火过程需要的时间较长，一般为10s～60s左右，在退火过程中，现有技术的退火工艺对氮离子的激活效率较低，未被激活的氮离子在高温作用下，会向氮离子浓度较低处发生扩散，从而使部分氮离子扩散至衬底100与界面材料层102的界面处，影响衬底100与界面材料层102的界面质量，并且，所述氮离子还会增强界面材料层与衬底100界面处的正固定电荷的产生，导致后续形成的晶体管的负偏压温度不稳定性(NBTI)增强，影响晶体管的性能和寿命下降。
而本实施例中，采用较短时间的退火工艺，在短时间内使氮离子全部激活，避免氮离子向衬底100发生扩散，从而可以提高后续形成的晶体管的性能和寿命。
在本发明的其他实施例中，所述毫秒级退火处理也可以仅对界面材料层101内的掺杂层102进行退火处理。所述毫秒级退火处理可以是采用激光退火工艺或动态表面退火工艺，上述激光退火工艺或动态表面退火工艺采用激光作为加热光源，由于激光光束能量密度较大，且具有较强的方向性，从而在退火过程中可以控制所述激光束仅照射所述界面材料层101内的掺杂层102，从而使得所述掺杂层102在短时间内升温至退火温度，使得掺杂层102内的氮离子被迅速激活。而所述掺杂层102下方的界面材料层101以及衬底100在短时间内温度几乎不发生变化，也可以降低所述掺杂层102内的氮离子向外扩散的速率，进一步阻挡所述氮离子向衬底100方向扩散。并且，由于所述退火处理过程仅对所述掺杂层102进行退火，受热体积较小，退火完成后需要的冷却时间也较短，可以避免氮离子在冷却过程中发生扩散，并且可以节约工艺时间。
在对所述界面材料层101进行毫秒级退火处理，所述掺杂层102内氮离子与硅原子之间形成稳定的化学键，所述氮离子被固定在晶格内。所述掺杂层102位于界面材料层101的表面，由于退火过程中，氮离子没有发生扩散，所述所以掺杂层102内的氮离子浓度较高，使得所述掺杂层102具有较高的致密度和介电系数，有利于提高后续形成的晶体管的栅极与衬底之间的击穿电压，提高晶体管的性能，并且所述掺杂层102还能避免后续形成的晶体管的栅极中的掺杂离子扩散进入界面材料层101与衬底100的界面，进一步降低晶体管的负偏压温度不稳定性。
在本发明的其他实施例中，在对所述界面材料层101进行毫秒级退火处理之后，对所述界面材料层101进行氧化处理，修复所述衬底100表面的缺陷。
所述氧化处理可以是在含氧氛围下的退火处理，所述氧化处理的温度为950℃～1100℃，时间小于200s。由于在之前的毫秒级退火工艺中，已经将所述掺杂层102内的氮离子完全激活，使得氮离子与周围原子形成了稳定的化学键，所以在氧化处理过程中，氮离子不会再发生扩散。在氧化处理的过程中，氧原子可以渗透进所述界面材料层101内，到达所述界面材料层101与衬底100的界面处。由于所述衬底100内氧原子的含量远小于界面材料层101内的氧原子含量，所以，所述氧化处理过程中，氧原子更容易与衬底100表面的材料发生反应，修复衬底100表面的缺陷，进一步提高所述衬底100与界面材料层101之间的界面质量。
综上，本实施例中，在界面材料层101的表面处形成掺杂层102，然后采用毫秒级退火处理，使得掺杂层102形成内的氮离子被激活的同时，避免所述氮离子向衬底100方向扩散，可以提高所述衬底100与界面材料层101之间的界面质量。
本发明的实施例在形成所述界面层的基础上，还提供一种晶体管的形成方法。
请参考图5，在所述界面材料层101表面出的掺杂层102表面形成栅介质材料层201和位于所述栅介质材料层201表面的栅极材料层202。
所述栅介质材料层201的材料为HfO2、La2O3、HfSiON、ZrO2、Al2O3、HfSiO4或HfAlO2等的高K介质材料，所述栅极材料层202的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或WSi等金属材料。本发明的其他实施例中，在所述栅介质材料层201与栅极材料层202之间，还可以形成功函数材料层，所述功函数材料层的材料可以是Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN等。可以对所述栅极材料层202进行离子掺杂，以降低后续形成的栅极的电阻，提高晶体管的性能。
请参考图6，图形化所述界面材料层101(请参考图5)(包括掺杂层102)、栅介质材料层201(请参考图5)和栅极材料层202(请参考图5)，形成覆盖部分衬底100表面的栅极堆叠结构。
所述栅极堆叠结构包括界面层110、栅介质层201a和栅极202a，所述界面层110包括部分界面材料层101a和部分掺杂层102a。
所述掺杂层102a位于界面材料层101a与栅介质层201a的界面上，所述掺杂层102a内掺杂有氮离子使得所述掺杂层102a具有较高的介电系数，能够提高所述衬底100与栅极202a之间的击穿电压，从而提高形成的晶体管的工作电压。并且，所述掺杂层102a的致密度较高，可以阻挡其上层的栅介质层201a以及栅极202a的原子或掺杂离子向下扩散；并且，所述掺杂层102a位于界面材料层101a的上表面，所述掺杂层102a内的掺杂离子被激活固化在晶格结构内，不会扩散至衬底100与界面材料层101a界面处，从而可以降低形成的晶体管的负偏压温度不稳定性，从而提高晶体管的性能和使用寿命。
请参考图7，在所述栅极堆叠结构两侧的衬底100内形成源极301和漏极302。
本实施例中，首先在所述栅极堆叠结构的侧壁表面形成侧墙300之后，再以所述栅极堆叠结构和侧墙300为掩膜，对所述衬底100进行离子注入形成源极301和漏极302。
本实施例中，采用前栅工艺形成上述晶体管，在本发明的其他实施例中，也可以采用后栅工艺形成上述晶体管，此时所述栅介质层201a和栅极202a可以是伪栅结构。具体的，在形成源极301和漏极302之后，在所述衬底100表面形成介质层，所述介质层的表面与栅极202a的表面齐平，然后去除所述栅极202a和栅介质层201a，形成凹槽，再在所述凹槽内形成栅极结构。
在本发明的其他实施例中，在采用后栅工艺形成晶体管的过程中，也可以先直接在衬底表面形成伪栅结构之后，在伪栅结构两侧的衬底内形成源极和漏极，以及位于衬底表面与伪栅结构顶部表面齐平的介质层；然后去除所述伪栅结构，形成凹槽，再在凹槽顶部的衬底表面形成上述界面层，以及位于所述界面层表面的栅极结构。
本实施例，还提供一种采用上述方法形成的晶体管。
请参考图7，为所述晶体管的结构示意图。
所述晶体管包括：衬底100；位于衬底100表面覆盖部分衬底100表面的栅极堆叠结构，所述栅极堆叠结构包括：界面层110、位于界面层110表面的栅介质层201a和位于栅介质层201a表面的栅极层202a，所述界面层110在远离衬底100一侧的表面内具有掺杂层102a；位于所述栅极堆叠结构两侧的衬底100内的源极301和漏极302。
所述界面层110还包括位于掺杂层102a下方的界面材料层101a，所述界面材料层101a的材料为氧化硅，所述掺杂层102a为掺氮的氧化硅层。所述掺杂层102a的厚度为整个界面层110厚度的1/4～1/2，所述掺杂层102a距离衬底100表面距离较远，避免所述掺杂层102a内的掺杂离子对衬底100与界面层110的界面处造成影响，所述掺杂层102a内的掺杂离子被激活固定住，不会扩散至衬底100与界面材料层101a界面处而加剧晶体管的负偏压稳度不稳定性；并且，所述掺杂层102a位于界面材料层101a与栅介质层201a的界面上，所述掺杂层102a内掺杂有氮离子的掺杂剂量为0.5E15atoms/cm2～12E15atoms/cm2，使得所述掺杂层102a具有较高的介电系数，能够提高所述衬底100与栅极202a之间的击穿电压，从而提高形成的晶体管的工作电压。并且，所述掺杂层102a的致密度较高，可以阻挡其上层的栅介质层201a以及栅极202a的原子向下扩散，影响晶体管的性能。本实施例中，所述界面层110的总厚度为所述掺杂层102a的厚度为
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底表面形成界面材料层；
对所述界面材料层进行氮离子掺杂，在所述界面材料层的表面处形成掺杂层；
对所述界面材料层进行毫秒级退火处理，所述毫秒级退火工艺适于激活固化所述氮离子，并且避免氮离子向衬底方向扩散。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述毫秒级退火处理采用的退火工艺为闪光退火、激光退火或动态表面退火工艺，所述毫秒极退火处理的温度为1000℃～1400℃，退火时间为0.1ms～30ms。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述毫秒级退火处理仅对界面材料层内的掺杂层进行退火处理。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在对所述界面材料层进行毫秒级退火处理后，对所述界面材料层进行氧化处理，修复所述衬底表面的缺陷。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化处理的温度为950℃～1100℃，时间小于200s。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述界面材料层的材料为氧化硅。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用去耦等离子体氮化工艺进行所述氮离子掺杂。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氮离子的掺杂剂量为0.5E15atoms/cm2～12E15atoms/cm2。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述掺杂层的厚度为整个界面材料层厚度的1/4～1/2。
10.一种晶体管的形成方法，其特征在于，包括：
提供衬底；
在所述衬底表面形成界面材料层；
对所述界面材料层进行氮离子掺杂，在所述界面材料层表面处形成掺杂层；
对所述界面材料层进行毫秒级退火处理，形成界面层，所述毫秒级退火工艺适于激活固化所述氮离子，并且避免氮离子向衬底方向扩散；
在所述界面层表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层；
图形化所述界面层、栅介质材料层和栅极材料层，形成覆盖部分衬底表面的栅极堆叠结构；
在所述栅极堆叠结构两侧的衬底内形成源极和漏极。
11.根据权利要求10所述的晶体管的形成方法，其特征在于，所述毫秒级退火处理采用的退火工艺为闪光退火、激光退火或动态表面退火工艺，所述毫秒极退火处理的温度为1000℃～1400℃，退火时间为0.1ms～30ms。
12.根据权利要求11所述的晶体管的形成方法，其特征在于，所述毫秒级退火处理仅对界面材料层内的掺杂层进行退火处理。
13.根据权利要求10所述的晶体管的形成方法，其特征在于，还包括：在对所述界面材料层进行毫秒级退火处理，形成界面层之后，对所述界面层进行氧化处理，修复所述衬底表面的缺陷。
14.根据权利要求13所述的晶体管的形成方法，其特征在于，所述氧化处理的温度为950℃～1100℃，时间小于200s。
15.根据权利要求10所述的晶体管的形成方法，其特征在于，采用去耦等离子体氮化工艺进行所述氮离子掺杂。
16.根据权利要求15所述的晶体管的形成方法，其特征在于，所述氮离子的掺杂剂量为0.5E15atoms/cm2～12E15atoms/cm2。
17.根据权利要求10所述的晶体管的形成方法，其特征在于，所述掺杂层的厚度为整个界面材料层厚度的1/4～1/2。
18.根据权利要求17所述的晶体管的形成方法，其特征在于，所述界面材料层的厚度为
19.根据权利要求18所述的晶体管的形成方法，其特征在于，所述掺杂层的厚度为
20.一种根据权利要求10至19中任一项权利要求所述的晶体管的形成方法所形成的晶体管，其特征在于，包括：
衬底；
位于衬底表面覆盖部分衬底表面的栅极堆叠结构，所述栅极堆叠结构包括：界面层、位于界面层表面的栅介质层和位于栅介质层表面的栅极层，所述界面层在远离衬底一侧的表面处具有氮掺杂层；
位于所述栅极堆叠结构两侧的衬底内的源极和漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410323378.5A CN105448709B (zh) | 2014-07-08 | 2014-07-08 | 半导体结构的形成方法、晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410323378.5A CN105448709B (zh) | 2014-07-08 | 2014-07-08 | 半导体结构的形成方法、晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105448709A true CN105448709A (zh) | 2016-03-30 |
| CN105448709B CN105448709B (zh) | 2018-12-21 |
Family
ID=55558766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410323378.5A Active CN105448709B (zh) | 2014-07-08 | 2014-07-08 | 半导体结构的形成方法、晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105448709B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305846A (zh) * | 2016-04-18 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN107731687A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN108565219A (zh) * | 2018-01-08 | 2018-09-21 | 德淮半导体有限公司 | 半导体结构形成方法 |
| CN111769043A (zh) * | 2019-04-02 | 2020-10-13 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101192528A (zh) * | 2006-11-29 | 2008-06-04 | 联华电子股份有限公司 | 栅极制作方法 |
| US20110252704A1 (en) * | 2009-01-15 | 2011-10-20 | Heung-Yeul Cho | Fabricated cultivation box and fabricated landscape architecture system |
| CN103346077A (zh) * | 2013-07-09 | 2013-10-09 | 上海华力微电子有限公司 | 一种栅氧化层的制备方法 |
-
2014
- 2014-07-08 CN CN201410323378.5A patent/CN105448709B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101192528A (zh) * | 2006-11-29 | 2008-06-04 | 联华电子股份有限公司 | 栅极制作方法 |
| US20110252704A1 (en) * | 2009-01-15 | 2011-10-20 | Heung-Yeul Cho | Fabricated cultivation box and fabricated landscape architecture system |
| CN103346077A (zh) * | 2013-07-09 | 2013-10-09 | 上海华力微电子有限公司 | 一种栅氧化层的制备方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305846A (zh) * | 2016-04-18 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN107731687A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN108565219A (zh) * | 2018-01-08 | 2018-09-21 | 德淮半导体有限公司 | 半导体结构形成方法 |
| CN111769043A (zh) * | 2019-04-02 | 2020-10-13 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
| CN111769043B (zh) * | 2019-04-02 | 2023-02-17 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105448709B (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060205131A1 (en) | Method for fabricating semiconductor device | |
| US9496351B2 (en) | Semiconductor chip arrangement | |
| US7629243B2 (en) | Method for manufacturing semiconductor device | |
| JPWO2016042954A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN1674300A (zh) | 沟道中具浅锗注入区的晶体管 | |
| JP2009302373A (ja) | 半導体装置の製造方法 | |
| CN105448709A (zh) | 半导体结构的形成方法、晶体管及其形成方法 | |
| JP2006005373A (ja) | 半導体装置の製造方法 | |
| CN106206301A (zh) | Mos晶体管的形成方法 | |
| CN103855014B (zh) | P型mosfet及其制造方法 | |
| US8551842B2 (en) | Method of manufacturing semiconductor device | |
| US6372585B1 (en) | Semiconductor device method | |
| JPWO2009034699A1 (ja) | 半導体装置の製造方法 | |
| CN103855007A (zh) | P型mosfet的制造方法 | |
| CN103855013A (zh) | N型mosfet的制造方法 | |
| US20060205122A1 (en) | Method for fabricating a field stop zone | |
| US7947559B2 (en) | Method of fabricating semiconductor device | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JP2005259779A (ja) | 半導体装置及びその製造方法 | |
| CN112038237A (zh) | 一种沟槽mosfet的制造方法 | |
| JP2007067229A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| TW200405478A (en) | Method for fabricating semiconductor device | |
| JP3033579B2 (ja) | 薄膜トランジスタの製法 | |
| CN101740391B (zh) | Nmos晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |