CN105431252A - 用于将复合体分割成半导体芯片的方法和半导体芯片 - Google Patents
用于将复合体分割成半导体芯片的方法和半导体芯片 Download PDFInfo
- Publication number
- CN105431252A CN105431252A CN201480045143.2A CN201480045143A CN105431252A CN 105431252 A CN105431252 A CN 105431252A CN 201480045143 A CN201480045143 A CN 201480045143A CN 105431252 A CN105431252 A CN 105431252A
- Authority
- CN
- China
- Prior art keywords
- functional layer
- carrier
- semiconductor chip
- layer
- complex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000002131 composite material Substances 0.000 title abstract 3
- 239000002346 layers by function Substances 0.000 claims abstract description 120
- 239000010410 layer Substances 0.000 claims abstract description 72
- 230000005855 radiation Effects 0.000 claims abstract description 43
- 230000001427 coherent effect Effects 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims description 47
- 230000011218 segmentation Effects 0.000 claims description 34
- 239000000126 substance Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000005520 cutting process Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000004880 explosion Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 244000287680 Garcinia dulcis Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000002144 chemical decomposition reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/50—Working by transmitting the laser beam through or within the workpiece
- B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
- B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- High Energy & Nuclear Physics (AREA)
- General Chemical & Material Sciences (AREA)
- Oil, Petroleum & Natural Gas (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Dicing (AREA)
- Led Devices (AREA)
Abstract
说明一种用于沿着分割图案将复合体(1)分割成多个半导体芯片(10)的方法。提供具有载体(4)、半导体层序列(2)和功能层(3)的复合体。分离槽(45)在载体中沿着分割图案来构造。功能层借助相干辐射沿着分割图案被切开。被分割的半导体芯片分别具有半导体层序列、载体和功能层的一部分。此外说明一种半导体芯片(10)。
Description
技术领域
本申请涉及一种用于将复合体分割成多个半导体芯片的方法以及这样的半导体芯片。
背景技术
为了将半导体晶片分割成半导体芯片可以应用不同的方法,其特别是切开衬底材料。然而,大多分割方法的效率强烈地依赖于要切开的材料。
发明内容
任务在于说明一种简单并且可靠的分割方法。此外应该说明一种半导体芯片,其能够简化地被制造。
该任务此外通过根据独立权利要求的方法或半导体芯片来解决。设计方案和适宜方案是从属权利要求的主题。
说明一种用于将复合体分割成多个半导体芯片的方法。
根据方法的至少一种实施方式,提供复合体。该复合体在第一主面和第二主面之间以垂直的方向延伸。特别是沿着分割图案进行分割。
例如可以网格形地构造分割图案。然而,分割不必一定沿着直地延伸的线进行。更确切地说,通过分割也可以形成以下半导体芯片,所述半导体芯片的在分割时形成的侧面至少区域地弯曲或具有至少一个弯曲。
根据方法的至少一种实施方式,复合体具有载体。载体例如包含半导体材料、例如硅、锗、磷化镓或砷化镓或由这样的材料构成。载体可以导电地或电绝缘地构造。
根据方法的至少一种实施方式,复合体具有半导体层序列。半导体层序列例如外延地、例如借助MOCVD或MBE沉积。半导体层序列可以沉积在载体上或与载体不同的生长衬底上。例如半导体层序列包含被设置用于产生辐射和/或接收辐射的有源区域。
例如半导体层序列、特别是有源区域包含III-V化合物半导体材料。III-V化合物半导体材料适合于紫外(AlxInyGa1-x-yN)、经过可见的(AlxInyGa1-x-yN,特别是用于蓝色至绿色辐射,或者AlxInyGa1-x-yP,特别是用于黄色至红色辐射)、直至红外(AlxInyGa1-x-yAs)光谱范围中的辐射产生。在此分别适用的是0≤x≤1,0≤y≤1并且x+y≤1,特别是具有x≠1,y≠1,x≠0和/或y≠0。此外,利用特别是所提及的材料***中的III-V化合物半导体材料在辐射产生中可以实现高的内部量子效率。
第一主面特别是位于半导体层序列的背向载体的侧上。相应地,第二主面特别是位于载体的背向半导体层序列的侧上。
根据方法的至少一种实施方式,复合体具有功能层。功能层可以单层或多层地构造。功能层可以具有金属层和/或介电层。例如功能层或其子层与半导体层序列导电连接。功能层此外可以被构造为要在半导体层序列中产生或探测的辐射的镜层。例如针对该辐射的反射率至少为60%。
根据方法的至少一种实施方式,在载体中特别是沿着分割图案构造分离槽。在分割的半导体芯片中,分离槽的侧面特别是构成在横向的方向上限制半导体芯片的侧面。
横向方向被理解为沿着半导体层序列的半导体层的主延伸平面伸展的方向。
根据一种实施变型,在构造分离槽时已经在半导体层序列中构造台面槽。台面槽限定来自于半导体层序列的各个半导体本体。例如台面槽完全穿过半导体层序列延伸。换句话说,半导体层序列在构造分离槽时已经被切开。因此分割图案在复合体的俯视图中沿着台面槽伸展。相应地,分离槽的构造沿着台面槽进行。
根据一种替代的设计方案变型,在载体中构造分离槽时也至少部分地切开半导体层序列。之后分割的半导体芯片的各个半导体本体和载体本体因此在共同的制造步骤中被限定。
根据方法的至少一种实施方式,功能层借助相干辐射特别是沿着分割图案来切开。功能层的切开可以在构造分离槽之前或之后进行。作为辐射源适合的例如是以脉冲运行的、特别是具有最高100ps、优选地最高10ps的脉冲时长的激光。这样短的激光脉冲的特征在于特别小的材料选择性。因此材料剥除尽可能地不依赖于功能层的材料或功能层的各个子层地进行。
被分割的半导体芯片特别是分别具有半导体层序列、载体和功能层的一部分。
在方法的至少一种实施方式中,提供复合体,该复合体具有载体、半导体层序列和功能层并且被设置用于沿着分割图案来分割。在载体中沿着分割图案来构造分离槽。功能层借助相干辐射沿着分割图案被切开。从复合体切割的半导体芯片分别具有半导体层序列、载体和功能层的一部分。
通过借助相干辐射的材料剥除,在半导体芯片的在分割时形成的侧面上由于相干辐射区域地形成材料剥除的痕迹。
通过所描述的方法可以简单并且有效地切开载体,特别是借助化学方法。而特别是也在分割图案的区域中的布置在载体上的功能层在构造分离槽之前或之后借助相干辐射来去除,该功能层利用化学方法不能被剥除或仅仅很慢地被剥除。这样的材料剥除与蚀刻方法相比仅仅示出小的材料选择性。在包含焊料的功能层中,方法的效率例如尽可能地不依赖于焊料的准确组成和层中的相分布。此外,材料组成中的变化或功能层的层厚的制造决定的波动仅仅相对小地影响该方法步骤。
利用所描述的分割方法,因此特别是在化学方法、如等离子体分离方法中的半导体材料的高的剥除速率可以与辐射引起的材料剥除对于功能层的不同材料的宽泛的适用性相联合。
在要切开的功能层的结构关于层厚和/或材料和/或功能层中的要构造的槽的宽度的较大的变化的情况下,针对材料剥除的工艺的适配借助相干辐射可以相较于其他的、例如化学方法简化地进行。
此外,所述方法可以利用可用的设备***容易地自动化(卡盒到卡盒)。
根据方法的至少一种实施方式,功能层具有金属层和/或介电层并且载体包含半导体材料。所描述的多级的分割特别适用于复合体的这样的结构。
根据方法的至少一种实施方式,功能层被布置在半导体层序列和载体之间。例如功能层包含连接层、例如焊料层,利用该连接层在载体上固定半导体层序列。但是,功能层也可以与此不同地被布置在载体的背向半导体层序列的侧上或半导体层序列的背向载体的侧上。
根据方法的至少一种实施方式,功能层在借助相干辐射切开复合体之前在复合体上整面地延伸。功能层因此可以在横向方向上完全不被结构化。特别是在在载体中构造分离槽之后相邻的半导体芯片分别通过功能层相互机械连接。
根据方法的至少一种实施方式,分离槽完全穿过载体延伸。例如复合体在构造分离槽之后仅仅还通过功能层保持在一起。
根据方法的至少一种实施方式,分离槽借助化学方法来构造。特别是槽的构造借助等离子体分离方法、例如借助ICP(感应耦合等离子体)方法或借助反应离子深度蚀刻(DeepReactiveIonEtching,DRIE)来进行。该方法也被称为“博世工艺”。等离子体分离方法特别是可以在半导体材料中通过高的蚀刻速率来表征。
根据方法的至少一种实施方式,功能层的切开在构造分离槽之后进行。在该情况下,用于切开功能层的相干辐射可以穿过分离槽照射到功能层上。分离槽的构造和切开因此可以从复合体的相同侧进行。与此不同,但是也可以设想的是,分离槽的构造和功能层的切开从复合体的相对的侧来执行。
根据方法的至少一种实施方式,功能层的切开在构造分离槽之前进行。例如布置在半导体层序列和载体之间的功能层首先借助相干辐射被切开并且随后载体借助等离子体分离方法被切开。已经被切开的功能层可以用作构造分离槽的掩膜。分离槽特别是在以下区域中自对准地形成,在所述区域中功能层被去除。在横向方向上,功能层和在分割时形成的载体本体可以齐平。但是也可以与此不同地设置附件的掩膜或掩膜层。
根据方法的至少一种实施方式,复合体具有另外的功能层。
特别是功能层和另外的功能层在垂直方向上彼此相间隔。例如功能层和另外的功能层被布置在载体的相对的侧上。另外的功能层特别是可以如结合功能层来描述地实施并且借助相干辐射被切开。
在切割之前,因此不仅功能层而且另外的功能层可以在横向方向上完全不被结构化并且特别是沿着分割图案完全覆盖载体。在分割时,功能层和另外的功能层可以借助相干辐射沿着分割图案被切开,其中分离槽的构造在切开功能层和切开另外的功能层之间被执行。在切开另外的功能层时,已经被切开的功能层不进行进一步的材料剥除。与此不同,另外的功能层的化学剥除也将侵蚀功能层并且例如加强横向的底部蚀刻。因此可以在切开另外的功能层期间放弃施加用于保护功能层的保护层。
根据方法的至少一种实施方式,复合体在分割之前、特别是在构造分离槽之前和/或在切开功能层之前被固定在辅助载体上。作为辅助载体适合的例如是薄膜、硬的载体或板,在板的情况下还处于复合体中的或已经被分割的半导体芯片借助低压被吸住或借助静电力来固定。在分割之后,半导体芯片可以在辅助载体上以几何次序、例如以矩阵形结构来存在。半导体芯片的另外的加工由此被简化。
根据方法的至少一种实施方式,功能层在切开时仅仅部分地、即在横向方向上不通过整个复合体、沿着分割图案来切开,使得复合体的至少一个区域在分割之后具有多个连续的半导体芯片。因此可以由复合体形成具有分别多个半导体芯片的一个区段或多个区段。
根据半导体本体的至少一种实施方式,半导体芯片具有载体本体和功能层,所述载体本体和功能层在垂直方向上依次被布置。功能层在半导体芯片的至少一个侧面上具有由于相干辐射所致的材料剥除的痕迹。为了制造这样的半导体芯片,可以在借助相干辐射切开之前放弃结构化功能层。
根据半导体芯片的至少一种实施方式,功能层被布置在载体本体和半导体本体之间。功能层或其子层例如可以被构造为用于半导体本体和载体本体之间的材料决定的连接的连接层。在材料决定的连接的情况下,优选预制的连接伙伴借助原子和/或分子力保持在一起。材料决定的连接例如可以借助连接剂、例如粘附剂或焊料来实现。通常,连接的分离伴随着连接剂和/或连接伙伴的至少一个的破坏。例如半导体芯片被构造为薄膜半导体芯片,在薄膜半导体芯片的情况下用于半导体本体的半导体层序列的生长衬底被去除并且载体本体使半导体本体机械稳定化。
根据半导体芯片的至少一种实施方式,半导体芯片具有另外的功能层,该另外的功能层被布置在载体本体的背向半导体本体的侧上。特别是另外的功能层在半导体芯片的至少一个侧面上具有由于相干辐射所致的材料剥除的痕迹。另外的功能层例如可以被构造为半导体芯片的外部电接触的载体侧的电接触部。
用于将复合体分割成半导体芯片的前述方法特别适合用于制造半导体芯片。因此结合该方法描述的特征也可以被考虑用于半导体芯片并且反之亦然。
附图说明
其他特征、设计方案和适宜方案从实施例结合附图的随后描述中得出。
其中:
图1A至1D示出用于借助分别在示意性的截面图中示出的中间步骤分割复合体的方法和图1D中的半导体芯片的第一实施例;
图2A至2D示出用于借助分别在示意性的截面图中示出的中间步骤分割复合体的方法和图2E中的半导体芯片的第二实施例;
图3A至3E示出用于借助分别在示意性的截面图中示出的中间步骤分割复合体的方法和图3E中的半导体芯片的第三实施例;以及
图4A和4B示出被分割的复合体的子区域的照片,其中图4B示出图4A的放大的部段。
相同的、同样的或相同作用的元件在附图中配备相同的附图标记。附图和在附图中示出的元件的大小比例彼此不应该被视为按比例的。更确切地说,各个元件和特别是层厚可以为了更好的显示和/或为了更好的理解过大地被示出。
具体实施方式
用于分割的方法的第一实施例借助图1A至1D分别以示意性的截面图来示出。如图1A中所示,提供复合体1,该复合体被设置用于分割成多个半导体芯片。例如半导体芯片是光电子半导体芯片,该光电子半导体芯片具有被设置用于产生和/或接收辐射的有源区域(在附图中为了简化显示未明确地示出)。在图1A中示出的实施例中,复合体1包括半导体层序列2,该半导体层序列借助台面槽25被分成多个半导体本体20。半导体层序列例如具有1μm(含)和20μm(含)之间的厚度。半导体层序列2、特别是有源区域例如包含在说明书的普及部分中所提及的化合物半导体材料之一。半导体层序列2被布置在载体4上。载体例如包含半导体材料、例如硅或锗。也可以使用其他半导体材料、如磷化镓或砷化镓。
在半导体层序列2和载体4之间布置有功能层3。功能层3例如包含连接层、例如焊料层或导电的粘附层,半导体层序列2借助该连接层以材料决定的方式被固定在载体4上。功能层3此外可以具有子层,该子层被设置为要在半导体本体20中产生或吸收的辐射的金属镜层。例如镜层包含银。替代地或补充地,功能层3也可以包括介电层。
复合体被构造用于制造薄膜半导体芯片、特别是薄膜发光二极管芯片。用于半导体层序列2的外延沉积的生长衬底在图1A中示出的阶段中已经被去除。载体4使半导体层序列机械稳定化。
在载体4的背向半导体层序列2的侧上构造有另外的功能层35。在所示的实施例中,另外的功能层在分割的半导体芯片中用于半导体芯片的电接触。
复合体1在垂直方向上在第一主面11和第二主面12之间延伸。第一主面11由半导体层序列2构成。然而,在半导体层序列2上可以与此不同地布置有一个或多个层、例如钝化层和/或用于电接触或用于电流扩张的层。
复合体1以第二主面12固定在辅助载体5上。辅助载体例如可以是在框上张紧的薄膜。替代地,辅助载体5也可以是硬的载体或以下装置,在该装置中复合体1和特别是之后分割的半导体芯片10借助低压或借助静电力被固定。借助辅助载体,被分割的半导体芯片可以以几何次序、例如矩阵形地存在。由此简化进一步的加工。
如图1B中所示,复合体1从第一主面起沿着分割图案15利用相干辐射6、例如具有纳秒或皮秒范围中的脉冲时长的激光辐射。优选地,该辐射具有最高100ps、优选地最高10ps的脉冲时长。已经表明,这样短的脉冲时长的特征在于特别小的材料选择性。
此外已经表明,实际的脉冲时长之内的时间上依次跟随的分开的子脉冲的产生借助所谓的“***(Burst)”技术引起有效的分割。这些子脉冲可以通过所谓的“脉冲选择器”来产生。通过预脉冲(***)可以进行要分割的材料的调整,使得随后的脉冲以另外的能量状态击中材料。这可以引起质量高的并且此外有效的材料剥除。通过纳秒范围内的脉冲时长和***技术,材料剥除可以与在没有***技术的情况下使用皮秒范围内的脉冲时长的情况类似有效。此外,***技术也可以结合皮秒范围内的脉冲时长来使用。
分割图案15例如可以具有网格结构,该网格结构具有沿着第一方向的分割线和与第一分割线倾斜地或垂直地伸展的第二分割线。但是,分割图案也可以至少区域地弯曲或被构造成,使得分割的半导体芯片在俯视图中具有拥有多于四个角的基本形状、例如六边形的基本形状。
分割图案15在该实施例中沿着台面槽25伸展。与此不同,也可以设想的是,半导体层序列2和功能层3在共同的制造步骤中借助相干辐射来切开。
由于借助相干辐射、特别是皮秒范围内的脉冲运行中的激光的情况下的剥除的小的材料选择性,功能层3的切开尽可能不依赖于功能层的材料组成或功能层的子层地进行。材料组成的在横向方向上在复合体1上出现的波动、例如在合金或焊料组成部分中的或在连接层中的相分布中的波动也不导致功能层3的不期望的非均匀的材料剥除。材料剥除可以通过调节激光的参数、特别是波长、脉冲时长、频率和脉冲形状以及通过其他的方法参数、如特别是射束焦散线、射束几何形状、推进速度和光学功率来控制。
在切开在组成上与功能层3相比强烈不同的复合体1时,该激光剥落工艺的简单的适配可以无需大的设计花费的情况下快速地适配于改变的条件。
与所描述的实施例不同,复合体也可以在功能层已经被切开之后才被固定在辅助载体5上。此外也可以设想的是,各个步骤在不同的辅助载体上进行。为此可以执行一个或多个贴上或转贴步骤。被实施为薄膜的辅助载体可以在两个步骤之间在需要的情况下被扩展。
复合体1与切开的功能层3在图1C中示出。随后沿着分割图案15在载体中构造分离槽45。这样分割的分别具有半导体本体20和源于载体4的载体本体40的半导体芯片10在图1D中示出。
分离槽的构造优选地借助化学方法、特别是借助干法化学方法、如等离子体分离方法来进行。例如可以使用ICP(感应耦合等离子体)分离方法或反应离子深度蚀刻。利用这样的方法特别是可以以高的剥除速率去除半导体材料、如硅和锗。这样形成的分离槽45在垂直方向上完全穿过载体4延伸,使得半导体芯片10仅还通过辅助载体5相互连接。
在该实施例中,因此在分离槽45从复合体的相同侧起构造之前,首先借助相干辐射去除功能层3。功能层35在此可以用作构造分离槽45的掩膜。因此在构造分离槽时可以放弃掩膜。与此不同,但是也可以设想的是,在另外的功能层3上设置掩膜或掩膜层。
所描述的分离方法使激光剥落方法的小的材料选择性和介电材料和金属材料的由此可实现的高的剥除速率与针对半导体材料的化学分离方法、特别是等离子体方法的高的剥除速率联合。已经表明,这样的两级的方法的特征总地在于特别高的可靠性和高的生产速率。
特别是,该方法相对于用于制造复合体的上游步骤中的工艺波动、例如关于功能层3的层厚上的波动特别少地敏感。此外,该方法例如通过卡盒到卡盒工艺可以简化地被自动化。
所描述的方法尽可能地不依赖于要从复合体分割的半导体芯片的具体的设计方案。例如半导体芯片也可以具有两个前侧的或两个背侧的接触部。此外,可以在半导体层序列2或半导体本体20上布置一个或多个另外的层、例如钝化层、例如氧化物层或氮化物层、和/或包含TCO(透明导电氧化物)材料的层和/或包含被设置用于辐射转换的发光物质的层。
在所描述的方法中,功能层3也可以沿着分割图案仅仅部分地被切开,使得复合体1的至少一个区域在构造分离槽和切开功能层之后具有多个连续的半导体芯片。
在图2A至2D中示出的第二实施例与结合图1A至1D描述的第一实施例的区别特别是在于,复合体1以第一主面11固定在辅助载体5上。因此半导体层序列2被布置在载体4和辅助载体5之间。如图2B中所示,从第二主面12起在载体4中构造分离槽45。在构造分离槽45之后,复合体1还通过功能层3相连接。所述功能层3如图2C中所示借助相干辐射6穿过分离槽地被切开。在该实施例中,分离槽的构造因此在切开功能层之前进行。分离槽45的构造和功能层3的切开可以如结合图1A至1D所描述地进行。
如图2D中所示,功能层3可以在横向方向上超过被分割的载体本体40的侧面101延伸。因此功能层至少部分地、特别是沿着半导体芯片的整个周长超过载体本体。
在图3A至3E中示出的第三实施例基本上对应于结合图1A至1D所描述的第一实施例。不同之处在于,复合体1的另外的功能层35首先被构造为连续的层(图3A)。如图3B至3D中所示,功能层3随后借助相干辐射6被切开并且在载体4中为了构造各个载体本体40而构造分离槽45。这些步骤可以如结合图1A至1D所描述地来实施。
最后另外的功能层35同样借助相干辐射6被切开,使得被分割的半导体芯片10仅还通过辅助载体5相互机械连接(图3E)。与化学剥除方法不同,另外的功能层35的去除不引起之前已经被切开的功能层3的附加的材料剥除,即使所述功能层具有相同的或至少可比较的材料组成。与此不同,另外的功能层35的化学材料剥除也引起之前已经被切开的功能层3的另外的材料剥除。
如果复合体1因此具有多个在其材料组成上相似的层,则可以放弃施加用于保护已经被切开的位于之前的层的侧面的辅助层。
在通过所描述的方法制造的半导体芯片中,功能层在半导体芯片的侧面101上具有由于相干辐射所致的材料剥除的痕迹(参见图4B)。
被分割的半导体芯片的照片在图4A和4B中示出。图4A中的载体本体40对于化学材料剥除具有典型的条纹状的结构,而功能层3、在该实施例中金属层示出对于通过相干辐射的材料剥除典型的痕迹30(图4B)。
该专利申请要求德国专利申请102013108583.0的优先权,该德国专利申请的公开内容就此通过引起并入本文。
本发明不通过借助实施例的描述来限制。更确切地说,本发明包括每个新的特征以及特征的每个组合,这特别是包含权利要求中的特征的每个组合,即使该特征或该特征组合本身在权利要求或实施例中未明确地被说明。
Claims (16)
1.用于沿着分割图案(15)将复合体(1)分割成多个半导体芯片(10)的方法,具有以下步骤:
a)提供复合体,所述复合体具有载体(4)、半导体层序列(2)和功能层(3);
b)在载体中沿着分割图案构造分离槽(45);以及
c)借助相干辐射沿着分割图案切开功能层;
其中被分割的半导体芯片分别具有半导体层序列、载体和功能层的一部分。
2.根据权利要求1所述的方法,
其中功能层具有金属层和/或介电层并且其中载体包含半导体材料。
3.根据权利要求1或2所述的方法,
其中功能层被布置在半导体层序列和载体之间。
4.根据上述权利要求之一所述的方法,
其中功能层在步骤c)之前整面地在复合体上延伸。
5.根据上述权利要求之一所述的方法,
其中分离槽借助化学方法来构造。
6.根据上述权利要求之一所述的方法,
其中分离槽在步骤b)之后完全穿过载体延伸。
7.根据上述权利要求之一所述的方法,
其中步骤c)在步骤b)之后执行。
8.根据权利要求7所述的方法,
其中相干辐射在步骤c)中穿过分离槽射到功能层上。
9.根据权利要求1至6之一所述的方法,
其中步骤c)在步骤b)之前被执行。
10.根据上述权利要求之一所述的方法,
其中复合体具有另外的功能层(35),所述另外的功能层在步骤d)中借助相干辐射沿着分割图案被切开,并且其中步骤b)在步骤c)和步骤d)之间被执行。
11.根据上述权利要求之一所述的方法,
其中复合体在分割之前被固定在辅助载体(5)上,并且半导体芯片在分割之后以几何次序存在于辅助载体上。
12.根据上述权利要求之一所述的方法,
其中功能层在步骤c)中仅仅部分地沿着分割图案被切开,使得复合体的至少一个区域在步骤b)和步骤c)之后具有多个连续的半导体芯片。
13.具有在垂直方向上相叠布置的半导体本体(20)、载体本体(40)和功能层(3)的半导体芯片(10),其中功能层在半导体芯片的至少一个侧面(101)上具有由于相干辐射所致的材料剥除的痕迹(30)。
14.根据权利要求13所述的半导体芯片,其中功能层被布置在载体本体和半导体本体之间。
15.根据权利要求14所述的半导体芯片,其中在载体本体的背向半导体本体的侧上布置有另外的功能层,其中另外的功能层在半导体芯片的至少一个侧面(101)上具有由于相干辐射所致的材料剥除的痕迹。
16.根据权利要求13至15所述的半导体芯片,所述半导体芯片根据权利要求1至12之一所述的方法来制造。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013108583.0 | 2013-08-08 | ||
DE102013108583.0A DE102013108583A1 (de) | 2013-08-08 | 2013-08-08 | Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip |
PCT/EP2014/066398 WO2015018717A1 (de) | 2013-08-08 | 2014-07-30 | Verfahren zum vereinzeln eines verbundes in halbleiterchips und halbleiterchip |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105431252A true CN105431252A (zh) | 2016-03-23 |
CN105431252B CN105431252B (zh) | 2017-06-23 |
Family
ID=51292941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480045143.2A Active CN105431252B (zh) | 2013-08-08 | 2014-07-30 | 用于将复合体分割成半导体芯片的方法和半导体芯片 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9873166B2 (zh) |
CN (1) | CN105431252B (zh) |
DE (2) | DE102013108583A1 (zh) |
WO (1) | WO2015018717A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107946284A (zh) * | 2017-11-03 | 2018-04-20 | 马鞍山太时芯光科技有限公司 | 一种led芯片切割道标识及其制作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912477A (en) * | 1994-10-07 | 1999-06-15 | Cree Research, Inc. | High efficiency light emitting diodes |
US20020127824A1 (en) * | 1998-10-23 | 2002-09-12 | Shelton Bryan S. | Semiconductor wafer protection and cleaning for device separation using laser ablation |
CN1441971A (zh) * | 2000-07-10 | 2003-09-10 | 奥斯兰姆奥普托半导体有限责任公司 | 产生辐射的半导体芯片 |
CN1515025A (zh) * | 2002-02-25 | 2004-07-21 | ������������ʽ���� | 半导体片的分割方法 |
JP2008042143A (ja) * | 2006-08-10 | 2008-02-21 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子及びその製造方法 |
CN102388472A (zh) * | 2009-04-03 | 2012-03-21 | 欧司朗光电半导体有限公司 | 用于制造光电子器件的方法、光电子器件以及带有多个光电子器件的器件布置 |
DE102011015725A1 (de) * | 2011-03-31 | 2012-10-04 | Osram Opto Semiconductors Gmbh | Verfahren zum Vereinzeln eines Bauelementverbunds |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI254467B (en) * | 2005-03-01 | 2006-05-01 | Advanced Semiconductor Eng | Semiconductor package having an optical device and the method of making the same |
JP2006253402A (ja) * | 2005-03-10 | 2006-09-21 | Nec Electronics Corp | 半導体装置の製造方法 |
US7371676B2 (en) * | 2005-04-08 | 2008-05-13 | Micron Technology, Inc. | Method for fabricating semiconductor components with through wire interconnects |
US7989319B2 (en) * | 2007-08-07 | 2011-08-02 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
JP2009283912A (ja) * | 2008-04-25 | 2009-12-03 | Sanyo Electric Co Ltd | 窒化物系半導体素子およびその製造方法 |
DE102008031533B4 (de) * | 2008-07-03 | 2021-10-21 | Pictiva Displays International Limited | Organisches elektronisches Bauelement |
WO2010020077A1 (en) * | 2008-08-22 | 2010-02-25 | Lattice Power (Jiangxi) Corporation | Method for fabricating ingaain light-emitting device on a combined substrate |
CA2743648C (en) * | 2008-11-21 | 2014-11-04 | Institut National D'optique | Spectrally tailored pulsed fiber laser oscillator |
WO2010132552A1 (en) * | 2009-05-12 | 2010-11-18 | The Board Of Trustees Of The University Of Illinois | Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays |
US8080445B1 (en) * | 2010-09-07 | 2011-12-20 | Stats Chippac, Ltd. | Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers |
KR20140140053A (ko) * | 2012-02-26 | 2014-12-08 | 솔렉셀, 인크. | 레이저 분할 및 디바이스 층 전사를 위한 시스템 및 방법 |
US20130249095A1 (en) * | 2012-03-26 | 2013-09-26 | Skyworks Solutions, Inc. | Gallium arsenide devices with copper backside for direct die solder attach |
US9704824B2 (en) * | 2013-01-03 | 2017-07-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming embedded wafer level chip scale packages |
-
2013
- 2013-08-08 DE DE102013108583.0A patent/DE102013108583A1/de not_active Withdrawn
-
2014
- 2014-07-30 DE DE112014003636.6T patent/DE112014003636A5/de active Granted
- 2014-07-30 US US14/911,024 patent/US9873166B2/en active Active
- 2014-07-30 CN CN201480045143.2A patent/CN105431252B/zh active Active
- 2014-07-30 WO PCT/EP2014/066398 patent/WO2015018717A1/de active Application Filing
-
2017
- 2017-12-18 US US15/845,883 patent/US10232471B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912477A (en) * | 1994-10-07 | 1999-06-15 | Cree Research, Inc. | High efficiency light emitting diodes |
US20020127824A1 (en) * | 1998-10-23 | 2002-09-12 | Shelton Bryan S. | Semiconductor wafer protection and cleaning for device separation using laser ablation |
CN1441971A (zh) * | 2000-07-10 | 2003-09-10 | 奥斯兰姆奥普托半导体有限责任公司 | 产生辐射的半导体芯片 |
CN1515025A (zh) * | 2002-02-25 | 2004-07-21 | ������������ʽ���� | 半导体片的分割方法 |
JP2008042143A (ja) * | 2006-08-10 | 2008-02-21 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子及びその製造方法 |
CN102388472A (zh) * | 2009-04-03 | 2012-03-21 | 欧司朗光电半导体有限公司 | 用于制造光电子器件的方法、光电子器件以及带有多个光电子器件的器件布置 |
DE102011015725A1 (de) * | 2011-03-31 | 2012-10-04 | Osram Opto Semiconductors Gmbh | Verfahren zum Vereinzeln eines Bauelementverbunds |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107946284A (zh) * | 2017-11-03 | 2018-04-20 | 马鞍山太时芯光科技有限公司 | 一种led芯片切割道标识及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20160204032A1 (en) | 2016-07-14 |
DE102013108583A1 (de) | 2015-03-05 |
US9873166B2 (en) | 2018-01-23 |
DE112014003636A5 (de) | 2016-04-21 |
CN105431252B (zh) | 2017-06-23 |
US20180117706A1 (en) | 2018-05-03 |
WO2015018717A1 (de) | 2015-02-12 |
US10232471B2 (en) | 2019-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8216867B2 (en) | Front end scribing of light emitting diode (LED) wafers and resulting devices | |
US8969175B2 (en) | Method for producing singulated semiconductor devices | |
TWI401823B (zh) | 發光二極體元件的製造方法 | |
US9680049B2 (en) | Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip | |
KR102262228B1 (ko) | 광전자 반도체칩을 제조하기 위한 방법 | |
US9437794B2 (en) | Method of fabricating a flip chip light emitting diode (FCLED) die having N-conductor layer | |
EP2839519B1 (en) | Method for creating a w-mesa street | |
CN105428209A (zh) | 半导体器件装置和用于形成半导体器件装置的方法 | |
CN107210334B (zh) | 用于制造多个半导体芯片和的方法和半导体芯片 | |
US10232471B2 (en) | Method for dividing a composite into semiconductor chips, and semiconductor chip | |
CN105580145A (zh) | 光电子半导体芯片、半导体器件以及用于制造光电子半导体芯片的方法 | |
US9196793B2 (en) | Vertical nitride semiconductor device and method for manufacturing same | |
CN107408531B (zh) | 用于制造半导体本体的方法 | |
JP2010028140A (ja) | 窒化物系化合物半導体発光素子の製造方法 | |
US10453989B2 (en) | Method for producing a plurality of semiconductor chips and semiconductor chip | |
US10903119B2 (en) | Semiconductor chip, method of producing a semiconductor chip and apparatus having a plurality of semiconductor chips | |
WO2022243014A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
CN101533878A (zh) | 三族氮化合物半导体发光元件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |