CN105429613B - 一种同步多路脉冲产生***及方法 - Google Patents
一种同步多路脉冲产生***及方法 Download PDFInfo
- Publication number
- CN105429613B CN105429613B CN201510712860.2A CN201510712860A CN105429613B CN 105429613 B CN105429613 B CN 105429613B CN 201510712860 A CN201510712860 A CN 201510712860A CN 105429613 B CN105429613 B CN 105429613B
- Authority
- CN
- China
- Prior art keywords
- module
- delay
- cmos
- command frame
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及一种同步多路脉冲产生***及方法,该***包括:通信模块,用于接收命令帧,并将命令帧发送到FPGA模块;FPGA模块,用于根据命令帧产生长延时时间的同步脉冲信号;CMOS模拟延时模块,用于根据命令帧产生短延时时间的同步脉冲信号。本发明提出的同步多路脉冲产生***及方法,通过FPGA模块进行纳秒级的延时调整,通过CMOS模拟延时模块进行皮秒级的延时调整,从而产生延时精度高同时延时时间范围宽的同步脉冲,降低了脉冲产生***的体积和成本,极大地提高了脉冲产生***的通用性。本发明具有操作简单、成本低、易于推广的优点。
Description
技术领域
本发明涉及脉冲产生领域,尤其涉及一种同步多路脉冲产生***及方法。
背景技术
随着光电技术的发展,同步信号的应用越来越广泛,各种仪器设备和工业现场都有所应用。在3D脉冲激光测距、单光子保密通讯、激光约束核聚变控等许多应用中都需要高精度(ps级)延时器。例如,在3D脉冲激光测距***中1cm的距离精度,要求延时器的延时达到60ps以下的超高精度。在工业现场控制、分析仪器等领域,对于同步脉冲的延时精度要求较低。例如,在激光有道击穿光谱***中,必须要在激光发射的时间进行一段延时后,再开启信号采集器,延时精度一般要求在10ns以上。在激光烧蚀-等离子体质谱***(LA-ICPMS)中,对激光烧蚀和等离子体质谱之间的采集信号,精度要求控制在ms级就可。
现有的脉冲延时技术很难兼顾延时精度、时间范围以及成本。例如,基于时钟的延时技术,由于延时精度由***时钟周期决定,这种技术虽可以实现宽时间范围的延时,但是实现高的延时精度成本高、功耗大,延时精度一般在300ps以上。又如基于斜波发生器技术的延时***可以实现10ps级精度的延时,但是延时的时间范围一般在50ns以下。美国Stanford公司的DG535虽然具有延时精度高、时间范围也较宽的特点,但是体积大、成本很高,不适合大规模集成式的应用。
因此,需要一种低成本、通用性好、延时精度高同时延时时间范围宽的同步脉冲产生***。
发明内容
本发明所要解决的技术问题是:现有的同步脉冲产生***成本高、通用性差且不能产生延时精度高同时延时时间范围宽的脉冲问题。
为解决上述技术问题,本发明提出了一种同步多路脉冲产生***。该同步多路脉冲产生***包括:
依次相连的通信模块、FPGA模块和CMOS模拟延时模块;
所述通信模块,用于接收命令帧,并将所述命令帧发送到所述FPGA模块;
所述FPGA模块,用于根据所述命令帧产生长延时时间的同步脉冲信号;
所述CMOS模拟延时模块,用于根据所述命令帧产生短延时时间的同步脉冲信号。
可选地,所述FPGA模块包括命令解析模块、延时控制模块和数字延时模块;
所述命令解析模块,用于接收所述通信模块发送的命令帧并解析命令帧;
其中,所述命令帧包括延时时间、脉冲数量、脉冲频率、脉冲幅度和脉宽;
所述延时控制模块,用于根据由所述命令解析模块解析后的命令帧控制所述数字延时模块和所述CMOS模拟延时模块产生同步脉冲信号。
可选地,所述CMOS模拟延时模块包括:
CMOS镜像恒流源、快速CMOS开关、充电电容、第一可编程恒压源和比较器;
所述CMOS镜像恒流源,用于为CMOS模拟延时模块提供恒定电流,用于在快速CMOS开关闭合时为所述充电电容充电;
所述第一可编程恒压源,用于为CMOS模拟延时模块提供恒定电压;
所述比较器,用于比较所述充电电容的充电电压和所述第一可编程恒压源的大小以产生高精度、短延时时间的同步脉冲;
相应地,所述延时控制模块还用于设置CMOS镜像恒流源的电流值和第一可编程恒压源的电压值。
可选地,所述CMOS镜像恒流源包括:
第二可编程恒压源、稳压电阻和CMOS电流镜;
所述第二可编程恒压源提供的恒定电压经过所述稳压电阻使所述CMOS电流镜产生恒定电流。
可选地,该同步多路脉冲产生***还包括:
输出驱动模块,用于调整所述FPGA模块产生的同步脉冲信号的电压;
所述输出驱动模块,还用于调整所述CMOS模拟延时模块产生的同步脉冲信号的电压。
可选地,所述命令帧,还包括是否同步外部触发信号;
所述同步多路脉冲产生***,还包括:外部触发信号模块;
所述外部触发信号模块,用于当同步外部触发信号时开启所述数字延时模块和所述CMOS模拟延时模块。
本发明还提出了一种同步多路脉冲产生方法。该同步多路脉冲产生方法包括:
通信模块接收命令帧,并将所述命令帧发送到FPGA模块;
FPGA模块根据所述命令帧产生长延时时间的同步脉冲信号;
CMOS模拟延时模块根据所述命令帧产生短延时时间的同步脉冲信号。
可选地,该同步多路脉冲产生方法还包括:
输出驱动模块调整所述FPGA模块产生的同步脉冲信号的电压;
所述输出驱动模块调整所述CMOS延时模块产生的同步脉冲信号的电压。
可选地,该同步多路脉冲产生方法还包括:
外部触发信号模块向所述FPGA模块和所述CMOS模拟延时模块发送开启信号;
相应地,所述FPGA模块接收所述开启信号,根据所述命令帧产生长延时时间的同步脉冲信号;
CMOS模拟延时模块接收所述开启信号和所述FPGA模块产生的长延时时间的同步脉冲信号,并根据所述命令帧产生短延时时间的同步脉冲信号。
本发明提出的同步多路脉冲产生***及方法,通过FPGA模块进行纳秒级的延时调整,通过CMOS模拟延时模块进行皮秒级的延时调整,从而产生延时精度高同时延时时间范围宽的同步脉冲,降低了脉冲产生***的体积和成本,极大地提高了脉冲产生***的通用性。本发明具有操作简单、成本低、易于推广的优点。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点,附图是示意性的而不应理解为对本发明进行任何限制,在附图中:
图1为本发明一个实施例的同步多路脉冲产生***的结构示意图;
图2为本发明一个实施例的FPGA模块的结构示意图;
图3为本发明一个实施例的CMOS模拟延时模块的结构示意图;
图4为本发明一个实施例的CMOS模拟延时模块的CMOS镜像恒流源的结构示意图;
图5为本发明另一个实施例的同步多路脉冲产生***的结构示意图;
图6为本发明一个实施例的同步多路脉冲产生方法的流程图;
图7为本发明另一实施例的同步多路脉冲产生方法的流程图。
具体实施方式
下面将结合附图对本发明的实施例进行详细描述。
图1示出了本发明一个实施例的同步多路脉冲产生***的结构示意图。
如图1所示,本实施例的同步多路脉冲产生***包括:
通信模块1,用于接收命令帧,并将所述命令帧发送到FPGA模块2;
FPGA模块2,用于根据所述命令帧产生长延时时间的同步脉冲信号;
CMOS模拟延时模块3,用于根据所述命令帧产生短延时时间的同步脉冲信号。
本实施例的同步多路脉冲产生***在工作时,通信模块1接收外部控制设备(如上位机)的命令帧,并将所述命令帧发送到FPGA模块2。本实施例的同步多路脉冲产生***,通过FPGA模块进行纳秒级的延时调整,通过CMOS模拟延时模块进行皮秒级的延时调整,从而产生延时精度高同时延时时间范围宽的同步脉冲,降低了脉冲产生***的体积和成本,极大地提高了脉冲产生***的通用性。
在实际应用中,通信模块1可实现与上位机的异步串口通信UART和通用串行总线USB两种通信方式的通信。通过调整上位机的命令帧,可以生成不同格式的同步脉冲信号,通用性强。可以根据上位机的参数设置实时调整脉冲信号格式,具有实现方式灵活的特点。
在一种可选的实施方式中,FPGA模块2包括命令解析模块21、延时控制模块22和数字延时模块23。如图2所示:
命令解析模块21,用于接收所述通信模块1发送的命令帧并解析命令帧;
其中,所述命令帧包括延时时间、脉冲数量、脉冲频率、脉冲幅度和脉宽;
延时控制模块22,用于根据由所述命令解析模块解析后的命令帧控制数字延时模块23和CMOS模拟延时模块3产生同步脉冲信号。
在一种可选的实施方式中,CMOS模拟延时模块3包括CMOS镜像恒流源31、快速CMOS开关32、充电电容33、第一可编程恒压源34和比较器35。如图3所示:
CMOS镜像恒流源31,用于为CMOS模拟延时模块3提供恒定电流,用于在快速CMOS开关32闭合时为充电电容33充电;
第一可编程恒压源34,用于为CMOS模拟延时模块3提供恒定电压;
比较器35,用于比较充电电容33的充电电压和第一可编程恒压源34的电压的大小以产生高精度、短延时时间的同步脉冲;
相应地,延时控制模块22还用于设置CMOS镜像恒流源31的电流值和第一可编程恒压源34的电压值。
在第一可编程恒压源34的电压范围为2-3.5V时,并且第一可编程恒压源34的控制寄存器为10位时,可产生10ps/LSB的延时分辨率。
图4为本发明一个实施例的CMOS模拟延时模块的CMOS镜像恒流源的结构示意图。如图4所示,CMOS镜像恒流源31包括第二可编程恒压源311、稳压电阻312和CMOS电流镜313;
第二可编程恒压源311提供的恒定电压经过稳压电阻312使所述CMOS电流镜313产生恒定电流。
通过调整第二可编程恒压源311的电压,可以调整充电电容33的充电电流。
图5为本发明另一个实施例的同步多路脉冲产生***的结构示意图。如图5所示,该同步多路脉冲产生***包括:
通信模块1,用于接收命令帧,并将所述命令帧发送到FPGA模块2;
FPGA模块2,用于根据所述命令帧产生长延时时间的同步脉冲信号;
CMOS模拟延时模块3,用于根据所述命令帧产生短延时时间的同步脉冲信号;
输出驱动模块4,用于调整FPGA模块2产生的同步脉冲信号的电压;
输出驱动模块4,还用于调整所述CMOS模拟延时模块3产生的同步脉冲信号的电压;
可选地,所述命令帧,还包括是否同步外部触发信号;
外部触发信号模块5,用于当同步外部触发信号时开启数字延时模块和CMOS模拟延时模块3。
本实施例的同步多路脉冲产生***在工作时,上位机通过通信模块1与FPGA模块2进行信号传输,上位机的命令帧还包括是否同步外部触发信号,FPGA模块3根据所述命令帧产生长延时时间的同步脉冲信号。当同步外部触发信号时,该同步多路脉冲产生***为被动式工作,由外部触发信号模块5开启数字延时模块和CMOS模拟延时模块3。当不输入外部触发信号时,该同步多路脉冲产生***为主动式工作,数字延时模块和CMOS模拟延时模块3直接根据命令帧生成同步脉冲信号。
本实施例的初始同步脉冲信号为3.3VTTL电平,经过输出驱动模块4调整后可生成特定电压幅度的脉冲信号,如3.3VTTL电平、5VTTL电平、24VTTL电平,以驱动不同特性的外部设备。
本实施例的同步多路脉冲产生***,通过FPGA模块进行纳秒级的延时调整,通过CMOS模拟延时模块进行皮秒级的延时调整,从而产生延时精度高同时延时时间范围宽的同步脉冲,降低了脉冲产生***的体积和成本,极大地提高了脉冲产生***的通用性。同时,本实施例的同步多路脉冲产生***有被动式和主动式两种工作模式,而且输出驱动模块可以对数字延时模块和CMOS模拟延时模块产生的同步脉冲的电压进行调整,以驱动不同特性的外部设备。
图6为本发明一个实施例的同步多路脉冲产生方法的流程图。如图6所示,本实施例的同步多路脉冲产生方法包括:
S61:通信模块接收命令帧,并将所述命令帧发送到FPGA模块;
S62:FPGA模块根据所述命令帧产生长延时时间的同步脉冲信号;
S63:CMOS模拟延时模块根据所述命令帧产生短延时时间的同步脉冲信号。
在一种可选的实施方式中,所述同步多路脉冲产生方法还包括:
输出驱动模块调整所述FPGA模块产生的同步脉冲信号的电压;
输出驱动模块调整所述CMOS模拟延时模块产生的同步脉冲信号的电压。
该实施例的同步多路脉冲产生方法为主动式工作,FPGA模块和CMOS模拟延时模块直接根据命令帧生成同步脉冲信号,不需要外部触发信号的激励。
当命令帧中的延时时间T总大于15ns时,***会先由FPGA模块中的数字延时模块产生较大的延时时间T数,剩余延迟时间由CMOS模拟延时模块产生T模,此时T总=T数+T模。当命令帧中的延时时间T总小于15ns时,***的延时时间有CMOS模拟延时模块产生。
本实施例的同步多路脉冲产生方法,通过FPGA模块进行纳秒级的延时调整,通过CMOS模拟延时模块进行皮秒级的延时调整,从而产生延时精度高同时延时时间范围宽的同步脉冲。
图7为本发明另一实施例的同步多路脉冲产生方法的流程图。如图7所示,本实施例的同步多路脉冲产生方法包括:
S71:通信模块接收命令帧,并将所述命令帧发送到FPGA模块;
S72:外部触发信号模块向FPGA模块和CMOS模拟延时模块发送开启信号;
S73:FPGA模块接收所述开启信号,根据所述命令帧产生长延时时间的同步脉冲信号;
S74:CMOS模拟延时模块接收所述开启信号和所述FPGA模块产生的长延时时间的同步脉冲信号,并根据所述命令帧产生短延时时间的同步脉冲信号。
该实施例的同步多路脉冲产生方法为被动式工作,由外部触发信号模块开启FPGA模块和CMOS模拟延时模块。
本发明提出的同步多路脉冲产生***及方法,通过FPGA模块进行纳秒级的延时调整,通过CMOS模拟延时模块进行皮秒级的延时调整,从而产生延时精度高同时延时时间范围宽的同步脉冲,降低了脉冲产生***的体积和成本,极大地提高了脉冲产生***的通用性。本发明具有操作简单、成本低、易于推广的优点。
虽然结合附图描述了本发明的实施方式,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (8)
1.一种同步多路脉冲产生***,其特征在于,包括:
依次相连的通信模块、FPGA模块和CMOS模拟延时模块;
所述通信模块,用于接收命令帧,并将所述命令帧发送到所述FPGA模块;
所述FPGA模块,用于根据所述命令帧产生第一延时时间的同步脉冲信号;
所述CMOS模拟延时模块,用于根据所述命令帧产生第二延时时间的同步脉冲信号;
其中,所述第二延时时间为皮秒级;所述第一延时时间为纳秒级;
所述FPGA模块包括命令解析模块、延时控制模块和数字延时模块;
所述命令解析模块,用于接收所述通信模块发送的命令帧并解析命令帧;
其中,所述命令帧包括延时时间、脉冲数量、脉冲频率、脉冲幅度和脉宽;
所述延时控制模块,用于根据由所述命令解析模块解析后的命令帧控制所述数字延时模块和所述CMOS模拟延时模块产生同步脉冲信号。
2.根据权利要求1所述的同步多路脉冲产生***,其特征在于,所述CMOS模拟延时模块包括:
CMOS镜像恒流源、快速CMOS开关、充电电容、第一可编程恒压源和比较器;
所述CMOS镜像恒流源,用于为CMOS模拟延时模块提供恒定电流,用于在快速CMOS开关闭合时为所述充电电容充电;
所述第一可编程恒压源,用于为CMOS模拟延时模块提供恒定电压;
所述比较器,用于比较所述充电电容的充电电压和所述第一可编程恒压源的电压的大小以产生高精度的第二延时时间的同步脉冲;
相应地,所述延时控制模块还用于设置CMOS镜像恒流源的电流值和第一可编程恒压源的电压值。
3.根据权利要求2所述的同步多路脉冲产生***,其特征在于,所述CMOS镜像恒流源包括:
第二可编程恒压源、稳压电阻和CMOS电流镜;
所述第二可编程恒压源提供的恒定电压经过所述稳压电阻使所述CMOS电流镜产生恒定电流。
4.根据权利要求1所述的同步多路脉冲产生***,其特征在于,还包括:
输出驱动模块,用于调整所述FPGA模块产生的同步脉冲信号的电压;
所述输出驱动模块,还用于调整所述CMOS模拟延时模块产生的同步脉冲信号的电压。
5.根据权利要求1所述的同步多路脉冲产生***,其特征在于,所述命令帧,还包括是否同步外部触发信号;
所述同步多路脉冲产生***,还包括:外部触发信号模块;
所述外部触发信号模块,用于当同步外部触发信号时开启所述数字延时模块和所述CMOS模拟延时模块。
6.一种同步多路脉冲产生方法,其特征在于,包括:
通信模块接收命令帧,并将所述命令帧发送到FPGA模块;
FPGA模块根据所述命令帧产生第一延时时间的同步脉冲信号;
CMOS模拟延时模块根据所述命令帧产生第二延时时间的同步脉冲信号;
其中,所述第二延时时间为皮秒级;所述第一延时时间为纳秒级;
所述FPGA模块包括命令解析模块、延时控制模块和数字延时模块;
所述命令解析模块,用于接收所述通信模块发送的命令帧并解析命令帧;
其中,所述命令帧包括延时时间、脉冲数量、脉冲频率、脉冲幅度和脉宽;
所述延时控制模块,用于根据由所述命令解析模块解析后的命令帧控制所述数字延时模块和所述CMOS模拟延时模块产生同步脉冲信号。
7.根据权利要求6所述的同步多路脉冲产生方法,其特征在于,还包括:
输出驱动模块调整所述FPGA模块产生的同步脉冲信号的电压;
所述输出驱动模块调整所述CMOS延时模块产生的同步脉冲信号的电压。
8.根据权利要求6所述的同步多路脉冲产生方法,其特征在于,还包括:
外部触发信号模块向所述FPGA模块和所述CMOS模拟延时模块发送开启信号;
相应地,所述FPGA模块接收所述开启信号,根据所述命令帧产生第一延时时间的同步脉冲信号;
CMOS模拟延时模块接收所述开启信号和所述FPGA模块产生的第一延时时间的同步脉冲信号,并根据所述命令帧产生第二延时时间的同步脉冲信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510712860.2A CN105429613B (zh) | 2015-10-28 | 2015-10-28 | 一种同步多路脉冲产生***及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510712860.2A CN105429613B (zh) | 2015-10-28 | 2015-10-28 | 一种同步多路脉冲产生***及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105429613A CN105429613A (zh) | 2016-03-23 |
CN105429613B true CN105429613B (zh) | 2018-09-11 |
Family
ID=55507586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510712860.2A Active CN105429613B (zh) | 2015-10-28 | 2015-10-28 | 一种同步多路脉冲产生***及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105429613B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107607495B (zh) * | 2017-10-31 | 2020-06-09 | 北京农业智能装备技术研究中心 | 一种土壤总氮含量检测***和方法 |
CN111277248B (zh) * | 2020-04-03 | 2023-09-19 | 中国科学院近代物理研究所 | 一种多工作模式的同步脉冲发生装置及其工作方法 |
CN114323314B (zh) * | 2021-12-30 | 2023-04-04 | 西南交通大学 | 一种适用于光子数绝对标定的时序控制*** |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102088279A (zh) * | 2010-11-30 | 2011-06-08 | 清华大学 | 数字延时触发器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102045041B (zh) * | 2011-01-17 | 2015-09-16 | 上海华虹宏力半导体制造有限公司 | Rc振荡器及其实现方法 |
CN102170277A (zh) * | 2011-01-20 | 2011-08-31 | 中国科学院半导体研究所 | 基于移相相与获取皮秒精度窄脉宽ttl信号的方法 |
US9024670B2 (en) * | 2013-10-08 | 2015-05-05 | Texas Instruments Incorporated | System and method for controlling circuit input-output timing |
-
2015
- 2015-10-28 CN CN201510712860.2A patent/CN105429613B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102088279A (zh) * | 2010-11-30 | 2011-06-08 | 清华大学 | 数字延时触发器 |
Also Published As
Publication number | Publication date |
---|---|
CN105429613A (zh) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105429613B (zh) | 一种同步多路脉冲产生***及方法 | |
CN111277248B (zh) | 一种多工作模式的同步脉冲发生装置及其工作方法 | |
WO2008105713A9 (en) | Electronic timer system, time control and generation of timing signals | |
CN108599743A (zh) | 一种基于相位补偿的精密数字延时同步方法 | |
WO2018236883A8 (en) | Systems and method for paralleled identical marx generators | |
CN108332611A (zh) | 用于提高激光测照器编码精度的***及方法 | |
CN102096388B (zh) | 基于距离选通的激光成像同步控制*** | |
CN104135253A (zh) | 一种窄脉宽高重复频率脉冲电流源的电路结构 | |
CN101599611B (zh) | 用于飞秒激光放大装置中的电子同步时序控制*** | |
CN103018512A (zh) | 一种具有外触发功能的示波器 | |
CN102109875B (zh) | 具有脉冲信号产生功能的信号发生器和脉冲信号产生方法 | |
CN103308492A (zh) | 一种用于激光诱导击穿光谱的同步机 | |
TW200601354A (en) | Apparatus for generating internal voltage in test mode and its method | |
CN105281715A (zh) | 一种工频同步的深度存储ns级脉冲多参量发生*** | |
kwon Park et al. | Hardware in the loop (HILS) testing of a power electronics controller with RTDS | |
US9728113B2 (en) | Control signal generating circuit and circuit system | |
CN205142160U (zh) | 一种工频同步的深度存储ns级脉冲多参量发生器 | |
CN106209090A (zh) | 一种基于fpga的合并单元秒脉冲同步输出***及方法 | |
CN106208675A (zh) | 基于数字延时电路的dc/dc控制器 | |
CN205176265U (zh) | 一种精密可编程延时电路 | |
CN114201435A (zh) | 时钟发生器、检测***以及信号输出方法 | |
CN209027362U (zh) | 用于提高激光测照器编码精度的*** | |
TW200514361A (en) | Data slicer capable of calibrating current mismatch | |
TW200514991A (en) | Method and apparatus for testing a bridge circuit | |
TW200611271A (en) | Power up circuit of semiconductor memory device and compensating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |