CN105426602A - 一种基于多核dsp实现脉内调制特性分析的装置及方法 - Google Patents

Abstract

本发明提出了一种基于多核DSP实现脉内调制特性分析的装置，基于FPGA和多核DSP处理器组成脉内调制特性分析的硬件平台，FPGA通过高速串行GTX接口接收前端数字信道化接收机输出的基带IQ数据，然后通过SRIO接口将数据传入DSP内存，在多个DSP处理器内核中对接收到的同一帧脉冲数据并行实现调制特性分析。本发明基于多核DSP实现一种可提高脉冲信号脉内调制特性分析速度和精度的装置，采用多DSP内核并行运算、以及高效的批处理算法，具有数据吞吐率大、算法实现效率高的特点。

Description

一种基于多核DSP实现脉内调制特性分析的装置及方法

技术领域

本发明涉及信号分析领域，特别涉及一种基于多核DSP实现脉内调制特性分析的装置，还涉及一种基于多核DSP实现脉内调制特性分析的方法。

背景技术

随着现代电子技术的高速发展，新体制雷达不断出现，雷达发射信号的调制方式和参数都日趋复杂，典型的有线性调频信号、非线性调频信号、相位编码信号等等，这些具有大时宽-带宽积的扩谱信号具有低截获概率(LPI：LowProbabilityofIntercept)的特征，由于此类辐射信号的增多，加上各类干扰源，使得现代信号侦察需要面对的环境日趋密集和复杂，主要表现在辐射源的数量多、密度大、范围宽，信号混叠严重，信噪比低、信号调制复杂，信号综合威胁程度高等方面。

面对日益复杂的信号环境，传统的雷达信号常规参数(脉冲宽度，载频，功率，到达时间，到达方向等)分选方法越来越不能不能满足现代信号侦察的需求，迫切需增加雷达信号脉内调制特性作为分选参数，进行更精细的信号分选，以提高侦察接收机的性能。

目前广泛使用的低截获概率雷达(LowProbabilityofIntercept，LPI)大多采用了复杂的脉内调制方式，对这类辐射源信号进行快速、准确的脉内调制特性分析，是现代侦察***面临的主要难题之一。

在侦察接收机***中，脉内调制特性分析一般基于数字信道化接收机***来实现，采用不同的硬件装置及方法对信道化接收机捕获的脉冲信号进行处理，识别出调制类型并计算出相关的调制参数。

实现脉内调制特性分析，一般有基于FPGA芯片和基于DSP芯片两种方案，基于FPGA的方案，通过硬件编程实现脉内调制特性分析，具有实时性强的特点，但由于FPGA在实现复杂算法方面的局限性，该方案可适应的调制类型以及调制特性分析的精度都有一定欠缺。

基于DSP芯片实现脉内调制特性分析，可通过复杂的软件算法适应多种类型的调制信号，同时保证调制特性分析的精度，目前较为成熟的方案大多基于单核DSP芯片进行，由于DSP芯片运算速度的限制，在脉冲信号间隔小于DSP运算消耗时间的情况下，此种方法会导致脉冲信号的丢失。

高效、准确地实现脉内调制特性分析，一直以来都是研究的热点和难点，特别是在密集信号环境下的脉内调制特性实时分析方面，迫切的需要有一种高效的装置及算法。

现有技术方案中存在如下不足：

(1)当面对脉内调制方式更为复杂、信噪比更低的信号时，现有的基于FPGA实现脉内调制特性分析的方法，将面临着算法实现困难、效率低的问题，具有一定的局限性。

(2)基于单核DSP实现脉内调制特性分析的方法，对各种调制格式逐次进行识别，消耗时间长。

(3)顺序执行的调制识别算法效率低下，对密集信号适应能力受限。

发明内容

针对上述问题，本发明提出一种可应对密集信号环境的脉内调制特性分析方案。本发明的目的在于提供一种基于多核DSP实现脉内调制特性分析的装置及方法，适用于宽带数字侦察接收***中，可有效提高脉内调制分析的精度及速度，能满足低脉冲重复周期信号的实时处理需求。

本发明的技术方案是这样实现的：

一种基于多核DSP实现脉内调制特性分析的装置，基于FPGA和多核DSP处理器组成脉内调制特性分析的硬件平台，FPGA通过高速串行GTX接口接收前端数字信道化接收机输出的基带IQ数据，然后通过SRIO接口将数据传入DSP内存，在多个DSP处理器内核中对接收到的同一帧脉冲数据并行实现调制特性分析。

基于上述装置，本发明还提出了一种实现脉内调制特性分析的方法，采用主从模型结构，以Core0为主控核，通过主控核对整体算法进行任务分配，将基带数据分配到多个核同时进行计算。

本发明基于多核DSP实现脉内调制特性分析的方法，信号处理流程包括：

步骤(11)：Core0检测到FPGA发送数据的请求后，通过SRIO接口从FPGA将IQ数据读取到DSP的内存，然后检测Core1～Core7的工作状态，如果Core1～Core7为忙状态，则将接收到的数据存入DSP外接的DDR3存储器中；如果Core1～Core7为空闲状态，则将新接收到的数据以及DDR3中累积的数据分发到Core1～Core6的内存空间，并设置Core1～Core6工作状态标志为有效，此后Core0进入等待FPGA发送数据请求以及查询Core1～Core7工作状态的等待状态；

步骤(12)：Core1～Core6检测到各自的工作状态标志位发生改变后，从各自的存储空间中提取数据进行计算；

步骤(13)：Core0检测到Core1～Core6完成预定算法任务后，将Core7的工作状态标志设置为工作模式，通知Core7开始工作；

步骤(14)：Core7检测到自身状态标志位跳到工作状态后，取出存储空间中Core1发过来的数据信息，根据Core1提供的信号线性拟合误差与拟合斜率参数，运行预定的调制类型识别算法，根据识别出的调制类型参数，从Core2～Core6运算结果中选择对应的调制参数；Core7完成预定处理后，改变自身运行状态标志，以表征完成预定任务；

步骤(15)：Core0检测到Core1～Core7全部完成预定任务后，读取脉内调制特性分析的结果，并通过SRIO接口回发给FPGA以完成后续相关处理；此后Core0继续检测FPGA的数据发送请求，准备做下一帧数据的处理。

可选地，Core1负责对相位差分数据进行线性拟合，并将拟合误差和拟合斜率发送到划分给Core7的存储空间中，Core2～Core6负责不同调制类型信号的参数估计：Core2假设信号为简单脉冲信号进行参数估计；Core3假设信号为线性调频信号进行参数估计；Core4假设信号为非线性调频信号进行参数估计；Core5假设信号为二相编码信号进行参数估计；Core6假设信号为四相编码信号进行参数估计；

Core1～Core6完成各自算法任务后，将处理结果发送到划分给Core7的存储空间中，同时输出各自运行状态标志，以表征本处理器内核已运算完成。

可选地，针对简单脉冲信号、线性调频信号、非线性调频信号、二相编码信号、四相编码信号做了调制特性分析，其中，调制类型识别综合采用了频域和时域特性。

可选地，调制类型识别算法的流程包括：

步骤(21)：对接收到的待处理数据做一阶相位差分，计算出时频曲线f(t)；

步骤(22)：使用最小二乘拟合法，对时频曲线f(t)进行线性拟合，得到时频曲线的拟合误差σ和调制斜率k；

步骤(23)：对待处理数据做FFT变换，得到信号的频域曲线，并利用3dB带宽测量法测量信号带宽B；

步骤(24)：将测量得到的拟合误差σ与门限值σ_t比较，若拟合误差σ＜σ_t，则判断信号为单频信号或者线性调频信号，进一步将信号的调制斜率k及3dB带宽B与预设门限进行比较，如果B＜B_t且k＜k_t，则判断信号为单频信号，否则信号为线性调频信号；

步骤(25)：将测量得到的拟合误差σ与门限值σ_t比较，若拟合误差σ＞σ_t，则判断信号为二相编码信号与四相编码信号中的一种，将原信号进行平方运算后再进行3dB带宽测量，当平方后的带宽B＜3且σ＞σ_t时，判断原信号为二相编码信号，否则判断原信号为四相编码信号。

本发明的有益效果是：

(1)采用高性能FPGA及多核DSP处理器组成脉内调制分析的硬件平台，具有强大的信号处理能力；

(2)基于多个DSP内核并行实现脉内调制特性分析处理，可同时对多种调制格式进行识别和分析；

(3)采用批处理方法应对密集信号的识别需求，可减小调制识别的计算时间，提高低重复周期脉冲信号的适应能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明基于多核DSP实现脉内调制特性分析的装置示意图；

图2为本发明的调制类型识别算法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明的装置基于FPGA和多核DSP处理器组成脉内调制特性分析的硬件平台，FPGA通过高速串行GTX接口接收前端数字信道化接收机输出的基带IQ数据，然后通过SRIO接口将数据传入DSP内存，在多个DSP处理器内核中对接收到的同一帧脉冲数据并行实现调制特性分析。

优选地，FPGA为Xilinx公司Kintex7系列芯片XC7K325T，DSP处理器为TI公司的多核处理器TMS320C6678，每片DSP芯片包含8个DSP处理器内核。

基于图1所示硬件平台，本发明的脉内调制特性分析方法充分利用多核DSP芯片的优势，采用主从模型结构，以0核(Core0)为主控核，通过主控核对整体算法进行任务分配，将基带数据分配到多个核同时进行计算，信号处理流程如下：

步骤11：Core0检测到FPGA发送数据的请求后，通过SRIO接口从FPGA将IQ数据读取到DSP的内存，然后检测Core1～Core7的工作状态，如果Core1～Core7为忙状态，则将接收到的数据存入DSP外接的DDR3存储器中；如果Core1～Core7为空闲状态，则将新接收到的数据以及DDR3中累积的数据分发到Core1～Core6的内存空间，并设置Core1～Core6工作状态标志为有效，此后Core0进入等待FPGA发送数据请求以及查询Core1～Core7工作状态的等待状态。

步骤12：Core1～Core6检测到各自的工作状态标志位发生改变后，从各自的存储空间中提取数据进行计算。

Core1主要负责对相位差分数据进行线性拟合，并将拟合误差和拟合斜率发送到划分给Core7的存储空间中，Core2～Core6主要负责不同调制类型信号的参数估计：Core2假设信号为简单脉冲信号进行参数估计；Core3假设信号为线性调频信号(LFM)进行参数估计；Core4假设信号为非线性调频信号(NLFM)进行参数估计；Core5假设信号为二相编码信号(BPSK)进行参数估计；Core6假设信号为四相编码信号(QPSK)进行参数估计。Core1～Core6完成各自算法任务后，将处理结果发送到划分给Core7的存储空间中，同时输出各自运行状态标志，以表征本处理器内核已运算完成。

步骤13：Core0检测到Core1～Core6完成预定算法任务后，将Core7的工作状态标志设置为工作模式，通知Core7开始工作。

步骤14：Core7检测到自身状态标志位跳到工作状态后，取出存储空间中Core1发过来的数据信息，根据Core1提供的信号线性拟合误差与拟合斜率等参数，运行预定的调制类型识别算法，根据识别出的调制类型参数，从Core2～Core6运算结果中选择对应的调制参数。Core7完成预定处理后，改变自身运行状态标志，以表征完成预定任务。

步骤15：Core0检测到Core1～Core7全部完成预定任务后，读取脉内调制特性分析的结果，并通过SRIO接口回发给FPGA以完成后续相关处理。此后Core0继续检测FPGA的数据发送请求，准备做下一帧数据的处理。

本发明主要针对简单脉冲信号、线性调频信号(LFM)、非线性调频信号(NLFM)、二相编码信号(BPSK)、四相编码信号(QPSK)做了调制特性分析，其中调制类型识别综合采用了频域和时域特性，调制类型识别算法的流程如图2所示：

步骤21：对接收到的待处理数据做一阶相位差分，计算出时频曲线f(t)。

步骤22：使用最小二乘拟合法，对时频曲线f(t)进行线性拟合，得到时频曲线的拟合误差σ和调制斜率k。

步骤23：对待处理数据做FFT变换，得到信号的频域曲线，并利用3dB带宽测量法测量信号带宽B。

步骤24：将测量得到的拟合误差σ与门限值σ_t比较，若拟合误差σ＜σ_t，则判断信号可能为单频信号或者线性调频信号，进一步将信号的调制斜率k及3dB带宽B与预设门限进行比较，如果B＜B_t且k＜k_t，则判断信号为单频信号，否则信号为线性调频信号。

步骤25：将测量得到的拟合误差σ与门限值σ_t比较，若拟合误差σ＞σ_t，则判断信号可能为BPSK信号与QPSK信号中的一种，将原信号进行平方运算后再进行3dB带宽测量，由于BPSK信号平方后的频谱类似单频信号的频谱，而QPSK信号平方后的频谱类似BPSK信号的频谱，所以，当平方后的带宽B＜3且σ＞σ_t时，判断原信号为BPSK信号，否则判断原信号为QPSK信号。

上述调制类型识别过程中相关参数预设门限的确定，主要基于理论仿真和实测数据得出：3dB带宽门限B_t根据单频信号的频谱带宽接近于0的特性，将B_t设定为大于0的值即可；拟合误差门限σ_t通过大量仿真实验得出；调制斜率门限k_t通过对大量实测数据的统计分析得出。

本发明的有益效果是，基于多核DSP实现一种可提高脉冲信号脉内调制特性分析速度和精度的装置，采用多DSP内核并行运算、以及高效的批处理算法，具有数据吞吐率大、算法实现效率高的特点。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种基于多核DSP实现脉内调制特性分析的装置，其特征在于，基于FPGA和多核DSP处理器组成脉内调制特性分析的硬件平台，FPGA通过高速串行GTX接口接收前端数字信道化接收机输出的基带IQ数据，然后通过SRIO接口将数据传入DSP内存，在多个DSP处理器内核中对接收到的同一帧脉冲数据并行实现调制特性分析。

2.一种基于权利要求1所述的装置实现脉内调制特性分析的方法，其特征在于，采用主从模型结构，以Core0为主控核，通过主控核对整体算法进行任务分配，将基带数据分配到多个核同时进行计算。

3.如权利要求2所述的基于多核DSP实现脉内调制特性分析的方法，其特征在于，信号处理流程包括：

步骤(11)：Core0检测到FPGA发送数据的请求后，通过SRIO接口从FPGA将IQ数据读取到DSP的内存，然后检测Core1～Core7的工作状态，如果Core1～Core7为忙状态，则将接收到的数据存入DSP外接的DDR3存储器中；如果Core1～Core7为空闲状态，则将新接收到的数据以及DDR3中累积的数据分发到Core1～Core6的内存空间，并设置Core1～Core6工作状态标志为有效，此后Core0进入等待FPGA发送数据请求以及查询Core1～Core7工作状态的等待状态；

步骤(12)：Core1～Core6检测到各自的工作状态标志位发生改变后，从各自的存储空间中提取数据进行计算；

步骤(13)：Core0检测到Core1～Core6完成预定算法任务后，将Core7的工作状态标志设置为工作模式，通知Core7开始工作；

步骤(14)：Core7检测到自身状态标志位跳到工作状态后，取出存储空间中Core1发过来的数据信息，根据Core1提供的信号线性拟合误差与拟合斜率参数，运行预定的调制类型识别算法，根据识别出的调制类型参数，从Core2～Core6运算结果中选择对应的调制参数；Core7完成预定处理后，改变自身运行状态标志，以表征完成预定任务；

步骤(15)：Core0检测到Core1～Core7全部完成预定任务后，读取脉内调制特性分析的结果，并通过SRIO接口回发给FPGA以完成后续相关处理；此后Core0继续检测FPGA的数据发送请求，准备做下一帧数据的处理。

4.如权利要求3所述的基于多核DSP实现脉内调制特性分析的方法，其特征在于，Core1负责对相位差分数据进行线性拟合，并将拟合误差和拟合斜率发送到划分给Core7的存储空间中，Core2～Core6负责不同调制类型信号的参数估计：Core2假设信号为简单脉冲信号进行参数估计；Core3假设信号为线性调频信号进行参数估计；Core4假设信号为非线性调频信号进行参数估计；Core5假设信号为二相编码信号进行参数估计；Core6假设信号为四相编码信号进行参数估计；

Core1～Core6完成各自算法任务后，将处理结果发送到划分给Core7的存储空间中，同时输出各自运行状态标志，以表征本处理器内核己运算完成。

5.如权利要求3所述的基于多核DSP实现脉内调制特性分析的方法，其特征在于，针对简单脉冲信号、线性调频信号、非线性调频信号、二相编码信号、四相编码信号做了调制特性分析，其中，调制类型识别综合采用了频域和时域特性。

6.如权利要求5所述的基于多核DSP实现脉内调制特性分析的方法，其特征在于，调制类型识别算法的流程包括：

步骤(21)：对接收到的待处理数据做一阶相位差分，计算出时频曲线f(t)；

步骤(22)：使用最小二乘拟合法，对时频曲线f(t)进行线性拟合，得到时频曲线的拟合误差σ和调制斜率k；

步骤(23)：对待处理数据做FFT变换，得到信号的频域曲线，并利用3dB带宽测量法测量信号带宽B；

步骤(24)：将测量得到的拟合误差σ与门限值σ_t比较，若拟合误差σ＜σ_t，则判断信号为单频信号或者线性调频信号，进一步将信号的调制斜率k及3dB带宽B与预设门限进行比较，如果B＜B_t且k＜k_t，则判断信号为单频信号，否则信号为线性调频信号；

步骤(25)：将测量得到的拟合误差σ与门限值σ_t比较，若拟合误差σ＞σ_t，则判断信号为二相编码信号与四相编码信号中的一种，将原信号进行平方运算后再进行3dB带宽测量，当平方后的带宽B＜3且σ＞σ_t时，判断原信号为二相编码信号，否则判断原信号为四相编码信号。