CN105405971B - 相变化记忆体及其制造方法 - Google Patents
相变化记忆体及其制造方法 Download PDFInfo
- Publication number
- CN105405971B CN105405971B CN201510883879.3A CN201510883879A CN105405971B CN 105405971 B CN105405971 B CN 105405971B CN 201510883879 A CN201510883879 A CN 201510883879A CN 105405971 B CN105405971 B CN 105405971B
- Authority
- CN
- China
- Prior art keywords
- electrode
- heating element
- top surface
- phase
- element heater
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 85
- 230000008859 change Effects 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims description 58
- 230000005611 electricity Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 86
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 208000035126 Facies Diseases 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910018110 Se—Te Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- 229910005939 Ge—Sn Inorganic materials 0.000 description 1
- 229910017629 Sb2Te3 Inorganic materials 0.000 description 1
- 229910020938 Sn-Ni Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910002855 Sn-Pd Inorganic materials 0.000 description 1
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- 229910008937 Sn—Ni Inorganic materials 0.000 description 1
- 229910008772 Sn—Se Inorganic materials 0.000 description 1
- JOXCDOKKASTCHR-UHFFFAOYSA-N [Si](O)(O)(O)O.[P] Chemical compound [Si](O)(O)(O)O.[P] JOXCDOKKASTCHR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明揭露一种相变化记忆体及其制造方法。制造相变化记忆体的方法包含：(i)在半导体基材上形成垂直互连结构及第一电极，第一电极位于为垂直互连结构上，且第一电极具有暴露的顶面；(ii)形成加热元件于第一电极上，加热元件包含接触顶面的第一部以及从第一部横向延伸出顶面外的第二部；(iii)形成相变化元件接触加热元件的第二部，相变化元件在半导体基材上的投影与第一电极在半导体基材上的投影不重叠；以及(iv)形成第二电极于相变化元件上，且第二电极在半导体基材上的投影与第一电极在半导体基材上的投影不重叠。在此揭露的相变化记忆体具有很高的布局设计的设计弹性。
Description
技术领域
本发明是有关于一种相变化记忆体以及制造相变化记忆体的方法。
背景技术
计算机或其他电子装置通常配置有各种类型的记忆体，例如随机存取记忆体(RAM)、只读记忆体(ROM)、动态随机存取记忆体(DRAM)、同步动态随机存取记忆体(SDRAM)、相变化随机存取记忆体(PCRAM)或快闪记忆体。相变化记忆体是非挥发性的记忆体，可通过量测记忆体单元的电阻值而获取储存于其中的数据。一般而言，相变化记忆体单元包含加热元件以及相变化单元，相变化单元会因为受热而发生相变化。当通入电流至加热元件时，加热元件将电能转变成热量，所产生的热量促使相变化单元发生相的改变，例如从非晶相(amorphous)转变成多晶相(polycrystalline)。相变化单元在不同的相具有不同的电阻值，经由侦测或读取相变化单元的电阻值，便得以判断记忆体单元的数据型态。提高相变化记忆体布局设计的自由度或设计弹性一直是记忆体制造商努力的目标。
发明内容
本发明的一方面是提供一种相变化记忆体的制造方法，此方法能够增加相变化记忆体布局设计的自由度或设计弹性。此方法包含以下操作：(i)在一半导体基材上形成一垂直互连结构以及一第一电极，其中第一电极位于为垂直互连结构上，且第一电极具有一暴露的顶面；(ii)形成一加热元件于第一电极上，其中加热元件包含接触顶面的第一部以及从第一部横向延伸出顶面外的第二部；(iii)形成一相变化元件接触加热元件的第二部，其中相变化元件在半导体基材上的投影与第一电极在半导体基材上的投影不重叠；以及(iv)形成一第二电极于相变化元件上，且第二电极在半导体基材上的投影与第一电极在半导体基材上的投影不重叠。
在某些实施方式中，半导体基材包含一栅极、一源极区和一漏极区，源极区和漏极区分别位于栅极的相对两侧，其中加热元件的一长度方向与栅极的一长度方向形成小于80度的一夹角。
在某些实施方式中，栅极的长度方向实质上平行加热元件的长度方向。
在某些实施方式中，上述操作(ii)包含以下步骤：(a)形成一第一介电层于第一电极上方，第一介电层具有至少一开口露出第一电极，其中开口从第一电极的顶面延伸到顶面之外，以定义加热元件的第一部和第二部的上视轮廓；(b)沉积一加热材料层填充开口并覆盖第一介电层；以及(c)移除加热材料层位于第一介电层上方的部分，而形成嵌设在开口中的加热元件。
在某些实施方式中，开口的宽度小于第一电极的宽度，且开口的长度大于或等于第一电极的长度的百分之五十，开口的长度小于第一电极的长度的三倍。
在某些实施方式中，加热元件的第二部具有顶面，且相变化元件的底面接触第二部的顶面。
在某些实施方式中，加热元件的第二部具有顶面以及相对的两侧壁，且相变化元件围绕并接触第二部的顶面以及两侧壁。
在某些实施方式中，加热元件具有长度方向，且加热元件的第二部具有一末端侧面，末端侧面实质上垂直加热元件的长度方向，其中相变化元件接触第二部的末端侧面。
在某些实施方式中，第二电极的上视轮廓实质上相同于相变化元件的上视轮廓。
本发明的另一方面是提供一种相变化记忆体，其包含一半导体基材、一第一电极、一加热元件、一相变化元件以及一第二电极。第一电极位于半导体基材的上方，且第一电极具有一顶面。加热元件配置在第一电极上，加热元件包含接触顶面的一第一部以及从第一部横向延伸出顶面的一第二部。相变化元件接触加热元件的第二部，相变化元件在半导体基材上的投影与第一电极在半导体基材上的投影不重叠。第二电极配置在相变化元件上，且第二电极在半导体基材上的投影与第一电极在半导体基材上的投影不重叠。此外，加热元件的一长度方向不平行相变化元件的一长度方向。
附图说明
图1(a)绘示根据本发明各种实施方式的制造相变化记忆体的方法的流程图；
图1(b)绘示实现图1(a)中操作20的步骤流程图；
图2(a)-图13(b)绘示本发明各种实施方式在不同制程阶段的示意图。
具体实施方式
为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
在本文中使用空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一元件或特征与另一元件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包含其他的方位。例如，当图示上下翻转180度时，一元件与另一元件之间的关系，可能从“下方”、“之下”变成“上方”、“之上”。此外，本文中所使用的空间上的相对叙述也应作同样的解释。
本发明的一方面是提供一种制造相变化记忆体的方法。图1(a)绘示根据本发明各种实施方式的制造相变化记忆体的方法1的流程图。方法1包含操作10、操作20、操作30以及操作40。图2(a)至图13(b)绘示各种实施方式的操作10至操作40中不同制程阶段的示意图。虽然下文中利用一系列的操作或步骤来说明在此揭露的方法，但是这些操作或步骤所示的顺序不应被解释为本发明的限制。例如，某些操作或步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有绘示的步骤才能实现本发明的实施方式。此外，在此所述的每一个操作或步骤可以包含数个子步骤或动作。
在操作10中，在半导体基材上形成垂直互连结构和第一电极。图2(a)图2(a)绘示本发明某些实施方式在执行操作10后的上视示意图，图2(b)绘示图2(a)图2(a)中沿线段4-4’的剖面示意图。如图2(a)及图2(b)所示，在半导体基材100上形成主动元件102、垂直互连结构104、第一电极106以及层间介电层108。
主动元件102包含栅极102G以及源极和漏极区域102S、102D，源极区102S和漏极区102D分别位于栅极102G的相对两侧。在某些实施例中，半导体基材100还包含至少一个浅沟渠隔离(STI)结构103，用以隔离两个主动元件102之间的漏极区域102D。
层间介电层108位在半导体基材100上，层间介电层108可以是单层结构或是多层结构。举例而言，层间介电层108可以包含介电层108a及介电层108b。介电层108a及/或介电层108b可以包含任何适合的介电材料，例如氮化硅、氧化硅、掺杂的硅玻璃等介电材料，介电层108a及/或介电层108b也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳化硅材料、或上述的组合或类似材料。在某些实施例中，介电层108a为氮化硅层，介电层108b为氧化硅层。
垂直互连结构104和第一电极106嵌设在层间介电层108中。详细的说，第一电极106位于为垂直互连结构104上方，并且第一电极106具有暴露出的顶面106T。某些垂直互连结构104位于漏极区域102D上方并且接触漏极区域102D，另外某些垂直互连结构104位于源极区域102S上方并且接触源极区域102S。在某些实施例中，垂直互连结构104可例如为包含钨(W)材料的金属通孔结构。在另外某些实施例中，第一电极106的顶面106T实质上与层间介电层108的上表面齐平。第一电极106的材料可例如为氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、铝(Al)、铜(Cu)、银(Ag)、金(Au)或上述材料的组合或类似的材料。
请回到图1(a)，在操作20中，形成加热元件于第一电极上，加热元件包含接触第一电极的顶面的第一部以及从第一部横向延伸出顶面外的第二部。本发明提供多种具体的实施方式来实现操作20，图1(b)绘示本发明某些实施方式的执行操作20的详细步骤流程图。虽然下文中利用一系列的步骤来说明在此揭露的方法或操作，但是这些步骤所示的顺序不应被解释为本发明的限制。例如，某些步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有绘示的步骤才能实现本发明的实施方式。此外，在此所述的每一个步骤可以包含数个子步骤或动作。
在图1(b)的步骤22中，形成第一介电层于第一电极上方，第一介电层具有至少一开口露出第一电极。图3(a)-图6(b)绘示本发明某些实施方式的实现步骤22的子步骤的示意图。
请参照图3(a)及图3(b)，依序沉积介电材料层110以及硬遮罩材料层112于第一电极106和层间介电层108上方，然后在硬遮罩材料层112上形成图案化光阻层114。图案化光阻层114具有一或多个开口114a，开口114a对应于漏极区域102D上方的第一电极106。如图3(a)绘示的上视图所示，各个开口114a从对应的第一电极106上方延伸到第一电极106之外的位置。在某些实施方式中，介电材料层110可包含氮化硅、氧化硅、掺杂的硅玻璃、磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳化硅材料等介电材料、或上述的组合或类似材料。硬遮罩材料层112可为任何适当的材料所制成，例如非晶硅或类似的材料。
之后，以图案化光阻层114为遮罩，对硬遮罩材料层112进行蚀刻，而在硬遮罩材料层112中形成开口112a，如图4所示。形成开口112a之后，移除图案化光阻层114。在某些实施例中，硬遮罩材料层112的开口112a的宽度W1为约60nm至约120nm。接着，在硬遮罩材料层112上沉积间隙材料层116。间隙材料层116包含沉积在开口112a侧壁的垂直部分以及沉积在硬遮罩材料层112的上表面和沉积在开口112a底面的水平部分。间隙材料层116可例如为氮化硅或类似的材料所制成。沉积间隙材料层116的具体方式可例如为物理气相沉积制程(PVD)、化学气相沉积制程(CVD)、等离子辅助化学气相(PECVD)、原子层沉积制程(ALD)及/或原子层化学气相沉积制程(ALCVD)等毯覆式的沉积技术。
在沉积间隙材料层116之后，请参照图5，对图4绘示的结构进行非等向性蚀刻，移除间隙材料层116位于硬遮罩材料层112上表面的部分以及位于开口112a底面的部分，残留下的间隙材料层116在开口112a的内侧形成间隙壁116a。间隙壁116a在开口112a中定义出孔隙117。孔隙117暴露出一部分的介电材料层110，孔隙117的宽度W2小于开口112a的宽度W1。在一实施例中，孔隙117的宽度W2为约20nm至约40nm。
之后，请参照图6(a)，利用间隙壁116a和硬遮罩材料层112为遮罩，蚀刻介电材料层110，而形成具有开口118的第一介电层110a，开口118露出一部分的第一电极106的顶面106T。在形成开口118之后，移除间隙壁116a和硬遮罩材料层112，而得到图6(a)绘示的结构。图6(b)绘示图6(a)的上视示意图，开口118从第一电极106的顶面106T延伸到顶面106T之外。在某些实施例中，开口118从第一电极106的顶面106T上方延伸到邻近的浅沟渠隔离(STI)区域103R。在某些实施方式中，开口118的宽度W3小于第一电极106的宽度W4。在另外某些实施方式中，开口118的长度L1大于或等于第一电极106的长度L2的百分的五十，但是小于第一电极106的长度L2的三倍。
通过以上关于图3(a)-图6(b)所述的详细子步骤，可实现图1(b)的步骤22，即-形成第一介电层110a于第一电极106上方，第一介电层110a具有至少一开口118露出第一电极106。本发明所属技术领域中具有通常知识者能理解，有许多不同的方法能够实现步骤22，本发明不限于图3(a)-图6(b)所述的子步骤。第一介电层110a的开口118用以在后续步骤或操作中定义加热元件的轮廓，下文将更详细说明。
在图1(b)的步骤24中，沉积加热材料层填充开口并覆盖第一介电层。请参照图7，在第一介电层110a上沉积加热材料层120，加热材料层120覆盖第一介电层110a，并且填满开口118。在某些实施例中，加热材料层120包含氮化钛(TiN)、氮化钽(TaN)、钛(Ti)或上述材料的组合或类似的材料。在某些实施方式中，加热材料层120是使用毯覆式的沉积技术而形成，例如物理气相沉积制程(PVD)、化学气相沉积制程(CVD)、等离子辅助化学气相(PECVD)、原子层沉积制程(ALD)及/或原子层化学气相沉积制程(ALCVD)等。
在图1(b)的步骤26中，移除加热材料层位于第一介电层上方的部分。如图8所示，移除加热材料层120位于第一介电层110a上方的部分，而形成嵌设在开口118中的加热元件120a。加热元件120a的底部接触第一电极106的顶面106T。因为加热元件120a的上视轮廓是由第一介电层110a的开口118定义，所以加热元件120a的上视图案类似于图6(b)绘示的开口118的上视图案。加热元件从第一电极106的顶面106T上横向延伸到顶面106T之外的位置。在某些实施方式中，加热元件的长度方向D1实质上平行栅极的长度方向D2(D1及D2标示在图6(b)中)。在其他实施例中，其中加热元件的长度方向D1与栅极102G的长度方向D2形成小于80度的夹角。例如，加热元件的长度方向D1与栅极102G的长度方向D2所形成的夹角为约1度至约30度。此外，加热元件的厚度可例如为约20nm至约100nm。
图9绘示本发明某些实施方式的图8所示结构的立体示意图。详细的说，加热元件120a包含第一部121以及第二部122，第一部121的底面接触第一电极106的顶面106T，第二部122从第一部121横向延伸出，并延伸到顶面106T之外的位置。
在执行上述步骤22、步骤24及步骤26之后，便实现前文所述的操作20“形成加热元件于第一电极上，加热元件包含接触第一电极的顶面的第一部以及从第一部横向延伸出顶面外的第二部”。当然，有许多不同的方式或方法能够实现操作20，本发明所述的操作20不受限于步骤22、步骤24及步骤26的实施方式。
在图1(a)的操作30中，形成相变化元件接触加热元件的第二部，相变化元件与第一电极不重叠。图10(a)绘示执行操作30后的立体示意图，图10(b)绘示从图10(a)的方向A观察的侧视示意图。请参照图10(a)及图10(b)，在加热元件120a上方形成相变化元件130，相变化元件130接触加热元件120a的第二部122。请注意，相变化元件130并不是位在第一电极106的正上方。换言之，相变化元件130在半导体基材100上的投影与第一电极106在半导体基材100上的投影不重叠。在某些实施方式中，相变化元件包含锗-锑-碲(GST)材料，例如Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7或上述的组合或类似的材料。其他相变化材料可例如为GeTe、Sb2Te3、GaSb、InSb、Al-Te、Te-Sn-Se、Ge-Sb-Te、In-Sb-Te、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Sb-Te-Bi-Se、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ag-In-Sb-Te、Ge-Te-Sn-Pt、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Sb-Se-Te。
在图1(a)的操作40中，形成第二电极于相变化元件上，第二电极与第一电极不重叠。如图10(a)及图10(b)所示，在相变化元件130上形成第二电极140，而且第二电极140在半导体基材100上的投影与第一电极106在半导体基材100上的投影不重叠。在某些实施方式中，第二电极140包含氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、铝(Al)、铜(Cu)、银(Ag)、金(Au)或上述材料的组合或类似的材料。在某些实施例中，第二电极140的上视轮廓实质上相同于相变化元件130的上视轮廓。
有多种实施方式能够实现操作30及操作40，在图10(a)绘示的实施方式中，相变化元件130位于第一介电层110a和加热元件120a的上方，相变化元件130的底面接触加热元件120a的第二部122的顶面122T。当电流从第一电极106经过加热元件120a及相变化元件130传导到第二电极140时，通过加热元件120a的第二部122的顶面122T对相变化元件130加热，让相变化元件130接触到顶面122T的局部发生相变化。
根据本发明上述的各种实施方式，加热元件120a从第一电极106的顶面106T横向延伸到顶面106T之外的位置，从垂直半导体基材100的方向上观察，相变化元件130与第一电极106不会互相重叠，第二电极140与第一电极106也不会互相重叠。所以，第二电极140上方所须要配置的垂直互连结构不会占据第一电极106上方的空间。从而，可以利用第一电极106上方的空间来配置相变化记忆体所需的其他辅助导线，例如辅助接地线。因此，根据本发明上述的各种实施方式不仅能够增加相变化记忆体布局设计的自由度，也能够提高相变化记忆体的整体布局密度。
下文叙述本发明实现操作30及操作40的其他实施方式。
图11绘示本发明另外某些实施方式的立体示意图。在图11中，相变化元件130嵌入第一介电层110a中，并且包覆加热元件120a的第二部122的至少一部分。更详细的说，加热元件120a的第二部122具有顶面122T以及相对的两侧壁122L，相变化元件130嵌入第一介电层110a中，并围绕接触第二部122的顶面122T以及两侧壁122L。在某些实施方式中，相变化元件130不仅包覆第二部122的顶面122T和两侧壁122L，还包覆第二部122的末端侧面122H。图12(a)-图12(b)绘示从图11的方向A观察的侧视示意图，用以说明实现图11的实施方式的详细步骤。如图12(a)所示，在第一介电层110a上形成图案定义层124，图案定义层124具有开口125，开口125位于加热元件120a的第二部122上方。然后，移除第一介电层110a位于开口125区域内的部分，让加热元件120a的两侧壁122L暴露出。之后，在图12(a)绘示的结构上方沉积相变化材料层，并进行化学机械研磨制程，而形成图12(b)绘示的相变化元件130。相变化元件130嵌入第一介电层110a中并围绕第二部122的顶面122T以及两侧壁122L。然后，在相变化元件130上形成第二电极140，而得到图11绘示的结构。为了附图清晰的目的，图11并未绘示图案定义层124。图案定义层124可例如为氧化硅或类似的材料所制成。
在图11绘示的实施方式中，相变化元件130至少包覆加热元件120a的第二部122的顶面122T以及两侧壁122L，相变化元件130接触到顶面122T及两侧壁122L的局部部分都会发生相变化，因此相变化元件130中发生相变化的区域增加。在此实施方式中，因为相变化元件130接触两侧壁122L的区域也发生相变化，所以相较于前文图10(a)的实施方式，图11的相变化元件130的厚度能够被降低。
图13(a)绘示本发明其他实施方式的立体示意图。在图13(a)中，相变化元件130嵌入第一介电层110a，但是没有包覆加热元件120a的第二部122。具体的说，加热元件120a的第二部122具有末端侧面122H，末端侧面122H实质上垂直加热元件120a的长度方向D1，而相变化元件130接触第二部122的末端侧面122H。当电流从第一电极106经过加热元件120a及相变化元件130传导到第二电极140时，通过加热元件120a的第二部122的末端侧面122H对相变化元件130加热，让相变化元件130接触到末端侧面122H的局部发生相变化。形成图13(a)的实施方式的详细步骤类似于前文关于图11、图12(a)及图12(b)所述的内容。简言之，请参照图13(b)，其绘示从图13(a)的方向B观察的侧视示意图。在第一介电层110a上形成图案定义层124，图案定义层124具有开口125，开口125的一个边缘位于加热元件120a的第二部122上方，图13(b)中以虚线绘示前文所述操作20所形成的加热元件120a的第二部122。然后，移除开口125区域内的第一介电层110a和加热元件120a的第二部122的一部分(即图13(b)虚线所示的部分)，让加热元件120a的第二部122形成一个新的截面，即-末端侧面122H。末端侧面122H大致上对齐开口125的一边缘。之后，沉积相变化材料层，并进行化学机械研磨制程，而形成图13(b)绘示的相变化元件130。形成相变化元件130之后，在相变化元件130上形成第二电极140，而得到图13(a)及图13(b)绘示的结构。为了附图清晰的目的，图13(a)未绘示图案定义层124。
本发明的另一方面是提供一种相变化记忆体，如图13(a)及图13(b)(或图10(a)或图11)所示，相变化记忆体200包含半导体基材100、第一电极106、加热元件120a、相变化元件130以及第二电极140。第一电极106位于半导体基材100的上方，而且第一电极106具有顶面106T。加热元件120a配置在第一电极106上，加热元件120a包含接触顶面106T的第一部121以及从第一部121横向延伸出顶面106T的第二部122。相变化元件130接触加热元件120a的第二部122，相变化元件130在半导体基材100上的投影与第一电极106在半导体基材100上的投影不重叠。第二电极140配置在相变化元件130上，并且第二电极140在半导体基材100上的投影与第一电极106在半导体基材100上的投影不重叠。此外，请参照图13(a)，加热元件120a的长度方向D1不平行相变化元件130的长度方向D3。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
Claims (7)
1.一种制造相变化记忆体的方法，其特征在于，包含以下操作：
在一半导体基材上形成一垂直互连结构以及一第一电极，其中该第一电极位于为该垂直互连结构上，且该第一电极具有一暴露的顶面；
形成一加热元件于该第一电极上，其中该加热元件包含接触该顶面的第一部以及从该第一部横向延伸出该顶面外的第二部，该加热元件的该第二部具有一顶面以及相对的两侧壁；
形成一相变化元件接触该加热元件的该第二部，其中该相变化元件在该半导体基材上的投影与该第一电极在该半导体基材上的投影不重叠，且该相变化元件围绕并接触该第二部的该顶面以及该两侧壁；以及
形成一第二电极于该相变化元件上，且该第二电极在该半导体基材上的投影与该第一电极在该半导体基材上的投影不重叠。
2.如权利要求1所述的制造相变化记忆体的方法，其中该半导体基材包含一栅极、一源极区和一漏极区，该源极区和该漏极区分别位于该栅极的相对两侧，其中该加热元件的一长度方向与该栅极的一长度方向形成小于80度的一夹角。
3.如权利要求2所述的制造相变化记忆体的方法，其特征在于，该栅极的该长度方向平行该加热元件的该长度方向。
4.如权利要求1所述的制造相变化记忆体的方法，其特征在于，形成该加热元件于该第一电极上的操作包含：
形成一第一介电层于该第一电极上方，该第一介电层具有至少一开口露出该第一电极，其中该开口从该第一电极的该顶面延伸到该顶面之外，以定义该加热元件的该第一部和该第二部的上视轮廓；
沉积一加热材料层填充该开口并覆盖该第一介电层；以及
移除该加热材料层位于该第一介电层上方的部分，而形成嵌设在该开口中的该加热元件。
5.如权利要求4所述的制造相变化记忆体的方法，其特征在于，该开口的一宽度小于该第一电极的一宽度，且该开口的一长度大于或等于该第一电极的一长度的百分之五十，该开口的该长度小于该第一电极的该长度的三倍。
6.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该第二电极的一上视轮廓相同于该相变化元件的一上视轮廓。
7.一种相变化记忆体，其特征在于，包含：
一半导体基材；
一第一电极，位于该半导体基材的上方，且该第一电极具有一顶面；
一加热元件，配置在该第一电极上，其中该加热元件包含接触该顶面的一第一部以及从该第一部横向延伸出该顶面的一第二部，该加热元件的该第二部具有一顶面以及相对的两侧壁；
一相变化元件，接触该加热元件的该第二部，其中该相变化元件在该半导体基材上的投影与该第一电极在该半导体基材上的投影不重叠，且该相变化元件围绕并接触该第二部的该顶面以及该两侧壁；以及
一第二电极，配置在该相变化元件上，且该第二电极在该半导体基材上的投影与该第一电极在该半导体基材上的投影不重叠；
其中该加热元件的一长度方向不平行该相变化元件的一长度方向。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711206635.7A CN107833967B (zh) | 2015-12-04 | 2015-12-04 | 相变化记忆体及其制造方法 |
| CN201510883879.3A CN105405971B (zh) | 2015-12-04 | 2015-12-04 | 相变化记忆体及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510883879.3A CN105405971B (zh) | 2015-12-04 | 2015-12-04 | 相变化记忆体及其制造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711206635.7A Division CN107833967B (zh) | 2015-12-04 | 2015-12-04 | 相变化记忆体及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105405971A CN105405971A (zh) | 2016-03-16 |
| CN105405971B true CN105405971B (zh) | 2018-02-06 |
Family
ID=55471343
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711206635.7A Active CN107833967B (zh) | 2015-12-04 | 2015-12-04 | 相变化记忆体及其制造方法 |
| CN201510883879.3A Active CN105405971B (zh) | 2015-12-04 | 2015-12-04 | 相变化记忆体及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711206635.7A Active CN107833967B (zh) | 2015-12-04 | 2015-12-04 | 相变化记忆体及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN107833967B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112909160B (zh) * | 2021-01-05 | 2022-04-08 | 华中科技大学 | 一种低操作功耗的相变存储单元及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1983615A (zh) * | 2005-11-26 | 2007-06-20 | 尔必达存储器株式会社 | 相变存储器件及其制造方法 |
| TW200746484A (en) * | 2006-02-25 | 2007-12-16 | Elpida Memory Inc | Phase-change memory device with minimized reduction in thermal efficiency and method of manufacturing the same |
| CN101093872A (zh) * | 2006-06-22 | 2007-12-26 | 财团法人工业技术研究院 | 相变存储器元件及其制造方法 |
| CN102683585A (zh) * | 2011-03-18 | 2012-09-19 | 中国科学院微电子研究所 | 集成标准cmos工艺的电阻存储器及其制备方法 |
| CN104798201A (zh) * | 2012-11-21 | 2015-07-22 | 美光科技公司 | 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置 |
| CN105098071A (zh) * | 2015-07-08 | 2015-11-25 | 宁波时代全芯科技有限公司 | 制造相变化记忆体的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI297225B (en) * | 2006-05-23 | 2008-05-21 | Ind Tech Res Inst | Phase change memory device and fabrications thereof |
| CN101661992B (zh) * | 2008-08-29 | 2014-05-28 | 中国科学院上海微***与信息技术研究所 | 相变存储单元器件的复合电极结构 |
| KR20130106659A (ko) * | 2012-03-20 | 2013-09-30 | 에스케이하이닉스 주식회사 | 멀티 레벨을 갖는 상변화 메모리 장치 및 그 제조방법 |
| CN103606624B (zh) * | 2013-11-15 | 2017-12-05 | 上海新储集成电路有限公司 | 一种具有异质侧壁结构加热电极的相变存储器及其制备方法 |
-
2015
- 2015-12-04 CN CN201711206635.7A patent/CN107833967B/zh active Active
- 2015-12-04 CN CN201510883879.3A patent/CN105405971B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1983615A (zh) * | 2005-11-26 | 2007-06-20 | 尔必达存储器株式会社 | 相变存储器件及其制造方法 |
| TW200746484A (en) * | 2006-02-25 | 2007-12-16 | Elpida Memory Inc | Phase-change memory device with minimized reduction in thermal efficiency and method of manufacturing the same |
| CN101093872A (zh) * | 2006-06-22 | 2007-12-26 | 财团法人工业技术研究院 | 相变存储器元件及其制造方法 |
| CN102683585A (zh) * | 2011-03-18 | 2012-09-19 | 中国科学院微电子研究所 | 集成标准cmos工艺的电阻存储器及其制备方法 |
| CN104798201A (zh) * | 2012-11-21 | 2015-07-22 | 美光科技公司 | 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置 |
| CN105098071A (zh) * | 2015-07-08 | 2015-11-25 | 宁波时代全芯科技有限公司 | 制造相变化记忆体的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105405971A (zh) | 2016-03-16 |
| CN107833967B (zh) | 2020-08-25 |
| CN107833967A (zh) | 2018-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104037187B (zh) | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 | |
| CN105261630B (zh) | 制造相变化记忆体的方法 | |
| KR101143485B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| TWI708356B (zh) | 在多重圖案化製程期間之電熔絲形成 | |
| CN105405971B (zh) | 相变化记忆体及其制造方法 | |
| US7989920B2 (en) | Phase change memory | |
| CN105098071B (zh) | 制造相变化记忆体的方法 | |
| CN105428524B (zh) | 制造相变化记忆体的方法 | |
| CN105428533B (zh) | 相变化记忆体的制造方法 | |
| CN105428529B (zh) | 相变化记忆体的制造方法 | |
| CN105428525B (zh) | 相变化记忆体及其制造方法 | |
| CN105336851B (zh) | 相变化记忆体结构的制造方法 | |
| CN105742488B (zh) | 相变化记忆体以及制造相变化记忆体的方法 | |
| CN105609632B (zh) | 相变化记忆体及其制造方法 | |
| CN105789437B (zh) | 制造相变化记忆体的方法 | |
| CN105261701B (zh) | 制造相变化记忆体的方法 | |
| CN105405969B (zh) | 相变化记忆体结构的制造方法 | |
| CN105702858A (zh) | 相变化记忆体及其制造方法 | |
| KR20110011862A (ko) | 상변화 메모리 소자 제조 방법 | |
| CN105489759A (zh) | 相变化记忆体及其制造方法 | |
| CN108807455A (zh) | 存储器单元阵列及形成存储器单元阵列的方法 | |
| JP2008078306A (ja) | 相変化メモリ及び相変化メモリの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170627 Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian Applicant after: Jiangsu times all core storage technology Co.,Ltd. Applicant after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED Address before: 315195 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun) Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp. Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu Co-patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee after: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd. Co-patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED Address before: 223001 No. 188 Huaihe East Road, Huaiyin District, Huaian City, Jiangsu Province Co-patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee before: Jiangsu times all core storage technology Co.,Ltd. Co-patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing Patentee after: Beijing times full core storage technology Co.,Ltd. Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED Address before: 223001 No. 601, Changjiang East Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd. Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220406 Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee after: Beijing times full core storage technology Co.,Ltd. Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094 Patentee before: Beijing times full core storage technology Co.,Ltd. Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED |