CN105405893A - 一种平面分离双栅薄膜晶体管及其制备方法 - Google Patents

一种平面分离双栅薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN105405893A
CN105405893A CN201510976409.1A CN201510976409A CN105405893A CN 105405893 A CN105405893 A CN 105405893A CN 201510976409 A CN201510976409 A CN 201510976409A CN 105405893 A CN105405893 A CN 105405893A
Authority
CN
China
Prior art keywords
gate
electrode
layer
film transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510976409.1A
Other languages
English (en)
Other versions
CN105405893B (zh
Inventor
刘玉荣
廖荣
姚若河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201510976409.1A priority Critical patent/CN105405893B/zh
Publication of CN105405893A publication Critical patent/CN105405893A/zh
Application granted granted Critical
Publication of CN105405893B publication Critical patent/CN105405893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于半导体技术领域,公开了一种平面分离双栅薄膜晶体管及其制备方法。所述方法为:(1)在衬底上沉积绝缘介质材料作为过渡层;(2)在过渡层上沉积导电薄膜,光刻形成两个栅电极;(3)在过渡层和栅电极上沉积绝缘薄膜形成绝缘栅介质层;(4)在绝缘栅介质层上沉积薄膜,形成半导体有源层;(5)在半导体有源层上旋涂光刻胶层,光刻形成源/漏电极的接触孔;(6)在接触孔和光刻胶上沉积导电薄膜,剥离形成源电极和漏电极;(7)退火处理。本发明的晶体管通过调整两个栅极的偏压可使TFT器件呈现出不同的输出和转移特性,两个栅极可同时作为控制栅和信号栅使用,使电路得到简化,有效地拓展TFT的应用范围。

Description

一种平面分离双栅薄膜晶体管及其制备方法
技术领域
本发明属于半导体技术领域,特别涉及一种平面分离双栅薄膜晶体管结构及其制备方法。
背景技术
近年来,薄膜晶体管(TFT)因越来越广泛应用于平板显示、集成传感器、智能识别卡以及集成电路等诸多领域而受到广泛的关注和研究。为满足更多的应用需求,TFT器件必须具有良好的器件性能(高迁移率、低关态电流、高开关电流比、低阈值电压、低亚阈值摆幅等)和较高的稳定性、可靠性。多年来,围绕器件性能的改进,已开发出多种可用于TFT的半导体薄膜材料,主要包括非晶硅、多晶硅、以并五苯为代表的有机小分子半导体材料、以聚噻吩类为代表的有机聚合物半导体材料、以氧化锌为代表的宽带隙氧化物半导体材料等。非晶硅TFT由于低迁移率在高分辨率显示方面受到限制。多晶硅TFT虽具有较高的迁移率,但具有工艺复杂、制作成本昂贵、大面积难以实现等缺点,目前主要应用于小尺寸高性能显示器。另外,硅为窄带隙半导体材料,硅基TFT对可见光敏感,在光照环境下存在明显的不稳定性,在平板显示应用中需要引入黑矩阵,从而增加工艺的复杂度,降低开口率。有机TFT在可穿戴电子、柔性显示方面具有明显的优势,但其低迁移率和性能不稳定的致命弱点影响其应用前景。相对而言,以氧化锌为代表的氧化物TFT具有相对高的迁移率、低功耗、环境友好、可见光透明、低温工艺等诸多优势,在透明电子器件、液晶显示、太阳能电池、触摸屏、柔性显示、电子纸、集成电路等诸多领域具有更广阔的应用前景,被认为是最有希望的下一代TFT技术。
尽管半导体有源层材料对TFT器件的电性能取决定性作用,然而,栅介质、栅极和源漏电极的材料,以及器件的制备工艺对器件的电性能亦产生重要影响,器件的电性能明显地依赖于材料特性、工艺条件和参数、以及器件的结构与参数。近年来,为了改善TFT器件的电性能及其稳定性,在材料选择、工艺和界面优化等方面进行了大量的研究工作,TFT器件的迁移率、开关电流比、关态电流、亚阈值摆幅等性能参数得到明显提高,其应用不仅仅限于平板显示器中起开关和像素驱动的作用,有望应用于集成电路芯片实现信号放大等功能。然而,不象硅基MOSFET器件,可通过硅基底偏压来调节器件的部分性能参数,现有TFT器件的电性能参数(如阈值电压、跨导增益、关态电流等)往往不能根据实际应用的需要进行灵活的调控,而且普遍存在工作电压所引起的阈值电压漂移、关态电流增加和迁移率退化等现象,从而影响电子***的稳定性和可靠性。
发明内容
为了克服现有技术的上述缺点与不足,本发明的目的在于提供一种平面分离双栅薄膜晶体管。该器件由于有两个栅电极,通过改变两个栅极电压可以灵活地调制其沟道电导,从而调节器件的输出特性和转移特性,改变阈值电压、关态电流等性能参数,因而,可根据实际应用需要获得所需的阈值电压、开关电流比和跨导值,两个栅端可同时作为控制栅和信号栅使用,使电路得到简化,从而有效扩大了薄膜晶体管的应用范围,能有效地解决阈值电压漂移、大信号堵塞、自动增益控制动态范围窄等问题。
本发明的另一目的在于提供上述平面分离双栅薄膜晶体管的制备方法。
本发明的目的通过以下技术方案实现:
所述平面分离双栅薄膜晶体管,自下而上依次包括衬底、过渡层、栅电极层、绝缘栅介质层、半导体有源层、源电极/漏电极,所述源电极和漏电极相对设置于所述半导体有源层上方;所述栅电极层由两个栅电极组成,所述两个栅电极相对设置于过渡层的上方;所述栅电极与源电极/漏电极设置的方向不同,优选地,所述栅电极方向与源电极/漏电极所形成的沟道方向垂直,所述栅电极与源漏电极以类“#”型设置。
所述绝缘栅介质层部分覆盖栅电极层和过渡层。所述半导体有源层完全覆盖绝缘栅介质层。
所述半导体有源层为30~80纳米厚的非晶硅、多晶硅、有机半导体薄膜和氧化物半导体薄膜中的一种。
所述两个栅电极是垂直于源电极和漏电极中间所形成的沟道方向(即源电极和漏电极的方向)的端线的两个金属电极,其结构和功能上是等效的;两个栅电极的宽度和他们之间距离可根据器件的设计要求调整。
所述绝缘栅介质层为100~200纳米厚的二氧化硅、氮化硅、氧化铝、氧化铪或氧化钽绝缘介质材料中的一种,但不限于此。
所述栅电极和源电极/漏电极材料为Al、Mo、Cr、Au或ITO导电薄膜中的一种,所述源电极/漏电极厚度为100~200纳米,所述栅电极的厚度为80~100纳米。
所述源电极和漏电极在半导体有源层上,源电极与漏电极的长度小于两栅电极宽度与其间距的总和,且源电极和漏电极两端与栅电极存在重叠区域。
所述衬底为玻璃衬底或者塑料衬底。
所述的平面分离双栅薄膜晶体管的制备方法,包括以下步骤:
(1)在衬底上沉积绝缘介质材料作为过渡层;所述过渡层的厚度为100~200纳米,所述过渡层为氧化硅、氮化硅或氧化铝绝缘介质薄膜;
(2)在过渡层上沉积导电薄膜,光刻形成两个栅电极;所述栅电极的厚度为80~100纳米;
(3)在过渡层和栅电极上沉积绝缘薄膜形成绝缘栅介质层;所述绝缘栅介质层部分覆盖过渡层和栅电极;所述绝缘栅介质层的厚度为100~200纳米;
(4)在绝缘栅介质层上沉积半导体薄膜,形成半导体有源层;
(5)在半导体有源层、未被绝缘栅介质层覆盖的栅电极和过渡层上旋涂光刻胶层,通过光刻在半导体有源层上形成源电极和漏电极的接触孔;
(6)在接触孔和光刻胶上沉积导电薄膜,通过剥离技术形成源电极和漏电极;并且通过剥离技术,未被绝缘栅介质层覆盖的栅电极上的光刻胶和光刻胶上的导电薄膜也被剥离;所述源电极和漏电极的厚度为100~200纳米;
(7)在氮气的氛围中于150~250℃进行退火处理。所述退火处理的时间为20~40min。
与现有技术相比,本发明具有以下优点和有益效果:
本发明采用平面分离双栅结构,通过调整垂直沟道方向的两个栅极的偏压可使TFT器件工作于不同的状态,呈现出不同的输出和转移特性,因此,可根据实际应用需要获得所需的阈值电压、关态电流和跨导值,两个栅极可同时作为控制栅和信号栅使用,使电路得到简化,从而有效地拓展TFT的应用范围,有望解决阈值电压漂移、自动增益控制动态范围窄等问题。
附图说明
图1为本发明的平面分离双栅薄膜晶体管的器件结构示意图;其中图1(a)、图1(b)、图1(c)分别为立体图、俯视图和剖视图;其中1-衬底、2-过渡层、3-栅电极层(301和302两个栅电极)、4-绝缘栅介质层、5-半导体有源层、6-源电极/漏电极(602和601);
图2(a)~(e)依次示出了本发明的薄膜晶体管的一个制作方法的主要工艺步骤,其中:
图2(a)示意了过渡层形成的工艺步骤;
图2(b)示意了制备双栅电极层的工艺步骤;
图2(c)示意了绝缘栅介质层形成的工艺步骤;
图2(d)示意了半导体有源层形成的工艺步骤;
图2(e)示意了源漏电极形成的工艺步骤。
具体实施方式
下面结合具体实施例和附图,对本发明作进一步的详细说明,但本发明的实施方式和适应的底物不限于此。
实施例1
本实施例的平面分离双栅薄膜晶体管采用底栅结构,自下而上依次包括衬底1、过渡层2、栅电极层3、绝缘栅介质层4、半导体有源层5、源电极/漏电极6;所述栅电极层由两个栅电极组成,两个栅电极相对平行设置于过渡层上;所述两个栅电极连线方向垂直于源电极/漏电极连线方向,其结构和功能上是等效的;所述源电极/漏电极相对平行设置。
本实施例的衬底可为玻璃衬底或者塑料衬底。
本实施例的半导体有源层为30~80纳米掺铟稼氧化锌(IGZO)半导体薄膜。
本实施例的绝缘栅介质层为100~200纳米厚的高介电常数绝缘薄膜层,以实现低工作电压和低功耗。
本实施例的双栅端电极的连线方向垂直于源、漏电极连线方向,构成类“#”型交叠区域。
本实施例的平面分离双栅薄膜晶体管的制备方法,包括以下步骤:
(1)采用等离子增强化学汽相沉积(PECVD)在玻璃或者塑料基板上沉积100~200纳米厚的二氧化硅薄膜形成过渡层,如图2(a)所示。
(2)采用真空蒸镀或溅射技术在过渡层上沉积80~100纳米厚的ITO薄膜或Al薄膜,并通过光刻工艺形成两个栅电极,如图2(b)所示。
(3)采用原子层沉积(ALD)技术在双栅电极层和过渡层上沉积100~200纳米厚的氧化铝薄膜形成绝缘栅介质层,绝缘栅介质层还可以选用氮化硅、氧化铪、氧化镧、氧化钽等绝缘薄膜,如图2(c)所示。所述绝缘栅介质层部分覆盖栅电极和过渡层。
(4)采用磁控溅射法在绝缘栅介质层上沉积IGZO薄膜作为半导体有源层,如图2(d)所示。
(5)在半导体有源层、未被绝缘栅介质层覆盖的栅电极和过渡层上旋涂光刻胶层,通过光刻形成源和漏电极的接触孔,然后在接触孔和光刻胶层沉积一层100~200纳米厚的Al、Cr、Mo、Au或ITO导电薄膜,通过剥离技术形成源、漏电极;并且通过剥离技术,未被绝缘栅介质层覆盖的栅电极上的光刻胶和光刻胶上的导电薄膜也被剥离;如图2(e)所示。所述源电极和漏电极的厚度为100~200纳米。
(6)在氮气保护下于150~250℃退火处理30分钟。
本发明采用平面分离双栅结构,通过调整垂直源电极和漏电极中间形成的沟道方向的两个栅电极的偏压可使薄膜晶体管工作于不同的状态,调节转移特性,因此可根据实际应用需要获得所需的阈值电压、关态电流和跨导值,且两个栅电极可同时作为控制栅和信号栅使用,使电路得到简化,从而有效扩大了薄膜晶体管的应用范围,能有效地解决阈值电压漂移、大信号堵塞、自动增益控制动态范围窄等问题。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受所述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.一种平面分离双栅薄膜晶体管,其特征在于:自下而上依次包括衬底、过渡层、栅电极层、绝缘栅介质层、半导体有源层、源电极/漏电极,所述源电极和漏电极相对设置于所述半导体有源层上方;所述栅电极层由两个栅电极组成。
2.根据权利要求1所述平面分离双栅薄膜晶体管,其特征在于:所述两个栅电极相对设置于过渡层的上方;所述栅电极与源电极/漏电极设置的方向不同。
3.根据权利要求2所述平面分离双栅薄膜晶体管,其特征在于:所述栅电极方向与源电极/漏电极所形成的沟道方向垂直,所述栅电极与源电极/漏电极以类“#”型设置。
4.根据权利要求1所述平面分离双栅薄膜晶体管,其特征在于:所述绝缘栅介质层部分覆盖栅电极层和过渡层;所述半导体有源层完全覆盖绝缘栅介质层。
5.根据权利要求1所述平面分离双栅薄膜晶体管,其特征在于:所述半导体有源层的厚度为30~80纳米,所述半导体有源层为非晶硅、多晶硅、有机半导体薄膜和氧化物半导体薄膜中的一种。
6.根据权利要求1所述平面分离双栅薄膜晶体管,其特征在于:所述绝缘栅介质层的厚度为100~200纳米,所述绝缘栅介质层为二氧化硅、氮化硅、氧化铝、氧化铪或氧化钽绝缘介质材料中的一种;
所述过渡层的厚度为100~200纳米,所述过渡层为氧化硅、氮化硅或氧化铝绝缘介质薄膜。
7.根据权利要求1所述平面分离双栅薄膜晶体管,其特征在于:所述栅电极和源电极/漏电极材料为Al、Mo、Cr、Au或ITO导电薄膜中的一种,所述栅电极的厚度为80~100纳米;所述源电极/漏电极厚度为100~200纳米;
所述衬底为玻璃衬底或者塑料衬底。
8.根据权利要求1所述平面分离双栅薄膜晶体管,其特征在于:所述源电极/漏电极在半导体有源层上,源电极与漏电极的长度小于两栅电极宽度与其间距的总和。
9.根据权利要求1~8任一项所述平面分离双栅薄膜晶体管的制备方法,其特征在于包括以下步骤:
(1)在衬底上沉积绝缘介质材料作为过渡层;
(2)在过渡层上沉积导电薄膜,光刻形成两个栅电极;
(3)在过渡层和栅电极上沉积绝缘薄膜形成绝缘栅介质层;
(4)在绝缘栅介质层上沉积半导体薄膜,形成半导体有源层;
(5)在半导体有源层、未被绝缘栅介质层覆盖的栅电极和未被绝缘栅介质层覆盖的过渡层上旋涂光刻胶层,通过光刻在半导体有源层上形成源电极和漏电极的接触孔;
(6)在接触孔和光刻胶上沉积导电薄膜,通过剥离技术形成源电极和漏电极;并且通过剥离技术,未被绝缘栅介质层覆盖的栅电极上的光刻胶和光刻胶上的导电薄膜也被剥离;
(7)在氮气的氛围中于150~250℃进行退火处理。
10.根据权利要求9所述平面分离双栅薄膜晶体管的制备方法,其特征在于:所述绝缘栅介质层部分覆盖过渡层和栅电极;所述退火处理的时间为20~40min。
CN201510976409.1A 2015-12-21 2015-12-21 一种平面分离双栅薄膜晶体管及其制备方法 Active CN105405893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510976409.1A CN105405893B (zh) 2015-12-21 2015-12-21 一种平面分离双栅薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510976409.1A CN105405893B (zh) 2015-12-21 2015-12-21 一种平面分离双栅薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN105405893A true CN105405893A (zh) 2016-03-16
CN105405893B CN105405893B (zh) 2018-09-14

Family

ID=55471272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510976409.1A Active CN105405893B (zh) 2015-12-21 2015-12-21 一种平面分离双栅薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN105405893B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107063498A (zh) * 2017-05-19 2017-08-18 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种温度传感器及其制备方法
CN107300392A (zh) * 2017-07-12 2017-10-27 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种基于双栅薄膜晶体管的多功能传感器及其制备方法
CN107359206A (zh) * 2017-08-11 2017-11-17 东台市超品光电材料有限公司 柔性透明氧化物双柵薄膜晶体管及其制备方法
CN107393965A (zh) * 2017-07-17 2017-11-24 华南理工大学 平面双栅氧化物薄膜晶体管及其制备方法
CN109148594A (zh) * 2018-07-16 2019-01-04 复旦大学 一种高性能薄膜晶体管的近室温制备工艺及应用
CN109148564A (zh) * 2017-06-16 2019-01-04 韩国科学技术研究院 场效应晶体管、生物传感器及其制造方法
CN110429030A (zh) * 2019-07-30 2019-11-08 中国电子科技集团公司第十三研究所 纳米栅及纳米栅器件的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154713A (zh) * 2006-09-26 2008-04-02 精工爱普生株式会社 薄膜晶体管、电光装置及电子设备
US20100164854A1 (en) * 2008-12-26 2010-07-01 Kyung-Wook Kim Gate Drive Circuit, Display Device Having the Same and Method of Manufacturing the Gate Drive Circuit
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104538458A (zh) * 2014-12-22 2015-04-22 京东方科技集团股份有限公司 一种显示装置、阵列基板、薄膜晶体管及其制作方法
CN205452294U (zh) * 2015-12-21 2016-08-10 华南理工大学 一种平面分离双栅薄膜晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154713A (zh) * 2006-09-26 2008-04-02 精工爱普生株式会社 薄膜晶体管、电光装置及电子设备
US20100164854A1 (en) * 2008-12-26 2010-07-01 Kyung-Wook Kim Gate Drive Circuit, Display Device Having the Same and Method of Manufacturing the Gate Drive Circuit
CN104538458A (zh) * 2014-12-22 2015-04-22 京东方科技集团股份有限公司 一种显示装置、阵列基板、薄膜晶体管及其制作方法
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN205452294U (zh) * 2015-12-21 2016-08-10 华南理工大学 一种平面分离双栅薄膜晶体管

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107063498A (zh) * 2017-05-19 2017-08-18 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种温度传感器及其制备方法
CN109148564A (zh) * 2017-06-16 2019-01-04 韩国科学技术研究院 场效应晶体管、生物传感器及其制造方法
CN107300392A (zh) * 2017-07-12 2017-10-27 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种基于双栅薄膜晶体管的多功能传感器及其制备方法
CN107393965A (zh) * 2017-07-17 2017-11-24 华南理工大学 平面双栅氧化物薄膜晶体管及其制备方法
CN107359206A (zh) * 2017-08-11 2017-11-17 东台市超品光电材料有限公司 柔性透明氧化物双柵薄膜晶体管及其制备方法
CN107359206B (zh) * 2017-08-11 2020-11-17 东台市超品光电材料有限公司 柔性透明氧化物双栅薄膜晶体管的制备方法
CN109148594A (zh) * 2018-07-16 2019-01-04 复旦大学 一种高性能薄膜晶体管的近室温制备工艺及应用
CN109148594B (zh) * 2018-07-16 2021-03-30 复旦大学 一种高性能薄膜晶体管的近室温制备工艺及应用
CN110429030A (zh) * 2019-07-30 2019-11-08 中国电子科技集团公司第十三研究所 纳米栅及纳米栅器件的制备方法

Also Published As

Publication number Publication date
CN105405893B (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
CN105405893B (zh) 一种平面分离双栅薄膜晶体管及其制备方法
KR101270172B1 (ko) 산화물 박막 트랜지스터 및 그 제조 방법
US8395155B2 (en) Thin film transistors having an additional floating channel and methods of manufacturing the same
CN107331669A (zh) Tft驱动背板的制作方法
KR20090084642A (ko) 산화물 반도체 트랜지스터 및 그 제조방법
KR100508545B1 (ko) 수직 구조의 반도체 박막 트랜지스터
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
US11264507B2 (en) Thin film transistor and method for manufacturing the same, array substrate and electronic device
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
KR102212999B1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
US20150053967A1 (en) Oxide tft, preparation method thereof, array substrate, and display device
CN105514120A (zh) 一种双栅tft阵列基板及其制造方法和显示装置
CN105576017A (zh) 一种基于氧化锌薄膜的薄膜晶体管
JP2010205765A (ja) 自己整合半導体トランジスタの製造方法
US20170243978A1 (en) Oxide semiconductor transistor
TWI664734B (zh) 製造薄膜電晶體的方法
CN207303111U (zh) 平面双栅氧化物薄膜晶体管
CN107393965A (zh) 平面双栅氧化物薄膜晶体管及其制备方法
US8120029B2 (en) Thin film transistor and method of manufacturing the same
KR101153824B1 (ko) 상부 및 하부 게이트 구조를 이용한 박막 트랜지스터 인버터 소자 및 그 제조방법
CN205452294U (zh) 一种平面分离双栅薄膜晶体管
CN205335262U (zh) 一种电阻栅薄膜晶体管
US8932916B2 (en) Method for fabricating thin-film transistor
Zeng et al. P‐3: Effect of Light Shielding Metal on the Performance of a‐IGZO TFTs with a Self‐Aligned Top‐Gate Structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant