KR101153824B1 - 상부 및 하부 게이트 구조를 이용한 박막 트랜지스터 인버터 소자 및 그 제조방법 - Google Patents
상부 및 하부 게이트 구조를 이용한 박막 트랜지스터 인버터 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101153824B1 KR101153824B1 KR1020090133538A KR20090133538A KR101153824B1 KR 101153824 B1 KR101153824 B1 KR 101153824B1 KR 1020090133538 A KR1020090133538 A KR 1020090133538A KR 20090133538 A KR20090133538 A KR 20090133538A KR 101153824 B1 KR101153824 B1 KR 101153824B1
- Authority
- KR
- South Korea
- Prior art keywords
- deposited
- gate structure
- oxide
- dielectric layer
- source
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 35
- 239000010409 thin film Substances 0.000 title abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 19
- 239000011521 glass Substances 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 15
- 150000004706 metal oxides Chemical class 0.000 claims description 15
- 229920003023 plastic Polymers 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000011368 organic material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 description 10
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- -1 and the like Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002508 contact lithography Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- FMZQNTNMBORAJM-UHFFFAOYSA-N tri(propan-2-yl)-[2-[13-[2-tri(propan-2-yl)silylethynyl]pentacen-6-yl]ethynyl]silane Chemical compound C1=CC=C2C=C3C(C#C[Si](C(C)C)(C(C)C)C(C)C)=C(C=C4C(C=CC=C4)=C4)C4=C(C#C[Si](C(C)C)(C(C)C)C(C)C)C3=CC2=C1 FMZQNTNMBORAJM-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 상부 및 하부 게이트 구조를 이용한 박막 트랜지스터 인버터 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 동시에 연결된 상부 게이트 구조의 TFT 소자와 하부 게이트 구조의 TFT 소자를 포함하고, 상기 소자들 중에서 어느 하나의 소자를 driver 트랜지스터로, 나머지 하나의 소자를 load 트랜지스터로 작동시키는 것을 특징으로 하며, 상기 상부 게이트 구조의 TFT 소자는 기판 상에 증착된 소스 및 드레인 전극; 상기 소스 및 드레인 전극 상에 증착된 반도체층; 상기 반도체층 상에 증착된 유전층; 및 상기 유전층 상에 증착된 게이트 전극을 포함하고, 상기 하부 게이트 구조의 TFT 소자는 기판 상에 증착된 게이트 전극; 상기 게이트 전극 상에 증착된 유전층; 상기 유전층 상에 증착된 반도체층; 및 상기 반도체층 상에 증착된 소스 및 드레인 전극을 포함하는 인버터 소자에 관한 것이다.
박막 트랜지스터, 인버터 소자, 상부 및 하부 게이트
Description
본 발명은 박막 트랜지스터 인버터 소자 및 그 제조방법에 관한 것으로, 동시에 연결된 상부 및 하부 게이트 구조를 이용한 박막 트랜지스터 인버터 소자 및 그 제조방법에 관한 것이다.
인버터의 종류 중에서는 n 타입과 p 타입 트랜지스터 소자를 동시에 적용한 complementary metal oxide semiconductor (CMOS) 인버터 소자가 가장 우수한 성능을 나타낼 수 있다. 그러나, 기존의 CMOS inverter 소자의 경우는 단결정 Si 웨이퍼를 이용하여야만 구현이 가능하기 때문에 대면적 디스플레이를 위한 유리 및 플라스틱 기판 위에는 적용이 불가능하다.
유리 및 플라스틱 기판 상에 구현이 가능한 소자의 경우에는 최근 레이저 어닐링 공정을 이용한 Low Temperature Poly Silicon (LTPS) TFT 소자를 제외하고는 유리나 플라스틱 기판 상에 n 타입과 p 타입 소자의 동시 구현이 어렵기 때문에 한가지 타입의 반도체만을 사용하여 유리나 플라스틱 기판 위에 인버터를 구현하고 있는 실정이다. 그러므로, 한가지 타입 (n-type 또는 p-type)의 TFT 소자만을 이용하는 인버터의 구현이 매우 중요한데, 일반적으로는 인버터를 구성하는 2개의 소자 사이의 특성 차이를 유발시켜 이를 이용하여 인버터 역할을 수행하게 한다. 기존에는 동일한 치수를 가진 두 개의 소자를 이용하여 인버터를 만들고자 할 경우에는 불순물 도핑 등의 공정을 이용하여 문턱전압을 조절하여 구현하거나, load transistor와 driver transistor channel의 폭과 길이의 치수를 다르게 하여, 특성의 차이를 유발시켜 구성하는 경우가 일반적이다.
LTPS TFT 소자의 경우에는 유리 및 플라스틱 기판 위에 적용할 경우, 추가적인 레이져 어닐링 공정에 따른 대면적 균일도 저하와 고온 공정, 도핑 공정에 따른 추가 공정 비용 등의 측면에서 볼 때 대면적 디스플레이로의 적용 시 많은 문제점을 나타내고 있다. 그러므로, 유리나 플라스틱 기판 위에 형성할 경우에는 기존의 평면 디스플레이의 백플레인에 사용되고 있는 비정질 Si TFT를 이용하거나, 최근 많은 연구가 진행되고 있는 유기물 반도체를 이용한 organic TFT (OTFT)나 산화물 반도체를 이용한 oxide TFT 소자를 적용하여 많은 응용 소자들을 구현하고 있다. 그러나, 유기물 반도체의 경우에는 n-type 물질의 반도체 특성 및 재료의 안정성 등의 문제로 구현이 쉽지 않고, 산화물 반도체의 경우에는 p-type 물질의 구현이 쉽지 않기 때문에 기존의 CMOS 인버터와 유사한 특성을 갖는 소자의 구현에 많은 난점을 가지고 있기 때문에 많은 경우 한가지 타입의 소자만을 사용하여 인버터를 구현하고 있는 실정이다.
상기와 같이 한 가지 타입의 소자만을 사용하여 인버터를 구현하는 경우, 구성하는 두 소자 간의 특성 차이를 유발시켜야 하는데, 일반적으로 사용 가능한 방법은 인버터를 구성하는 두 개의 단위 소자 중 한가지 소자에 추가적인 도핑 공정을 통하여 특성 차이를 유발시키는 방법이 있고, 또 다른 방법으로는 인버터를 구성하는 두 단위 소자 channel의 크기를 다르게 설계하여 (β ratio control), 특성 차이를 유발시켜 인버터로써 적용할 수 있다.
도 1은 기존의 박막 트랜지스터 인버터를 나타낸 사진이고, 도 2는 기존의 박막 트랜지스터 인버터의 β ratio에 따른 인버터의 전압 이득을 나타내는 그래프이다.
전자의 경우에는 공정 단계의 증가, 대면적 공정에 따른 수율 감소 및 박막 트랜지스터 공정에는 적합하지 않은 추가적인 도핑 공정으로 인하여 적용이 용이하지 않은 문제점이 있으며, 후자의 경우에는 크기가 다른 소자의 설계에 따른 기판 상의 공간 이용의 효율성이 떨어질 수 있고, 출력전압이득 (output voltage gain)이 높지 않은 문제점이 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로, 추가적인 도핑 공정이 없고, 두 개의 단위 소자가 같은 channel 치수를 가지게 하여 공간 활용의 측면을 향상시킬 수 있는 상부 및 하부 게이트 구조를 이용한 박막 트랜지스터 인버터 소자 및 그 제조방법을 제공한다.
상기 목적을 달성하기 위하여 본 발명은,
동시에 연결된 상부 게이트 구조의 TFT 소자와 하부 게이트 구조의 TFT 소자를 포함하고, 상기 소자들 중에서 어느 하나의 소자를 driver 트랜지스터로, 나머지 하나의 소자를 load 트랜지스터로 작동시키는 것을 특징으로 하는 인버터 소자를 제공한다. 상기 상부 게이트 구조의 TFT 소자는 기판 상에 증착된 소스 및 드레인 전극; 상기 소스 및 드레인 전극 상에 증착된 반도체층; 상기 반도체층 상에 증착된 유전층; 및 상기 유전층 상에 증착된 게이트 전극을 포함하고, 상기 하부 게이트 구조의 TFT 소자는 기판 상에 증착된 게이트 전극; 상기 게이트 전극 상에 증착된 유전층; 상기 유전층 상에 증착된 반도체층; 및 상기 반도체층 상에 증착된 소스 및 드레인 전극을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 인버터 소자에 있어서 상기 반도체층은 비정질 Si, 유기물 또는 금속 산화물 중에서 선택되고, 상기 유기물은 펜타신(pentacene)을 비롯 한 유기반도체이고, 상기 금속 산화물은 ZnO을 기반으로 하는 다원계 금속 산화물인 것이 바람직하다. 상기 소스 전극, 드레인 전극 및 게이트 전극은 금속, 유기 전도체 또는 투명 산화물 전극 중에서 선택되고, 상기 금속은 Al, Cr 또는 Mo와 같은 금속 물질 중에서 선택된 어느 하나이고, 상기 투명 산화물은 금속 산화물에 기반을 둔 투명 산화물인 것이 바람직하다. 또한, 상기 유전층은 산화물, 질화물 또는 유기물 중에서 선택되고, 상기 산화물은 SiO2 또는 Al2O3을 비롯한 유전특성을 가지는 절연체 중에서 선택된 어느 하나인 것이 바람직하다. 그리고, 본 발명에 따른 기판은 유리 또는 플라스틱 기판을 사용한다.
또한, 본 발명은 기판 상에 상부 게이트 구조를 가지는 TFT 소자의 소스 및 드레인 전극과 하부 게이트 구조를 가지는 TFT 소자의 게이트 전극을 증착 및 패터닝하는 제 1 단계; 상기 상부 게이트 구조를 가지는 TFT 소자의 채널층인 반도체층을 증착 및 패터닝하는 제 2 단계; 상기 상부 및 하부 게이트 구조를 가지는 TFT 소자들에 공통으로 사용되는 유전층을 증착하는 제 3 단계; 인버터 구성을 위한 load 트랜지스터의 게이트 전극과 소스 또는 드레인 전극을 연결하기 위해 상기 유전층을 패터닝 및 식각하는 제 4 단계; 상기 하부 게이트 구조를 가지는 TFT 소자의 채널층인 반도체층을 증착 및 패터닝하는 제 5 단계; 및 상기 상부 게이트 구조를 가지는 TFT 소자의 게이트 전극 및 상기 하부 게이트 구조를 가지는 TFT 소자의 소스 및 드레인 전극을 증착 및 패터닝하는 제 6 단계를 포함하는 인버터 소자 제조방법을 제공한다.
상기 반도체층은 비정질 Si, 유기물 또는 금속 산화물 중에서 선택되고, 상기 소스 전극, 드레인 전극 및 게이트 전극은 금속, 유기 전도체 또는 투명 산화물 중에서 선택되며, 상기 유전층은 산화물, 질화물 또는 유기물 중에서 선택된 어느 하나를 사용하여 증착 및 패터닝하는 것을 특징으로 한다. 본 발명에 따른 상기 기판은 유리 또는 플라스틱 기판을 사용한다.
본 발명에 따른 상부 및 하부 게이트 구조를 가지는 인버터 소자를 통하여 추가적인 도핑 공정이 없고, 두 개의 단위 소자가 같은 channel 치수를 가지게 하여 공간 활용의 측면을 향상시킬 수 있으며, 대면적 균일도, 수율, 재현성 측면에서 향상된 효과가 있다.
본 발명은 동시에 연결된 상부 게이트 구조의 TFT 소자와 하부 게이트 구조의 TFT 소자를 포함하고, 상기 소자들 중에서 어느 하나의 소자를 driver 트랜지스터로, 나머지 하나의 소자를 load 트랜지스터로 작동시키는 것을 특징으로 하는 인버터 소자를 제공한다. 상기 상부 게이트 구조의 TFT 소자는 기판 상에 증착된 소스 및 드레인 전극; 상기 소스 및 드레인 전극 상에 증착된 반도체층; 상기 반도체층 상에 증착된 유전층; 및 상기 유전층 상에 증착된 게이트 전극을 포함하고, 상기 하부 게이트 구조의 TFT 소자는 기판 상에 증착된 게이트 전극; 상기 게이트 전 극 상에 증착된 유전층; 상기 유전층 상에 증착된 반도체층; 및 상기 반도체층 상에 증착된 소스 및 드레인 전극을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 인버터 소자에 있어서 상기 반도체층은 비정질 Si, 유기물 또는 금속 산화물 중에서 선택되고, 상기 유기물은 펜타신(pentacene)을 비롯한 유기반도체이고, 상기 금속 산화물은 ZnO을 기반으로 하는 다원계 금속 산화물인 것이 바람직하다. 상기 소스 전극, 드레인 전극 및 게이트 전극은 금속, 유기 전도체 또는 투명 산화물 전극 중에서 선택되고, 상기 금속은 Al, Cr 또는 Mo와 같은 금속 물질 중에서 선택된 어느 하나이고, 상기 투명 산화물은 금속 산화물에 기반을 둔 투명 산화물인 것이 바람직하다. 또한, 상기 유전층은 산화물, 질화물 또는 유기물 중에서 선택되고, 상기 산화물은 SiO2 또는 Al2O3 과 같은 유전특성을 갖는 절연체 중에서 선택된 어느 하나인 것이 바람직하다. 그리고, 본 발명에 따른 기판은 유리 또는 플라스틱 기판을 사용한다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3a은 본 발명의 일 실시예에 따른 인버터 소자를 나타내는 단면도이고, 도 3b는 상기 인버터 소자를 나타내는 회로도이다.
상기 도 3a 및 3b를 참조하면, 본 발명에 따른 인버터 소자는 동시에 연결된 상부 게이트 구조의 TFT 소자(A 부분)와 하부 게이트 구조의 TFT 소자(B 부분)를 포함하고, 상기 소자들 중에서 어느 하나의 소자를 driver 트랜지스터로, 나머지 하나의 소자를 load 트랜지스터로 작동시키는 것을 특징으로 한다.
일반적인 박막 트랜지스터 소자의 경우에는 동일한 소스/드레인/게이트 전극, 반도체 채널 물질, 유전층 재료 및 공정 조건을 사용하더라도 소자의 구조에 따라서 특성의 차이가 나타나지만, 각각 구조의 경우에는 정해진 소자의 최적화된 공정을 사용할 경우, 추가적인 도핑 공정이 없기 때문에 소자의 대면적 균일도 및 재현성 등의 소자 특성 관리가 매우 용이하며, 동시에 두 가지 구조의 소자의 제작이 가능할 수 있으므로, 이를 이용하여 인버터를 구현할 수 있다.
도 4는 상부 게이트 구조를 가지는 TFT 단위 소자와 하부 게이트 구조를 가지는 단위 소자의 게이트 전압 변화에 따른 전류 특성을 보여주는 transfer 특성 곡선을 나타내는 그래프로서, 본 발명과 같이 구조가 다른 단위 소자를 동시에 적용하여 공정을 최적화 시킬 경우에는 단위 소자가 갖는 서로 다른 소자 특성 (ex: 문턱전압, 드레인 전류 등)을 이용하여, 인버터를 구성할 수 있음과 동시에 각각 단위 소자에 다른 추가적인 공정이 없기 때문에 공정의 최적화에 따른 대면적 균일도, 수율, 재현성 측면에서 많은 장점을 가질 수 있다.
본 발명에 따른 인버터 소자(100)에 있어서, 상기 상부 게이트 구조의 TFT 소자(A)는 기판(10) 상에 증착된 소스 및 드레인 전극(20, 30); 상기 소스 및 드레인 전극(20, 30) 상에 증착된 반도체층(40); 상기 반도체층(40) 상에 증착된 유전층(50); 및 상기 유전층(50) 상에 증착된 게이트 전극(60)을 포함하고, 상기 하부 게이트 구조의 TFT 소자(B)는 기판(10) 상에 증착된 게이트 전극(70); 상기 게이트 전극(70) 상에 증착된 유전층(71); 상기 유전층(71) 상에 증착된 반도체층(72); 및 상기 반도체층(72) 상에 증착된 소스 및 드레인 전극(73, 74)을 포함한다.
상기 인버터 소자(100)를 구성하는 TFT 소자에서 각 소자의 소스/드레인/게이트 전극 물질로는 일반적으로 사용되는 Al, Cr, Mo 등의 금속 재료와 금속 산화물 기반의 투명 산화물 전극 등이 사용가능하며, 반도체 채널층으로는 유리 및 플라스틱 기판 상에 사용이 가능한 비정질 Si, pentacene 등의 유기 반도체 및 ZnO를 기반으로 한 다원계 금속 산화물 반도체 재료 등이 사용이 가능하다. 또한, 유전층 재료로는 일반적으로 사용되는 SiO2, Al2O3 과 같은 유전특성을 갖는 절연체, Si3N4 등의 질화물 및 PVP, PI 등의 고분자 유전층도 사용이 가능하다.
다음으로, 본 발명에 따른 인버터 소자는 다음과 같이 제조된다.
먼저 유리 및 플라스틱 기판(10) 위에 상부 게이트 구조를 가진 박막 트랜지 스터 (이하 top-gate TFT, 도 3a에서 A부분)의 소스 및 드레인 전극(20, 30)과 하부 게이트 구조를 가진 박막 트랜지스터 (이하 bottom-gate TFT, 도 3b에서 B부분) 소자의 게이트 전극(70)을 증착 및 패터닝 한 후, top-gate TFT 소자의 채널층으로 사용될 반도체층(71)을 증착 및 패터닝한다. 다음으로 두 소자에 공통으로 사용될 유전층(50)을 증착한 후, 인버터 구성을 위한 load 트랜지스터의 게이트 전극과 소스 또는 드레인 전극을 연결하기 위해 상기 유전층(50)을 패터닝 및 식각한다. 다음으로 bottom-gate TFT 소자의 반도체 채널층으로 사용될 물질을 증착 및 패터닝 한 후, 마지막으로 top-gate TFT 소자의 게이트 전극(60)과 bottom-gate TFT 소자의 소스/드레인 전극(73, 74)으로 사용될 물질을 증착 및 패터닝하면 기본 단위 인버터 소자의 구현이 완료된다.
도 5는 본 발명의 일 실시예에 따른 인버터 소자의 입력 전압의 변화에 따른 정적 인버터 특성을 나타내는 그래프로서, 상기와 같은 방식으로 구현된 인버터 소자의 경우에는 TFT의 채널의 폭과 거리 비율을 조절 (즉, β ratio를 조절)하여 구현한 인버터에 비하여, 더 높은 출력전압이득을 얻을 수 있고, 이러한 특징은 잡음 여유도 (noise margin)을 증가시켜, 회로 적용 시, 회로 내의 노이즈에 덜 민감한 소자 구현을 가능하게 하여 회로의 실제 적용 시, 우수한 성능 구현이 가능하다.
이하 본 발명을 아래와 같은 실시 예에 의거하여 상세하게 설명하며 단 아래의 예는 본 발명을 예시하기 위한 것일 뿐, 이에 한정하지 않으며 본 발명의 실시 예 및 비교예에서 제조한 산물의 분석은 다음과 같은 방법으로 실시했다.
실시예
1
유리 또는 플라스틱 기판 위에 top-gate TFT용 source/drain 전극 및 bottom-gate TFT용 gate 전극 (예: Al, Cr, Au, Ni 등의 금속 전극들과 Al-ZnO, Ga-ZnO, Zn-Sn-Oxide, In-Ga-Zn-Oxide 등의 산화물 기반 투명전극 등)을 100~200 nm 정도 증착 후, conventional lithography와 식각 기술을 통하여 원하는 패턴을 얻는다. 그리고, top-gate TFT용 active channel 층으로서 DC 혹은 RF 마그네트론 스퍼터링 또는 용액 코팅 공정을 통하여 Zn-Sn-oxide 또는 In-Ga-Zn-oxide 계열의 산화물 반도체를 증착한 후, O2 혹은 air 분위기, 200~500 oC 정도의 온도에서 열처리를 수행한 후, 패터닝을 통하여 원하는 패턴을 형성한다.
그 후, plasma enhanced chemical vapor deposition (PECVD), atomic layer deposition (ALD) 등의 증착 방법을 사용하여, 두 단위 소자에 동시에 적용되는 유전층으로서 SiO2, Al2O3, Si3N4 등의 물질들을 20 ~ 200nm 정도의 두께로 증착한다. 그리고 나서, bottom-gate TFT 소자의 active channel 층으로서 DC 혹은 RF 마그네트론 스퍼터링 또는 용액 코팅 공정을 통하여 Zn-Sn-oxide 또는 In-Ga-Zn-oxide 계열의 산화물 반도체를 증착한 후, O2 혹은 air 분위기, 200~500 oC 정도의 온도에서 열처리를 수행한 후, 패터닝을 통하여 원하는 패턴을 형성한다.
유전층 아래에 존재하는 전극들과 인버터 형성을 위한 연결을 위한 Via hole을 패터닝 및 식각 공정을 이용하여 open한다. 마지막으로 top-gate TFT용 gate 전 극, bottom-gate TFT용 source/drain 전극 및 인버터 구현을 위한 connection 용 전극 라인 (예: Al, Cr, Au, Ni 등의 금속 전극들과 Al-ZnO, Ga-ZnO, Zn-Sn-Oxide, In-Ga-Zn-Oxide 등의 산화물 기반 투명전극 등)을 100~200 nm 정도 증착 후, conventional lithography와 식각 기술을 통하여 원하는 패턴을 얻게 되고, 인버터 소자 구현이 완료된다.
실시예
2
유리 또는 플라스틱 기판 위에 top-gate TFT용 source/drain 전극 및 bottom-gate TFT용 gate 전극 (예: Au, Ni, Ti 등의 금속 전극들과 NiOx 등의 산화물 기반 전극 등)을 100~200 nm 정도 증착 후, conventional lithography와 식각 기술을 통하여 원하는 패턴을 얻는다. 그리고, top-gate TFT용 active channel 층으로서 진공 증착, 잉크젯, 스핀 코팅, contact printing 등의 공정을 통하여 pentacene, TIPS-pentacene 등의 유기 반도체를 shadow mask를 사용하여 증착한 후, 패턴을 형성한다.
그 후, spin coating 등의 공정을 통하여 고분자 유전층 (예: poly-4-vinylphenol (PVP) 등) 또는 저온 증착 공정을 이용하여 무기물 유전층을 수십~수백nm 정도의 두께로 증착한다. 그리고 나서, bottom-gate TFT 소자의 active channel 층으로서 진공 증착, 잉크젯, 스핀 코팅, contact printing 등의 공정을 통하여 pentacene, TIPS-pentacene 등의 유기 반도체를 shadow mask를 사용하여 증 착한 후, 패턴을 형성한다. 유전층 아래에 존재하는 전극들과 인버터 형성을 위한 연결을 위한 Via hole을 패터닝 및 식각 공정을 이용하여 open한다.
마지막으로 top-gate TFT용 gate 전극, bottom-gate TFT용 source/drain 전극 및 인버터 구현을 위한 connection 용 전극 라인 (예: Au, Ni, Ti 등의 금속 전극들과 NiOx 등의 산화물 기반 전극 등)을 100~200 nm 정도 증착 후, shadow mask를 사용하여 원하는 패턴을 얻게 되고, 인버터 소자 구현이 완료된다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
도 1은 기존의 박막 트랜지스터 인버터를 나타낸 사진이고, 도 2는 기존의 박막 트랜지스터 인버터의 β ratio에 따른 인버터의 전압 이득을 나타내는 그래프이다.
도 3a은 본 발명의 일 실시예에 따른 인버터 소자를 나타내는 단면도이고, 도 3b는 상기 인버터 소자를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 상부 게이트 구조를 가지는 TFT 단위 소자와 하부 게이트 구조를 가지는 단위 소자의 게이트 전압 변화에 따른 전류 특성을 보여주는 transfer 특성 곡선을 나타내는 그래프이다.
도 5는 본 발명에 의하여 제작된 인버터 소자의 입력 전압의 변화에 따른 정적 인버터 특성을 나타내는 그래프이다.
Claims (15)
- 동시에 연결된 상부 게이트 구조의 TFT 소자와 하부 게이트 구조의 TFT 소자를 포함하고,상기 상부 게이트 구조의 TFT 소자는,기판 상에 증착된 소스 및 드레인 전극;상기 소스 및 드레인 전극 상에 증착되고, ZnO를 기반으로 하는 다원계 금속 산화물로 이루어지는 산화물 반도체층;상기 산화물 반도체층 상에 증착된 유전층; 및상기 유전층 상에 증착된 게이트 전극을 포함하고,상기 하부 게이트 구조의 TFT 소자는,기판 상에 증착된 게이트 전극;상기 게이트 전극 상에 증착된 유전층;상기 유전층 상에 증착되고, ZnO를 기반으로 하는 다원계 금속 산화물로 이루어지는 산화물 반도체층; 및상기 산화물 반도체층 상에 증착된 소스 및 드레인 전극을 포함하고,상기 TFT 소자들 중에서 어느 하나의 소자를 driver 트랜지스터로, 나머지 하나의 소자를 load 트랜지스터로 작동시키는 것을 특징으로 하는 인버터 소자.
- 삭제
- 삭제
- 삭제
- 삭제
- 청구항 1에 있어서,상기 소스 전극, 드레인 전극 및 게이트 전극은 금속, 유기 전도체 또는 투명 산화물 중에서 선택된 어느 하나인 것을 특징으로 하는 인버터 소자.
- 청구항 6에 있어서,상기 금속은 Al, Cr 또는 Mo을 비롯한 전극용 금속재료 중에서 선택된 어느 하나이고, 상기 투명 산화물은 금속 산화물에 기반을 둔 투명 산화물인 것을 특징으로 하는 인버터 소자.
- 청구항 1에 있어서,상기 유전층은 산화물, 질화물 또는 유기물 중에서 선택된 어느 하나인 것을 특징으로 하는 인버터 소자.
- 청구항 8에 있어서,상기 산화물은 SiO2 또는 Al2O3과 같은 유전특성을 갖는 절연체 중에서 선택된 어느 하나인 것을 특징으로 하는 인버터 소자.
- 청구항 1에 있어서,상기 기판은 유리 또는 플라스틱 기판인 것을 특징으로 하는 인버터소자.
- 기판 상에 상부 게이트 구조를 가지는 TFT 소자의 소스 및 드레인 전극과 하부 게이트 구조를 가지는 TFT 소자의 게이트 전극을 증착 및 패터닝하는 제 1 단계;상기 상부 게이트 구조를 가지는 TFT 소자의 채널층으로 ZnO를 기반으로 하는 다원계 금속 산화물로 이루어지는 산화물 반도체층을 증착 및 패터닝하는 제 2 단계;상기 상부 및 하부 게이트 구조를 가지는 TFT 소자들에 공통으로 사용되는 유전층을 증착하는 제 3 단계;인버터 구성을 위한 load 트랜지스터의 게이트 전극과 소스 또는 드레인 전극을 연결하기 위해 상기 유전층을 패터닝 및 식각하는 제 4 단계;상기 하부 게이트 구조를 가지는 TFT 소자의 채널층으로 ZnO를 기반으로 하는 다원계 금속 산화물로 이루어지는 산화물 반도체층을 증착 및 패터닝하는 제 5 단계; 및상기 상부 게이트 구조를 가지는 TFT 소자의 게이트 전극 및 상기 하부 게이트 구조를 가지는 TFT 소자의 소스 및 드레인 전극을 증착 및 패터닝하는 제 6 단계를 포함하는 인버터 소자 제조방법.
- 삭제
- 청구항 11에 있어서,상기 소스 전극, 드레인 전극 및 게이트 전극은 금속, 유기 전도체 또는 투명 산화물 중에서 선택된 어느 하나를 사용하여 증착 및 패터닝하는 것을 특징으로 하는 인버터 소자 제조방법.
- 청구항 11에 있어서,상기 유전층은 산화물, 질화물 또는 유기물 중에서 선택된 어느 하나를 사용하여 증착 및 패터닝하는 것을 특징으로 하는 인버터 소자 제조방법.
- 청구항 11에 있어서,상기 기판은 유리 또는 플라스틱 기판인 것을 특징으로 하는 인버터 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090133538A KR101153824B1 (ko) | 2009-12-30 | 2009-12-30 | 상부 및 하부 게이트 구조를 이용한 박막 트랜지스터 인버터 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090133538A KR101153824B1 (ko) | 2009-12-30 | 2009-12-30 | 상부 및 하부 게이트 구조를 이용한 박막 트랜지스터 인버터 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110077079A KR20110077079A (ko) | 2011-07-07 |
| KR101153824B1 true KR101153824B1 (ko) | 2012-06-18 |
Family
ID=44916698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090133538A KR101153824B1 (ko) | 2009-12-30 | 2009-12-30 | 상부 및 하부 게이트 구조를 이용한 박막 트랜지스터 인버터 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101153824B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102218375B1 (ko) | 2019-09-04 | 2021-02-19 | 연세대학교 산학협력단 | Ltpo 기술을 이용한 3차원 인버터 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101275713B1 (ko) * | 2011-10-14 | 2013-06-17 | 경희대학교 산학협력단 | 산화물 반도체 인버터 및 이를 이용한 디스플레이 구동장치 |
| KR102480656B1 (ko) * | 2015-12-23 | 2022-12-23 | 한국재료연구원 | 듀얼 게이트 구조로 이루어진 유기 전계효과 트랜지스터 타입의 복합센서장치 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070113737A (ko) * | 2006-05-26 | 2007-11-29 | 한국전자통신연구원 | 듀얼 게이트 유기트랜지스터를 이용한 인버터 |
| KR100790761B1 (ko) * | 2006-09-29 | 2008-01-03 | 한국전자통신연구원 | 인버터 |
-
2009
- 2009-12-30 KR KR1020090133538A patent/KR101153824B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070113737A (ko) * | 2006-05-26 | 2007-11-29 | 한국전자통신연구원 | 듀얼 게이트 유기트랜지스터를 이용한 인버터 |
| KR100790761B1 (ko) * | 2006-09-29 | 2008-01-03 | 한국전자통신연구원 | 인버터 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102218375B1 (ko) | 2019-09-04 | 2021-02-19 | 연세대학교 산학협력단 | Ltpo 기술을 이용한 3차원 인버터 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110077079A (ko) | 2011-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101015338B1 (ko) | 박막 트랜지스터의 제조방법 | |
| US8101947B2 (en) | System and method for manufacturing a thin-film device | |
| US8188472B2 (en) | Thin film transistor, method of manufacturing the same, and flat panel display having the same | |
| US8283200B2 (en) | Manufacturing method of thin film transistor and thin film transistor, and display | |
| JP6078218B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100508545B1 (ko) | 수직 구조의 반도체 박막 트랜지스터 | |
| CN107946189B (zh) | 一种薄膜晶体管及其制备方法 | |
| WO2005041308A1 (en) | Metal-insulator transition switching transistor and method for manufacturing the same | |
| WO2018006441A1 (zh) | 薄膜晶体管、阵列基板及其制备方法 | |
| CN105405893B (zh) | 一种平面分离双栅薄膜晶体管及其制备方法 | |
| WO2017070868A1 (zh) | N型tft的制作方法 | |
| JP6498745B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR101963225B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| TW200843118A (en) | Ambipolar transistor design | |
| KR101153824B1 (ko) | 상부 및 하부 게이트 구조를 이용한 박막 트랜지스터 인버터 소자 및 그 제조방법 | |
| US8536578B2 (en) | Thin film transistor comprising nanowires and fabrication method thereof | |
| JP5403614B2 (ja) | 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法 | |
| Sporea et al. | Micron-scale inkjet-assisted digital lithography for large-area flexible electronics | |
| US10170631B2 (en) | Manufacturing methods of oxide thin film transistors | |
| US10283533B2 (en) | Transistor array panel including transistor with top electrode being electrically connected to source electrode and manufacturing method thereof | |
| US11217489B1 (en) | Manufacturing method of CMOS inverter | |
| Zhou et al. | Fully Self-Aligned Homojunction Bottom-Gate Amorphous InGaZnO TFTs with Al Reacted Source/Drain Regions | |
| CN105428419B (zh) | 一种电阻栅薄膜晶体管及其制备方法 | |
| CN118299405A (zh) | 晶体管、其制作方法及电子装置 | |
| KR101426646B1 (ko) | 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170512 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 7 |